

Laboratoire n°05 Conception d'interface fiable

Département : TIC

unité d'enseignement ARE

Auteur: Colin Jaques & Alexandre Iorio

Professeur: Etienne Messerli

Assistant : Anthony Converse

Salle de labo : A07

Date: 13.12.2024

Table des matières

- 0. Introduction
- 1. Partie 1 Mise en place de l'interface de manière non fiable
 - 1.1. Description des constantes et signaux
 - 1.2. Description des processus
 - 1.3. Developpement de la partie logiciel
 - 1.4. Analyse des résultats
 - 1.5. Tests de validation
- 2. Partie 2 Mise en place de l'interface de manière fiable
 - o 2.1. Description des constantes et signaux
 - o 2.2. Description des processus
 - 2.3. Adaptation de la partie logiciel
 - o 2.4. Analyse des résultats
 - o 2.5. Tests de validation
- 3. Conclusion

0. Introduction

Ce laboratoire a pour but de créer une interface permettant la lecture d'une chaine de caractère depuis un générateur. Dans un premier temps, nous allons simplement lire les chaines de caractères et les afficher dans la console. Nous ferons une analyse du fonctionnement de l'interface et des problèmes rencontrés. Puis nous modifierons l'interface afin de corriger les problèmes d'intégrité des données.

1. Partie 1 - Mise en place de l'interface de manière non fiable

Dans cette partie, nous avons réalisé la description VHDL permettant de lire les données en provenance du générateur de chaine de caractères. Le principe est simple, les entrées sont simplement reportées sur le bus Avalon lors de demande de lecture de la part du CPU


1.1. Description des constantes et signaux

Afin de réaliser cette partie, nous devons dans un premier temps définir les constants et les signaux suivants:

```
--| Constants declarations |-----
                   : std_logic_vector(avl_readdata_o'range):= x"1234cafe
constant USER ID
constant BAD_ADDRESS_VAL : std_logic_vector(avl_readdata_o'range) := x"badcaffe
constant USER_ID_ADDR : std_logic_vector(13 downto 0) := "00" & x"000";
constant BTN ADDR : std logic vector(13 downto 0):= "00" & x"001";
constant SWITCH_ADDR : std_logic_vector(13 downto 0):= "00" & x"002";
                  : std_logic_vector(13 downto 0):= "00" & x"003";
constant LED ADDR
constant STATUS CMD ADDR : std logic vector(13 downto 0):= "00" & x"004";
constant MODE DELAY GEN ADDR: std logic vector(13 downto 0):= "00" & x"005";
constant RESERVED 1 ADDR : std logic vector(13 downto 0) := "00" & x"006";
constant RESERVED 2 ADDR : std logic vector(13 downto 0):= "00" & x"007";
constant CHAR_1_TO_4_ADDR : std_logic_vector(13 downto 0) := "00" & x"008";
constant CHAR 5 TO 8 ADDR : std logic vector(13 downto 0):= "00" & x"009";
constant CHAR 9 TO 12 ADDR : std logic vector(13 downto 0):= "00" & x"00A";
constant CHAR 13 TO 16 ADDR : std logic vector(13 downto 0) := "00" & x"00B";
constant CHECKSUM_ADDR : std logic vector(13 downto 0):= "00" & x"00C";
--| Signals declarations |-----
-- Inputs signals
---- I/O DE1-SoC
signal button s : std logic vector(3 downto 0);
signal switch_s : std_logic_vector(9 downto 0);
-- Outputs signals
---- I/O DE1-SoC
signal leds s : std logic vector(9 downto 0);
---- Gen strings
signal auto s
                      : std logic;
                : std_logic_vector(1 downto 0);
signal delay s
signal cmd new char s : std logic;
```

1.2. Description des processus

Maintenant que nous connaissons les constantes et les signaux, nous allons établir la description VHDL ainsi que les schémas permettant de répondre au schéma bloc suivant:



Pour ce faire, nous devons prendre en compte le plan d'adressage suivant:

Adresse (offset)	Read	Write
0x00	[310] Interface user ID	reserved
0x04	[314] "00"; [30] buttons	reserved
0×08	[3110] "00"; [90] switchs	reserved
0x0C	[3110] "00"; [90] leds	[3110] reserved; [90] leds
0×10	[312] "00"; [10] status	[315] reserved; [4] new_char [31] reserved; [0] init_char
0x14	[315] "00"; [4] mode_gen [32] "00"; [10] delay_gen	[315] reserved; [4] mode_gen [32] reserved; [10] delay_gen
0x18	available for news functionality	available for news functionality
0x1C	available for news functionality	available for news functionality
0x20	[3124] char_1 [2316] char_2	reserved

Adresse (offset)	Read	Write
	[158] char_3 [70] char_4	
0x24	[3124] char_5 [2316] char_6 [158] char_7 [70] char_8	reserved
0x28	[3124] char_9 [2316] char_10 [158] char_11 [70] char_12	reserved
0x2C	[3124] char_13 [2316] char_14 [158] char_15 [70] char_16	reserved
0x30	[318] "00" [70] checksum	reserved
0x34 0x3C	reserved	reserved
0x40 0xfffC	not used	not used

Maintenant que nous avons tous les éléments à disposition, nous allons établir les descriptions VHDL des processus ainsi que les schemas permettant d'atteindre l'objectif de la partie 1.


1.2.1. Synchronisation des entrées

Pour ce faire il est nécessaire de synchroniser les entrées en provenance du périphérique DE1-SoC, à savoir:

- button i
- switch_i

Voici le schéma duquel le vhdl a été implémenté:

sync_input_reg: process




```
-- sync input part
sync_input_reg: process (avl_clk_i, avl_reset_i)
begin

if avl_reset_i = '1' then
    button_s <= (others => '0');
    switch_s <= (others => '0');
elsif rising_edge(avl_clk_i) then
    button_s <= button_i;
    switch_s <= switch_i;
end if;
end process;</pre>
```

1.2.2. Lecture des données

Puis nous avons du créer un module permettant de lire les données en provenance du générateur de chaine de caractères pour les retransmettre sur le bus Avalon

read_access: process




^{*}same for 5 to 8, 9 to 12 and 13 to 16

```
-- Read access part
   read access: process(avl clk i, avl reset i)
      begin
           if avl reset i = '1' then
               avl readdata o <= (others => '0');
              avl readdatavalid o <= '0';</pre>
           elsif rising edge(avl clk i) then
               avl readdatavalid o <= avl read i;</pre>
              if avl read i = '1' then
                   avl readdata o <= (others => '0');
                   case avl address i is
                       when USER ID ADDR => avl readdata o <= USER ID;
                                       => avl readdata o(button s'range) <= k
                       when BTN ADDR
                       when SWITCH_ADDR => avl_readdata_o(switch_s'range) <= s</pre>
                                              => avl readdata o(leds s'range) <= led
                       when LED ADDR
                       when STATUS CMD ADDR => null;
                       when MODE DELAY GEN ADDR=> avl readdata o(31 downto 0) <= (31
                       when CHAR_1_TO_4_ADDR \Rightarrow avl_readdata o(31 downto 0) <= cha
                       when CHAR 5 TO 8 ADDR => avl readdata o(31 downto 0) <= cha
                       when CHAR_9_TO_12_ADDR \Rightarrow avl_readdata_o(31 downto 0) \Leftarrow characteristics
                       when CHAR 13 TO 16 ADDR => avl readdata o(31 downto 0) <= cha
                       when CHECKSUM ADDR => avl readdata o(checksum i'range) 
                       when others => avl readdata o <= BAD ADDRESS VAL;
                   end case;
               end if;
          end if;
       end process;
```

1.2.3. Ecriture des données

Enfin, nous avons du créer un module permettant d'écrire les données en provenance du bus Avalon. Cela nous permet de commander le générateur de chaine de caractères.

write_access: process



```
-- Write access part
write access: process(avl clk i, avl reset i)
    begin
        -- Default values
        if avl reset i = '1' then
            leds s <= (others => '0');
        elsif rising edge (avl clk i) then
            cmd new char s <= '0';</pre>
            if avl write i = '1' then
                 case avl address i is
                    when LED ADDR => leds s <= avl writedata i(leds s'range);</pre>
                     when STATUS CMD ADDR =>
                         cmd init s <= avl writedata i(0);</pre>
                         cmd new char s <= avl writedata i(4);</pre>
                     when MODE DELAY GEN ADDR =>
                         delay s <= avl writedata i(delay s'range);</pre>
                         auto s <= avl writedata i(4);</pre>
                     when others => null;
                end case;
            end if:
        end if:
    end process;
```

1.3. Developpement de la partie logiciel

Pour le développement de la partie logiciel du projet nous avons séparé le code en 3 partie.

Une première partie permet de communiquer avec les différents interfaces standards de la carte DE1-SoC. Cette partie se trouve dans le fichier <code>interface function.h</code>. Ce fichier permet de :

- Lire les boutons
- Lire les switchs
- Manipuler les leds

Etant donné que ces fonctions ont déjà été implémentée dans les laboratoires précédents, nous ne reviendrons pas dessus.

Concernant la deuxième partie, elle permet de communiquer et de manipuler l'interface de génération de string. Cette partie se trouve dans le fichier char gen.h. Ce fichier permet de :

- Initialiser le générateur de chaine de caractères
- Changer le mode de génération (automatique / manuel)
- Connaître le mode actuel
- Changer le délai de génération
- Connaître le délai actuel
- Générer une nouvelle chaine de caractère (en mode manuel)
- Récupèrer le checksum
- Récuperer la chaîne complète et calculer le checksum afin de le comparer avec celui reçu dans le but de vérifier l'intégrité des données

Les premières fonctions étant relativement triviale, seule les fonctions de lecture de la chaine de caractère et de vérification de l'intégrité des données seront expliquées.

La fonction principale développée pour ce laboratoire est calculate_integrity_bulk . Elle permet de lire les 16 caractères générés par le périphérique FPGA, d'effectuer un calcul d'intégrité avec le checksum fourni, et de vérifier si les données sont cohérentes. Cette fonction est essentielle pour valider le bon fonctionnement de l'interface.

Fonctionnement détaillé :

1. Lecture des caractères :

La fonction lit les 16 caractères générés, regroupés en 4 blocs de 4 caractères (32 bits chacun). Chaque caractère est extrait à l'aide d'un décalage binaire, puis ajouté à une somme pour préparer le calcul d'intégrité.

2. Calcul du checksum:

Le checksum est récupéré directement à partir du registre dédié (get_checksum()), puis ajouté à la somme totale des caractères.

3. Vérification d'intégrité:

Le calcul d'intégrité repose sur l'équation suivante, qui doit être respectée à tout moment :

$$(\operatorname{char}_1 + \operatorname{char}_2 + \ldots + \operatorname{char}_{16} + \operatorname{checksum}) \mod 256 = 0$$

- Si le résultat est **0**, l'intégrité est correcte, et un message de confirmation est affiché avec la chaîne de caractères.
- Sinon, un message d'erreur est affiché, et un compteur persistant incrémente le nombre total d'erreurs détectées.

4. Mode fiable désactivé :

Aucune mesure n'est prise pour verrouiller l'acquisition, ce qui peut entraîner des erreurs d'intégrité si les données changent entre les lectures.

Code détaillé :

```
void calculate integrity bulk() {
   uint8 t checksum = get checksum(); // Récupère le checksum du périphérique
   uint32 t sum = 0;
   uint32 t checksum computed = 0;
    char str[17] = { 0 }; // Buffer pour les 16 caractères générés
   // Lecture des 16 caractères en groupes de 4
    for (int i = 0; i < 4; i++) {
        uint32 t group = get 4 char(i); // Lit un bloc de 4 caractères
        for (int j = 0; j < 4; j++) {
            char c = (group >> (8 * (3 - j))) & 0xFF; // Extrait un caractère
            sum += c; // Ajoute à la somme
           str[i * 4 + j] = c; // Stocke dans le buffer
    // Calcul de l'intégrité
    checksum computed = (sum + checksum) % 256;
   // Vérification et affichage
   if (checksum computed == 0) {
        printf("OK: checksum: 0x%02X, calculated: 0x%02X, string: %s\n",
               checksum, sum % 256, str);
    } else {
       static uint32 t error count = 0; // Compteur d'erreurs persistant
        error count++;
        printf("ER: checksum: 0x%02X, calculated: 0x%02X, string: %s\n",
              checksum, sum, str);
       printf("ER: error count: %d\n", error count);
```

Formule utilisée pour vérifier l'intégrité : Le calcul du checksum est basé sur la somme des caractères ASCII générés et du checksum reçu. L'intégrité est valide si la condition suivante est respectée :

(Somme des caractères + checksum) $\mod 256 = 0$

 Cette propriété est utilisée pour détecter des erreurs de transmission ou de synchronisation des données.

Affichage des résultats :

Message OK:

Si l'intégrité est correcte, la console affiche un message avec le checksum attendu, la somme calculée, et la chaîne complète :

```
OK: checksum: 0xXX, calculated: 0xXX, string: XXXXXXXXXXXXXXX
```

Message d'erreur :

En cas d'erreur, un compteur d'erreurs est incrémenté, et les détails de l'anomalie sont affichés :

Application de test

Pour tester l'application et afin de répondre aux exigeances du laboratoire, nous avons réalisé une application permettant de tester l'interface. Cette application à la même structure que celle réalisée pour les laboratoires précédents. Nous appelons simplement la fonction calculate_integrity_bulk à chaque itération de la boucle principale lorsque le bouton correspondant à la lecture des données est pressé.

1.4. Analyse des résultats

Nous avons maintenant un système fonctionnel permettant de lire les données en provenance du générateur de chaine de caractères. Nous avons pu constater que les données étaient bien transmises et que le système fonctionnait partiellement.

Voici un exemple:

```
**OK:** checksum: `0x20`, calculated: `0xE0`, string: *Tout va bien?*
**OK: ** checksum: `0x20`, calculated: `0xE0`, string: *Tout va bien?*
**OK: ** checksum: `0x20`, calculated: `0xE0`, string: *Tout va bien?*
**OK: ** checksum: `0x6E`, calculated: `0x92`, string: *Bientot le week*
**OK: ** checksum: `0x6E`, calculated: `0x92`, string: *Bientot le week*
**OK: ** checksum: `0x6E`, calculated: `0x92`, string: *Bientot le week*
**OK: ** checksum: `0x1F`, calculated: `0xE1`, string: *Continue encore*
**OK: ** checksum: `0x1F`, calculated: `0xE1`, string: *Continue encore*
**OK: ** checksum: `0x1F`, calculated: `0xE1`, string: *Continue encore*
**OK:** checksum: `0x6E`, calculated: `0x92`, string: *Bientot le week*
**OK: ** checksum: `0x6E`, calculated: `0x92`, string: *Bientot le week*
**OK:** checksum: `0x6E`, calculated: `0x92`, string: *Bientot le week*
---- Augmentations de la fréquence de lecture ----
**ER:** checksum: `0xC8`, calculated: `0x61B`, string: *Emberatofinitem*
**Error count:** 1
**ER:** checksum: `0x0E`, calculated: `0x549`, string: *Game-VD finione*
**Error count:** 2
**ER:** checksum: `0xBA`, calculated: `0x525`, string: *Gagno woRedse*
**Error count:** 3
**ER:** checksum: `0xBA`, calculated: `0x605`, string: *Pausddedfinieek*
**Error count:** 4
```

En effet, la simple transmission des entrées du générateur de chaines de caractères vers le bus avalon ne permet pas de garantir l'intégrité des données.

Lors d'une transmission de chaine de caractère a une fréquence moins élevé que la fréquence de lecture, les chaines de caractères sont, dans la majeure partie des cas, bien transmises. Cependant,

lors d'une transmission de chaine de caractère à une fréquence plus élevée que la fréquence de lecture, les chaines de caractères sont tronquées.

En raison de la faible vitesse de lecture du CPU, la FPGA écrit les données trop rapidement pour que le CPU puisse lire les 16 caractères avant que la chaine de caractère suivante ne soit réécrite.

De cette analyse, nous pouvons conclure que l'intégrité des données n'est pas garantie, et ce, même à basse fréquence.

Il nous faut donc trouver une solution pour garantir l'intégrité des données. Cela introduit donc la partie 2 de ce laboratoire.

1.5. Tests de validation

Pour valider le bon fonctionnement de l'interface, nous avons réalisé plusieurs tests. Ces tests ont permis de vérifier que les données étaient bien transmises et que l'intégrité des données était garantie. Nous avons commencés par réaliser des tests en simulations dans le but de valider le fonctionnement de l'interface. Puis, nous avons réalisé des tests sur la carte DE1-SoC pour valider le fonctionnement de l'interface en conditions réelles. Les tests réalisés sont les suivants:

- Test de la copie des valeurs des switchs sur les leds
- Test d'initialisation du générateur de chaine de caractères
- Test de lecture en mode manuel
- Test de génération manuel d'une nouvelle string
- Test de génération automatique de string
- Test de changement de délai de génération

Nous avons pu constater que l'interface fonctionnait correctement et que les données étaient bien transmises. Cependant, nous avons pu constater que l'intégrité des données n'était pas garantie lorsque la vitesse était trop élevée.

2. Partie 2 - Mise en place de l'interface de manière fiable

Le problème rencontré dans la partie 1 étant connu, nous allons maintenant mettre en place une interface fiable permettant de garantir l'intégrité des données. Pour ce faire, il serait idéal de bloquer l'écriture des données provenant du générateur de chaine de caractères tant que le cpu n'a pas terminé la lecture des données précédentes. Nous avons décidé de simplement offrir la possibilité au cpu de bloquer l'écriture des données provenant du générateur de chaine de caractères à l'aide d'un bit. Cela permettra de garantir l'intégrité des données et de choisir depuis le CPU si l'on souhaite bloquer ou non l'écriture des données.

Nous avons décidé de ne pas contrôler qu'un nouvel instantané soit disponible lors de la lecture. En effet, grâce à notre implémentation, lorsque le cpu a bloqué l'écriture des données, il peut lire les données précédentes sans problème sans avoir à contrôler qu'un nouvel instantané soit disponible.

Nous pouvons donc intégrer un principe de verrouillage des données.

2.1. Description des constantes et signaux

Pour cela, nous ajoutons une constante permettant de définir l'adresse du bit de verrouillage.

```
constant LOCK_ADDR : std_logic_vector(13 downto 0):= "00" & x"006";
```

puis nous ajoutons les signaux permettant de sauvegarder l'état de la chaine de caractères.

```
signal char_1_s : std_logic_vector(7 downto 0);
signal char 2 s : std logic vector(7 downto 0);
signal char 3 s : std logic vector(7 downto 0);
signal char 4 s : std logic vector(7 downto 0);
signal char_5_s : std_logic_vector(7 downto 0);
signal char_6_s : std_logic_vector(7 downto 0);
signal char_7_s : std_logic_vector(7 downto 0);
signal char 8 s : std logic vector(7 downto 0);
signal char 9 s : std logic vector(7 downto 0);
signal char 10 s : std logic vector(7 downto 0);
signal char_11_s : std_logic_vector(7 downto 0);
signal char 12 s : std logic vector(7 downto 0);
signal char 13 s : std logic vector(7 downto 0);
signal char 14 s : std logic vector(7 downto 0);
signal char_15_s : std_logic_vector(7 downto 0);
signal char_16_s : std_logic_vector(7 downto 0);
signal checksum_s : std_logic_vector(7 downto 0);
```

2.2. Description des processus

Comme nous avons un espace d'adressage disponible à l'adresse 0x18 nous allons l'utiliser pour écrire un bit de verrouillage, que nous nommerons lock.

Adresse (offset)	Read	Write
0x00	[310] Interface user ID	reserved
0×04	[314] "00"; [30] buttons	reserved

Adresse (offset)	Read	Write
0x08	[3110] "00"; [90] switchs	reserved
0x0C	[3110] "00"; [90] leds	[3110] reserved; [90] leds
0x10	[312] "00"; [10] status	[315] reserved; [4] new_char [31] reserved; [0] init_char
0x14	[315] "00"; [4] mode_gen [32] "00"; [10] delay_gen	[315] reserved; [4] mode_gen [32] reserved; [10] delay_gen
0x18	available for news functionality	[311] reserved; [0] Lock
0x1C	available for news functionality	available for news functionality
0x20	[3124] char_1 [2316] char_2 [158] char_3 [70] char_4	reserved
0×24	[3124] char_5 [2316] char_6 [158] char_7 [70] char_8	reserved
0×28	[3124] char_9 [2316] char_10 [158] char_11 [70] char_12	reserved
0x2C	[3124] char_13 [2316] char_14 [158] char_15 [70] char_16	reserved
0x30	[318] "00" [70] checksum	reserved
0x34 0x3C	reserved	reserved


Adresse (offset)	Read	Write
0x40 0xFFFC	not used	not used

Mainentant que nous avons un plan d'adressage complet, nous allons adapter les descriptions VHDL des processus ainsi que les schémas permettant d'atteindre l'objectif de la partie 2.

2.2.1 Synchronisation des entrées

Comme pour la partie 1, nous devons synchroniser les entrées en provenance du périphérique DE1-SoC mais maintenant, nous allons aussi synchroniser les entrées en provenance du générateur de chaine de caractères.

sync_input_reg: process



Comme on peut le voir sur ce schéma, nous avons ajouté une condition de synchronisation pour les entrées en provenance du générateur de chaine de caractères grâce à un signal lock_s qui permettra de désactiver le registre de synchronisation.


```
-- sync input part
   sync input reg: process (avl clk i, avl reset i)
       begin
           if avl reset i = '1' then
               button s <= (others => '0');
               switch s <= (others => '0');
               char 1 s <= (others => '0');
               char 2 s <= (others => '0');
               char 3 s <= (others => '0');
               char 4 s <= (others => '0');
               char 5 s <= (others => '0');
               char 6 s <= (others => '0');
               char 7 s <= (others => '0');
               char 8 s <= (others => '0');
               char 9 s <= (others => '0');
               char 10 s <= (others => '0');
               char 11 s <= (others => '0');
               char 12 s <= (others => '0');
               char 13 s <= (others => '0');
               char 14 s <= (others => '0');
               char 15 s <= (others => '0');
               char 16 s <= (others => '0');
               checksum s <= (others => '0');
           elsif rising edge(avl clk i) then
               button s <= button i;</pre>
               switch s <= switch i;</pre>
               if lock s = '0' then
                   char 1 s <= char 1 i;
                   char 2 s <= char 2 i;
                   char 3 s <= char 3 i;
                   char 4 s <= char 4 i;
                   char 5 s <= char 5 i;
                   char 6 s <= char 6 i;
                   char 7 s <= char 7 i;</pre>
                   char 8 s <= char 8 i;
                   char 9 s <= char 9 i;
                   char 10 s <= char 10 i;
                   char 11 s <= char 11 i;
```

Nous pouvons maintenant passer à la lecture des données.

2.2.2 Lecture des données

Puis, nous allons adapter le module permettant de lire les données en provenance du générateur de chaine de caractères pour les retransmettre sur le bus avalon de manière fiable.

read_access: process




*same for 5 to 8, 9 to 12 and 13 to 16

```
-- Read access part
  read access: process(avl clk i, avl reset i)
     begin
         if avl reset i = '1' then
             avl readdata o <= (others => '0');
             avl readdatavalid o <= '0';</pre>
         elsif rising edge(avl clk i) then
             avl readdatavalid o <= avl read i;</pre>
             if avl read i = '1' then
                  avl readdata o <= (others => '0');
                 case avl address i is
                     when USER ID ADDR => avl readdata o <= USER ID;
                                     => avl readdata o(button s'range) <= k
                     when BTN ADDR
                     when SWITCH_ADDR => avl_readdata_o(switch_s'range) <= s</pre>
                                            => avl readdata o(leds s'range) <= led
                     when LED ADDR
                     when STATUS CMD ADDR => avl readdata o(1 downto 0) <= '1'
                     when MODE DELAY GEN ADDR=> avl readdata o(31 downto 0) <= (31
                     when CHAR 1 TO 4 ADDR => avl readdata o(31 downto 0) <= cha
                     when CHAR_5_TO_8_ADDR => avl_readdata o(31 downto 0) <= cha
                     when CHAR_9_TO_12_ADDR \Rightarrow avl_readdata o(31 downto 0) \Leftarrow cha
                     when CHAR 13 TO 16 ADDR => avl readdata o(31 downto 0) <= cha
                     when CHECKSUM ADDR => avl readdata o(checksum s'range) 
                     when others => avl readdata o <= BAD ADDRESS VAL;
                 end case;
             end if;
         end if;
     end process;
```

2.2.3. Ecriture des données

Enfin, nous adaptons le module permettant d'écrire les données en provenance du bus Avalon.

write_access: process



```
write access: process(avl clk i, avl reset i)
        begin
            -- Default values
            if avl reset i = '1' then
                leds s <= (others => '0');
            lock s <= '0';
            elsif rising edge(avl clk i) then
                cmd new char s <= '0';</pre>
                cmd init_s <= '0';</pre>
                if avl write i = '1' then
                     case avl address i is
                         when LED ADDR => leds s <= avl writedata i(leds s'range
                         when STATUS CMD ADDR =>
                             cmd init s <= avl writedata i(0);</pre>
                             cmd_new_char_s <= avl_writedata_i(4);</pre>
                         when MODE DELAY GEN ADDR =>
                             delay s <= avl writedata i(delay s'range);</pre>
                             auto s <= avl writedata i(4);</pre>
                         when LOCK ADDR =>
                             lock s <= avl writedata i(0);</pre>
                         when others => null;
                     end case;
                end if;
            end if;
        end process;
```

2.3. Adaptation de la partie logiciel

Modifications apportées pour gérer l'intégrité des données

Dans la partie logicielle, nous avons adapté la fonction calculate_integrity_bulk pour intégrer une gestion du verrouillage des données. Cette amélioration garantit que les données lues sont cohérentes, même si elles sont modifiées à une fréquence élevée par le générateur de chaînes de caractères. Voici les principaux changements et leur impact :

1. Introduction du mode fiable avec verrouillage :

- La version sécurisée de la fonction utilise un bit de verrouillage (LOCK_ADDR) pour empêcher toute modification des données pendant leur lecture.
- Avant de commencer à lire les données, la fonction active ce bit via le registre
 CHAR GEN LOCK READ OFFSET.
- Une fois la lecture des données terminée, le bit est désactivé pour permettre au générateur de continuer son fonctionnement normal.

Code ajouté :

```
if (mode) {
    INTERFACE_REG(CHAR_GEN_LOCK_READ_OFFSET) = 1; // Active le verrou
}
```

Ce verrouillage garantit que toutes les données appartiennent à la même "photo instantanée", éliminant ainsi les incohérences causées par des mises à jour partielles.

2. Maintien du fonctionnement standard :

- La fonction conserve son comportement d'origine lorsqu'elle est appelée en mode non fiable (mode = 0). Aucun verrouillage n'est alors activé, et les données peuvent être incohérentes si elles changent entre les lectures.
- Cela permet de démontrer les avantages et les limitations de chaque approche (mode fiable vs non fiable).

3. Désactivation du verrouillage :

 Une fois la lecture terminée, la fonction désactive le bit de verrouillage pour permettre au système de générer de nouvelles chaînes de caractères.

Code ajouté :

```
if (mode) {
    INTERFACE_REG(CHAR_GEN_LOCK_READ_OFFSET) = 0; // Désactive le verrou
}
```

4. Vérification de l'intégrité :

• Le calcul du checksum reste identique à la version non sécurisée. La formule suivante est utilisée pour valider l'intégrité des données :

```
(Somme des caractères + checksum) \mod 256 = 0
```

 Si cette condition est respectée, un message "OK" est affiché. En cas d'échec, un message "ER" est généré, et le compteur d'erreurs est incrémenté.

Impact des modifications

Les modifications permettent désormais de garantir une lecture cohérente des 16 caractères et de leur checksum, même dans un environnement où les données sont mises à jour rapidement. Ce verrouillage est essentiel pour éviter les incohérences observées dans la version non sécurisée, où des caractères appartenant à des chaînes différentes pouvaient être mélangés.

2.4. Analyse des résultats

Maintenant que le système est en place, nous pouvons constater que les données sont bien transmises et que l'intégrité des données est garantie.

Voici un exemple de lecture des données à la fréquence maximale:

```
- **OK:** checksum: `0x20`, calculated: `0xE0`, string: *Tout va bien?*

- **OK:** checksum: `0x6E`, calculated: `0x92`, string: *Bientot le week*

- **OK:** checksum: `0x1F`, calculated: `0xE1`, string: *Continue encore*

- **OK:** checksum: `0x6E`, calculated: `0x92`, string: *Bientot le week*

- **OK:** checksum: `0xBA`, calculated: `0x46`, string: *Essaye encore*

- **OK:** checksum: `0xE6`, calculated: `0x1A`, string: *Bientot fini?*

- **OK:** checksum: `0x6E`, calculated: `0x92`, string: *Bientot le week*
```

Cela est dû au fait que nous avons ajouté un bit de verrouillage qui permet de bloquer l'écriture des données tant que le CPU n'a pas terminé la lecture des données précédentes.

2.5. Tests de validation

Pour valider le bon fonctionnement de l'interface, nous avons réalisé plusieurs tests. Ces tests ont permis de vérifier que les données étaient bien transmises et que l'intégrité des données était garantie. Nous avons commencés par réaliser des tests en simulations dans le but de valider le fonctionnement de l'interface. Puis, nous avons réalisé des tests sur la carte DE1-SoC pour valider le fonctionnement de l'interface en conditions réelles. Les tests réalisés sont les mêmes que lors de la première partie.

Nous avons pu constater que l'interface fonctionnait correctement et que les données étaient bien transmises. Nous avons pu constater que l'intégrité des données était garantie même à haute fréquence. Nous avons ensuite pu faire valider le bon fonctionnement de l'interface par le professeur.

3. Conclusion

Ce laboratoire a permis de concevoir une interface fiable sur le bus Avalon, tout en étudiant les aspects essentiels du plan d'adressage, de la synchronisation des entrées, et de la gestion d'un bit de verrouillage. L'implémentation en VHDL et le test sur les cartes DE1-SoC ont confirmé le bon fonctionnement du système. Nous avons pu comprendre l'importance de maintenir verrouiller une donnée pour qu'elle puisse être lue dans son intégralité par le CPU.

Ce laboratoire renforce notre compréhension des interfaces.