

#### Architecture des systèmes embarqués (ARE)


Professeur: Etienne Messerli Assistant: Anthony Convers

### Laboratoire 05 – Conception d'une interface fiable

## Objectifs du laboratoire


Ce laboratoire a pour but de concevoir une interface fiable sur le bus Avalon connecté au système à processeur HPS (hard processor system) avec l'objectif de mettre en évidence les différences de comportement entre le logiciel (séquentiel) et le matériel (concurrent). Vous disposerez d'un générateur de chaines de 16 caractères et son checksum pour vérifier son intégrité. La première partie montrera qu'une lecture séquentielle des 16 caractères peut impliquer une incohérence entre les caractères lues (résultat de l'intégrité est faux). Dans une seconde partie, vous devrez concevoir une interface permettant de garantir une acquisition correcte des 16 caractères. L'objectif est d'acquérir les caractères ayant toute la même référence de temps (en anglais : timestamp). Il s'agira de prendre une "photo instantanée" des 16 caractères et de son checksum, même si l'instant du transfert sera différent pour chacun d'entre eux. La vérification est obtenue en calculant l'intégrité de la chaine avec le checksum.

# **Spécifications**



Le composant VHDL "avl\_user\_interface.vhd" sera utilisée pour implémenter l'interface connecté sur le bus Avalon afin de communiquer avec le générateur de nombres et les différents périphériques.

Voici le symbole du composant avl user interface :



HEIG-VD - 1 - 2024

L'interface développée doit permettre d'accéder, à travers le bus Avalon, aux périphériques suivants :

- Interface user ID sur 32 bits (disponible à l'offset 0)
- 4 Boutons (Key) DE1-SoC
- 10 Interrupteurs (Switch) DE1-SoC
- 10 Leds DE1-SoC
- Générateur de chaines de caractères (Composant dans la partie FPGA de la DE1-SoC). Détails donnés ci-après.

#### Générateur de chaines de caractères

Ce composant est un générateur de chaines de 16 caractères semi-aléatoires avec son checksum. Pour vérifier l'intégrité de la chaine avec son checksum, il faut sommer les valeurs des 16 caractères et son checksum avec un modulo 256, et le résultat doit toujours être égale à 0. Chaque caractère est sur 8 bits avec un codage ASCII.

En d'autres termes, le calcul d'intégrité répond en tout temps à l'équation suivante :

• (char 1 + char 2 + ... + char 16 + checksum) modulo 256 = 0

Le générateur de chaines de caractères répond à différentes commandes qui permettent : réinitialiser la chaine de caractères, générer des chaines de caractères en mode automatique ou manuel, sélectionner la fréquence de génération des chaines. Le tableau ci-dessous décrit les signaux d'entrées du composant qui correspond aux différentes commandes.

Noms des signaux	Description
cmd_init_i	Lorsque le signal est actif ('1'), les 16 caractères et son checksum sont initialisés à son point de départ. Commande prioritaire.
auto_i	Sélection du mode pour la génération des chaines de caractères : - '0' : mode manuel - '1' : mode automatique
cmd_new_char_i	Un front montant sur ce signal génère une nouvelle chaine de 16 caractères et son checksum, fonctionne seulement dans le mode manuel.
delay_i (10)	Sélection de la fréquence de génération des chaines de caractères, fonctionne seulement dans le mode automatique :  - "00" : 1 Hz - "01" : 1 KHz - "10" : 100 KHz - "11" : 1 MHz

HEIG-VD - 2 - 2024

# Plan d'adressage

Voici le plan d'adressage qui est spécifié pour le bus AXI lightweight HPS-to-FPGA du projet fourni.

Offset on bus AXI lightweight HPS-to-FPGA (relative to BA_LW_AXI)	Fonctionnalités
0x00_0000 - 0x00_0003	Design standard ID 32 bits (Read only)
0x00_0004 - 0x00_FFFF	reserved
0x01_0000 - 0x01_FFFF	Zone disponible pour votre interface
0x02_0000 - 0x1F_FFFF	not used

Voici le plan d'adressage proposé pour votre interface.

Adresse (offset)	Read	Write
0x00	[310] Interface user ID	reserved
0x04	[314] "00" ; [30] buttons	reserved
0x08	[3110] "00" ; [90] switchs	reserved
0x0C	[3110] "00" ; [90] leds	[3110] reserved ; [90] leds
0x10	[312] "00" ; [1-0] status	[315] reserved ; [4] new_char [31] reserved ; [0] init_char
0x14	[315] "00" ; [4] mode_gen [3-2] "00" ; [1-0] delay_gen	[315] reserved ; [4] mode_gen [3-2] reserved ; [1-0] delay_gen
0x18	available for news functionality	available for news functionality
0x1C	available for news functionality	available for news functionality
0x20	[3124] char_1 [2316] char_2 [158] char_3 [70] char_4	reserved
0x24	[3124] char_5 [2316] char_6 [158] char_7 [70] char_8	reserved
0x28	[3124] char_9 [2316] char_10 [158] char_11 [70] char_12	reserved
0x2C	[3124] char_13 [2316] char_14 [158] char_15 [70] char_16	reserved
0x30	[318] "00" [70] checksum	reserved
0x34 0x3C	reserved	reserved
0x40 0xFFFC	not used	not used

HEIG-VD - 3 - 2024

Explications sur le plan d'adressage :

- **status** : Deux bits de statut, placés aux bits [1..0] (Ils seront utilisés lors de la seconde partie du laboratoire) :
  - status[1]: indique si l'interface dispose d'un système de capture des caractères (photo instantanée). Si status[1] = '1' système capture disponible.
  - status[0]: indique qu'une photo a été prise lorsque le système de capture est actif. Ce bit est valide uniquement si status[1] = '1'.
- **init\_char** : Commande pour initialiser la chaine de caractères et son checksum au point de départ (prioritaire).
- **new\_char** : Commande pour générer une nouvel chaine de 16 caractères et son checksum (mode manuel)
- **mode\_gen** :Sélection du mode automatique ou manuel pour la génération des chaines de caractères.
- **delay\_gen** : Sélection de la fréquence de génération des chaines de caractères (mode automatique).
- char\_x : lecture du caractère sur 8 bits en codage ASCII.
- **checksum** : lecture du checksum de la chaine de caractères.

#### Spécifications du programme

Le but est de contrôler le générateur de chaines de caractères selon l'états des boutons et interrupteurs de la DE1-SoC, et de lire les valeurs des 16 caractères et son checksum. Il faudra également vérifier l'intégrité de la chaine lues. La spécification du fonctionnement est la suivante :

Au démarrage, le programme doit remplir les conditions suivantes :

- Les 10 leds DE1-SoC sont éteintes.
- Afficher la constante design standard ID du bus AXI lightweight HPS-to-FPGA au format hexadécimal dans la console de ARM-DS.
- Afficher la constante interface user ID du bus Avalon au format hexadécimal dans la console de ARM-DS.

Ensuite pendant l'exécution du programme, à tout instant les actions suivantes doivent être respectées :

- Copie de la valeur des 10 interrupteurs (SW) sur les 10 leds de la DE1-SoC.
- Une pression sur KEY0 permet l'initialisation des 16 caractères et son checksum.
- Une pression sur KEY1 permet de générer une nouvelle chaine de 16 caractères et son checksum, cela fonctionne seulement lorsque le mode manuel est sélectionné.
- Tant que KEY2 est actif, lecture successive des 16 caractères et son checksum, puis calcul de l'intégrité de la chaine pour vérifier la cohérence, et affichage dans la console :
  - Si la chaine de caractères est cohérente, donc l'intégrité est correcte, affichage du message :
    - OK: status: X, checksum: X, calcul integrity: X, string: X
  - Si la chaine de caractères n'est pas cohérente, donc l'intégrité est incorrecte, incrémentation d'un compteur du nombre d'erreur cumulée et affichage du message :

HEIG-VD - 4 - 2024

- ER: status: X, checksum: X, calcul integrity: X, string: X
- ER : nombre d'erreur cumulée : X
- L'état de SW9-8 permet de sélectionner la fréquence de génération des chaines de caractères :
  - SW9-8 = 00 : 1 Hz
     SW9-8 = 01 : 1 KHz
     SW9-8 = 10 : 100 KHz
     SW9-8 = 11 : 1 MHz
- L'état de SW7 permet de sélectionner le mode de génération des chaines de caractères :
  - SW7 = 0 : mode manuel
  - SW7 = 1 : mode automatique
- L'état de SW0 permet de sélectionner une acquisition fiable (implémenter seulement dans la partie 2) :
  - SW0 = 0 : acquisition non fiable
     SW0 = 1 : acquisition fiable garantie

# À rendre

Ce laboratoire est évalué. Il y a un rapport à rédiger à l'issu de ce laboratoire contenant les explications sur les différentes étapes de la réalisation de votre système. Vous devez rendre une archive avec les sources du projet pour Quartus et le programme C. Utiliser le Makefile à la racine du projet pour générer votre archive à rendre en tapant « make zip » dans un terminal.

Les fichiers sont à rendre sur Cyberlearn à la date indiquée.

HEIG-VD - 5 - 2024

## Travail demandé

#### 1ère partie :

L'objectif de cette 1<sup>ère</sup> partie est de démontrer que la lecture séquentielle des 16 caractères et son checksum peut impliquer une incohérence entre ceux-ci.

- Concevoir votre interface en VHDL dans le composant "avl\_user\_interface" afin de répondre au plan d'adressage proposé. Celui-ci doit permettre de répondre à toutes les spécifications décrites précédemment.
   Dans cette première partie, les bits de status[1-0] seront mis à "00" (fixe).
- 2) Simuler votre interface à l'aide de la console TCL/TK. Vérifier les bons accès et commandes avec le générateur de chaines de caractères.
- 3) Puis, tester votre interface sur la carte DE1-SoC. Vous utiliserez l'accès mémoire pour vérifier le fonctionnement de celle-ci.
- 4) Ecrire des fonctions C pour les accès aux différents périphériques/fonctionnalités. Puis écrire le programme principal suivant les spécifications.
- 5) Tester vos fonctions et le programme sur la carte DE1-SoC. Vous devez voir que les chaines de caractères lus ne sont pas toujours cohérentes selon le calcul de l'intégrité. Vous devez expliquer pourquoi ces erreurs ?
- 6) Faire valider votre première partie par le professeur ou l'assistant.

  Sauvegarder une copie de votre travail ( .hdl + .c) correspondant à la partie 1.

#### 2ième partie:

La seconde partie de la manipulation consiste à modifier l'interface afin d'ajouter la possibilité de réaliser une acquisition correcte (fiable) des 16 caractères et de son checksum. Cette fonctionnalité sera active suivant l'état du switch SW0. Votre solution doit permettre d'avoir les 2 modes d'acquisition disponible. Ensuite, si KEY2 est actif, votre système doit lire de façon répété les chaines de caractères selon le mode d'acquisition choisi par SW0.

Dans cette partie les 2 bits de status[1-0] seront utilisés.

Les fonctionnalités créées en 1ère partie doivent être conservées.

- 7) Concevoir une solution permettant de réaliser une « photo » des 16 caractères et de son checksum sur commande **du HPS**. Expliquer votre solution et la répartition du système entre le logiciel et le matériel. Donner les adaptations nécessaires au plan d'adressage.
- 8) Réaliser les modifications nécessaires dans votre interface et réaliser si nécessaire une simulation ou un test avec l'accès mémoire de ARM DS.
- 9) Modifier votre programme selon votre solution conçue au point 7.
- 10) Tester votre solution et démontrer, pour n'importe quelle fréquence de génération, que la lecture des 16 caractères et son checksum est cohérente.
- 11) Faire valider votre deuxième partie par le professeur ou l'assistant. Vous devez proposer une suite de tests permettant de démontrer que votre solution est fiable.

HEIG-VD - 6 - 2024