时序逻辑电路 实验报告

一. 实验目的和要求

实验目的:要求学生掌握时序逻辑电路的一般设计过程和时序逻辑电路的时延分析方法,了解时序电路对时钟信号相关参数的基本要求,掌握时序逻辑电路的基本调试方法并且能够熟练使用示波器或逻辑分析仪观察波形图。

实验要求:在掌握时序逻辑电路的一般设计过程,了解时序电路对时钟信号相关参数的基本要求的基础上,独立完成时序逻辑电路的设计,并能够适当使用时序逻辑电路的基本调试方法,熟练使用示波器或逻辑分析仪观察波形图。

二. 实验原理

实验内容

- 1. 广告流水灯
- 2. 序列生成器
- 3. 曼彻斯特编码
- 4. 简易数字钟

1. 广告流水灯

实验要求

用触发器、组合函数器件和门电路设计一个广告流水灯,该流水灯由8个LED组成,工作时始终为1暗7亮,且这一个暗灯循环右移。

- 1) 写出设计过程, 画出设计的逻辑电路图, 按图搭接电路
- 2) 将单脉冲加到系统时钟端,静态验证实验电路
- 3) 用 Multisim 中 Agilent 函数发生器产生 TTL 连续脉冲信号加到系统时钟端,用 Tektronix 示波器观察并记录时钟脉冲 CP、触发器的输出端 Q2、Q1、Q0 和 8 个 LED 上的波形。

实验设计方案

状态转移表

根据题目可知,一共有 8 个状态,可以使用 3 个触发器和一个 74138 译码器实现,得到状态转移表如表 1 。

输入			输出		
Q2 (n)	Q2 (n) Q1 (n) Q0 (n)		Q2 (n+1) Q1 (n+1) Q		Q0 (n+1)
0	0	0	0	0	1
0	0	1	0	1	0

0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	1	0	1
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	0

表 1

逻辑函数化简

由卡诺图 (图 1) 化简得到 Q2Q1Q0 的逻辑表达式如下:

$$Q_2^{n+1} = Q_2^n \oplus (Q_1^n \cdot Q_0^n)$$

$$Q_1^{n+1}=Q_1^n\oplus Q_0^n$$

$$Q_0^{n+1} = \overline{Q_0^n}$$

\Q0 Q2Q1	0	1
00	0	0
01	0	1
11	1	0
10	1	1

		. 0
\Q0 Q2Q1	0	1
00	0	1
01	1	0
11	1	0
10	0	1

\Q0 Q2Q1	0	1
00	1	0
01	1	0
11	1	0
10	1	0

图 1

时钟方程

本次实验选择使用同步时序逻辑电路设计,因此时钟方程为:

$$CP = CP_2 = CP_1 = CP_0$$

激励方程

选择使用 D 触发器实现逻辑电路图。由 D 触发器的特征方程得激励方程如下:

$$D_2 = Q_2^n \oplus (Q_1^n \cdot Q_0^n)$$
$$D_1 = Q_1^n \oplus Q_0^n$$

$$D_0 = \overline{Q_0^n}$$

根据逻辑表达式,在Multisim软件中绘制逻辑电路图如图2所示。




图 2

静态验证实验电路

将单脉冲加到系统时钟端,观察 LED 指示灯的输出情况,LED 亮则输出为 1,灭则输出为 0,将测试结果填入表 2。

.16-6-								
状态	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
0	0	1	1	1	1	1	1	1
1	1	0	1	1	1	1	1	1
2	1	1	0	1	1	1	1	1
3	1	1	1	0	1	1	1	1
4	1	1	1	1	0	1	1	1
5	1	1	1	1	1	0	1	1
6	1	1	1	1	1	1	0	1
7	1	1	1	1	1	1	1	0

表 2

动态验证实验电路

用 Multisim 中 Agilent 函数发生器产生 TTL 连续脉冲信号加到系统时钟端,用 Tektronix 示波器观察并记录时钟脉冲 CP、触发器的输出端 Q2、Q1、Q0 和 8 个 LED 上的波形。

实验电路图及时钟脉冲 CP 的波形如图 3 所示。




图 3

Q2、Q1、Q0的波形如图 4 所示。




图 4

Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0的波形如图 5 所示。



图 5

2. 序列生成器

实验要求

分别用 MSI 计数器和移位寄存器各设计一个具有自启动功能的 01011 序列信号发生器。


- 1) 写出设计过程, 画出电路逻辑图
- 2) 搭接电路,并用单脉冲静态验证实验结果
- 3) 用 Multisim 中 Agilent 函数发生器产生 TTL 连续脉冲,用 Tektronix 示波器观察并记录时钟脉冲 CP、序列输出端的波形。

实验设计方案

2.1 使用 MSI 计数器完成实验设计

状态图

根据实验要求,本次实验采用 74161 同步加法计数器和 74151 数据选择器完成。得到状态图如图 6。



时钟方程

74161 同步加法计数器的时钟方程为:

$$CP = CP_0$$


反馈方程

74161 同步加法计数器拥有异步清零端,因此计数器异步清零端的反馈方程为:

$$\overline{CR} = \overline{Q_2^n \cdot Q_0^n}$$

自启动检查

该电路设计的无效状态之间的转移关系如图 7, 可见设计满足自启动。



根据实验要求,在 Multisim 软件中绘制逻辑电路图如图 8 所示。(利用指示灯显示电路输出状态)




图 8

静态验证实验电路


将单脉冲加到系统时钟端,观察 LED 指示灯的输出情况,LED 亮则输出为 1,灭则输出为 0,将测试结果填入表 3。

动态验证实验电路

用 Multisim 中 Agilent 函数发生器产生 TTL 连续脉冲信号加到系统时钟端,用 Tektronix 示波器观察并记录时钟脉冲 CP、序列输出端的波形。

实验电路图及时钟脉冲 CP 的波形如图 9 所示。


状态	Y
0	0
1	1
2	0
3	1
4	1



2.2 使用移位寄存器完成实验设计

状态图

根据实验要求,本次实验采用74194移位寄存器完成。得到状态图如图10。



状态转移表

状态转移表如表 4。

	现态				次态			
Q0	Q1	Q2	Q3	Q0	Q1	Q2	Q3	
0	0	0	0	×	×	×	×	
0	0	0	1	×	×	×	×	
0	0	1	0	×	×	×	×	
0	0	1	1	×	×	×	×	
0	1	0	0	×	×	×	×	
0	1	0	1	1	0	1	0	
0	1	1	0	1	0	1	1	

0	1	1	1	×	×	×	×
1	0	0	0	×	×	×	×
1	0	0	1	×	×	×	×
1	0	1	0	1	1	0	1
1	0	1	1	0	1	0	1
1	1	0	0	×	×	×	×
1	1	0	1	0	1	1	0
1	1	1	0	×	×	×	X
1	1	1	1	×	×	×	X

表 4

时钟方程

74194 移位寄存器的时钟方程为:

$$CP = CP_0$$

激励方程

根据卡诺图(图 11)得到 74194 移位寄存器的激励方程:

$$D_R = Q_0^{n+1} = \overline{Q_0^n} + \overline{Q_3^n}$$

Q2Q3 Q0Q1\	0 0	0 1	1 1	1 0
0 0	×	×	×	×
0 1	×	1	×	1
1 1	×	0	×	×
1 0	×	×	0	1

图 11

自启动检查

该电路设计的无效状态之间的转移关系如图 12。可见设计满足自启动。




图 12

根据实验要求,在 Multisim 软件中绘制逻辑电路图如图 13 所示。(利用指示灯显示电路输出状态)




图 13

静态验证实验电路

将单脉冲加到系统时钟端,观察 LED 指示灯的输出情况,LED 亮则输出为 1,灭则输出为 0,将测试结果填入表 5。

动态验证实验电路

用 Multisim 中 Agilent 函数发生器产生 TTL 连续脉冲信号加到系统时钟端,用 Tektronix 示波器观察并记录时钟脉冲 CP、序列输出端的波形。

状态	Y
0	0
1	1
2	0
3	1
4	1

表 5

实验电路图及时钟脉冲 CP 的波形如图 14 所示。




图 14

3. 曼彻斯特编码

实验要求

在电信与数据存储中,曼彻斯特编码(Manchester coding),又称自同步码、相位编码(phase encoding,PE),它能够用信号的变化来保持发送设备和接收设备之间的同步,在以太网中,被物理层使用来编码一个同步位流的时钟和数据。曼彻斯特编码用电压的变化来分辨 0 和 1,从高电平到低电平的跳变代表 0,而从低电平到高电平的跳变代表 1。信号的保持不会超过一个比特位的时间间隔。即使是 0 或 1 的序列,信号也将在每个时间间隔的中间发生跳变。这种跳变将允许接收设备的时钟与发送设备的时钟保持一致,图 1 为曼切斯特编码的例子。





图 1 曼切斯特编码

基础:设计一个电路,它能自动加载4位并行数据,并将这4位数据逐个串行输出(高位在前),每个串行输出位都被编码成曼切斯特码,当4位数据全部传输完成后,重新加载新数据,继续传输,如图2所示。

- 1) 写出设计过程, 画出电路逻辑图, 设计不允许手动加载数据。
- 2) 用 Multisim 中 Agilent 函数发生器产生 TTL 连续脉冲,用 Tektronix 示波器观察 并记录时钟脉冲 CP、串行数据输出端的波形。

扩展:给串行数据增加起始位和结束位,其中起始位为"0",结束位为"1",起始和结束位同样要编码成曼切斯特码,波形图参看图3。



实验设计方案


3.1 4 位并行输入-串行输出曼切斯特编码电路基础部分输入、输出信号编码

输入信号: 用 CP、D3、D2、D1、D0 表示输入, CP 表示时钟脉冲, D3D2D1D0 表示 4 位并行数据。

输出信号:用M表示输出。

波形图

根据题目可知曼彻斯特编码输出的波形图如图 15。



逻辑函数

由波形图易得 M 的逻辑表达式:

$$M = \overline{CP} \cdot D + CP \cdot \overline{D} = CP \oplus D$$

逻辑电路设计

根据题目要求,电路能够自动加载 4 位并行数据,并将这 4 位数据逐个串行输出。当 4 位数据全部传输完成后,重新加载新数据,继续传输。因此整个电路的工作状态是一个模为 4 的循环,需要一个 74161 计数器完成电路工作状态的循环。

4 位数据并行输入串行输出,因此需要一个 74194 移位寄存器存储数据。数据并行输入时有 $S_1S_0=11$,数据右移输出时有 $S_1S_0=01$ 。 S_1 由计数器的输出状态决定,即计数器输出 00 时对应 $S_1S_0=11$,计数器输出 01,10,11 时对应 $S_1S_0=01$ 。

$$S_1 = \overline{Q_1 + Q_0}$$

曼彻斯特编码输出M用门电路实现。

根据上述设计思路,在Multisim软件中绘制逻辑电路图如图 16 所示。




图 16

验证实验电路

用 Multisim 中 Agilent 函数发生器产生 TTL 连续脉冲,用 Tektronix 示波器观察并记录时钟脉冲 CP、串行数据输出端的波形如图 17 所示。




图 17

3.2 4 位并行输入-串行输出曼切斯特编码电路扩展部分逻辑电路设计

根据题目要求,整个电路的工作状态是一个模为 6 的循环,需要一个 74161 计数器完成电路工作状态的循环。

4 位数据并行输入串行输出,因此需要一个 74194 移位寄存器存储数据。数据并行输入时有 $S_1S_0=11$,数据右移输出时有 $S_1S_0=01$ 。 S_1 由计数器的输出状态决定,即计数器状态为 000 时对应 $S_1S_0=11$,计数器状态为 001,010,011,100,101 时对应 $S_1S_0=01$ 。曼彻斯特编码输出 M 用门电路实现。

$$S_1 = \overline{Q_2 + Q_1 + Q_0}$$

在数据输出时需要一个 74151 数据选择器辅助, 计时器输出为 000 时数据选择器输出为 0, 计数器输出为 101 时数据选择器输出为 1, 计数器输出为 001, 010, 011, 100 时数据选择器输出串行数据最高位。

曼彻斯特编码输出 M 由 CP 和数据选择器的输出共同产生。

逻辑电路图

根据上述设计思路,在Multisim软件中绘制逻辑电路图如图 18 所示。




图 18

验证实验电路

用 Multisim 中 Agilent 函数发生器产生 TTL 连续脉冲,用 Tektronix 示波器观察并记录时钟脉冲 CP、串行数据输出端的波形如图 19 所示。




图 19

4. 简易数字钟

实验要求

基础:设计一个只有小时和分钟功能的简易数字钟,4 位数码管用于显示,高 2 位显示小时($0\sim23$),低 2 位显示"分钟"($0\sim59$)。

- 1) 设计电路, 电路要求采用同步计数器设计。
- 2) 搭试电路, 验证电路结果。
- 3) 用 Multisim 中 Agilent 函数发生器产生 TTL 连续脉冲,用 Tektronix 示波器观察并记录"分钟"计数电路中的时钟脉冲及计数器的各输出波形。
- 4) 用 Multisim 中 Agilent 函数发生器产生 TTL 连续脉冲,用 Tektronix 示波器观察 并记录"小时"计数电路中的时钟脉冲及计数器的各输出波形。

扩展:增加手动校时和校分功能,通过按动按键,实现校时和校分。

实验设计方案

4.1 简易数字钟基础部分

逻辑电路设计

根据题目要求,需要设计一个模 24 计数器和一个模 60 计数器,总共需要 4 个 74161 计数器。

本次实验采取串行级联计数器的方式。由于要用数码管显示数字, 所以使用 74160 模 10 计数器较为方便。

以模 24 计数器为例,在记满 24 个状态后需要将计数器清零。当高位输出 $Q_3Q_2Q_1Q_0=0010$,低位输出 $Q_3Q_2Q_1Q_0=0011$,同时分钟计数电路给出一个"59"进位脉冲时,产生一个反馈信号,将该反馈信号连接到小时计数电路的同步置数端,使两个计数器在下一个时钟脉冲到来时置数为零。反馈方程为:

$$\overline{LD}_{ABH} = \overline{Q}_{ABHB_1} \cdot \overline{Q}_{ABHB_1} \cdot \overline{Q}_{ABHB_1} \cdot \overline{Q}_{ABHB_2} \cdot \overline{Q}_{ABBB_2} \cdot \overline{Q}_{ABBB_3} \cdot \overline{Q}_{ABHB_3}$$

根据上述设计思路,在Multisim软件中绘制逻辑电路图如图 20 所示。




图 20

验证实验电路

用 Multisim 中 Agilent 函数发生器产生 TTL 连续脉冲,用 Tektronix 示波器观察并记录"分钟"计数电路中的时钟脉冲及计数器的各输出波形如图 21。从上到下依次是时钟脉冲、分钟计数高位计数器输出 Q3Q2Q1Q0、分钟计数低位计数器输出 Q3Q2Q1Q0。

用 Multisim 中 Agilent 函数发生器产生 TTL 连续脉冲,用 Tektronix 示波器观察并记录"小时"计数电路中的时钟脉冲及计数器的各输出波形如图 22。从上到下依次是时钟脉冲、小时计数高位计数器输出 Q3Q2Q1Q0、小时计数低位计数器输出 Q3Q2Q1Q0。




图 21 图 22

4.2 简易数字钟扩展部分

逻辑电路设计

根据题目要求,在 2.1 电路设计的基础上,增加手动校时和校分功能,通过按动按键,实现校时和校分。

针对此功能,电路需要增设开关,分别控制分钟计数电路和小时计数电路。两个基本开关分别连接分钟计数电路和小时计数电路的时钟端。当开关切换到 CP 时钟端时,计数电路正常工作;当开关连接到低电平时,其所控制的两个计数器暂停,此时再通过逻辑电平开关手动给出脉冲,调整计数器状态。

以模 24 计数器为例, 在有逻辑电平开关切断其与时钟脉冲的连接后, 需要将 ENP 和 ENT 设置为 1, 方便之后给出的手动脉冲进行计数调整。

逻辑电路图

根据上述设计思路,在Multisim软件中绘制逻辑电路图如图 23 所示。




图 23

三. 实验分析

由实验结果可以看出,该设计可以完美实现实验要求的功能。

本次实验时间跨度较长,实验难度较大。实验希望在学生熟悉并掌握 Multisim 软件中信号源,示波器使用方法基础上,结合本学期学习过的时序逻辑电路知识,独立完成实验设计。实验难点就在于正确解读实验要求中的指令,按照题目选择使用组合电路还是时序电路,是同步时序电路还是异步时序电路。如果学生对于每种基础的电路设计比较熟悉的话,本次实验可以说并不是一个很大的挑战。

四. 实验小结

完成情况较好。本次实验旨在考察学生时序逻辑电路的设计能力,并且能利用 Multisim 软件中的信号源和示波器辅助完成实验。

实验难点之一就在于准确辨析实验要求的电路功能背后的逻辑表达式。例如曼彻斯特编码中,编码输出应该是输入数据和时钟的异或结果。要得到这个结论就不仅需要观察力,还需要认真仔细地写出状态转移或波形变化,甚至还需要一些敏锐的直觉。如果只是拘泥于曼彻斯特编码输出和数据输入的频率有一个二倍关系,而陷入二分频的死胡同中,就是非常不应该的了。

另一个难点就在于正确解读实验要求中的指令,按照题目选择使用组合电路还是时序电路,是同步时序电路还是异步时序电路。例如简易数字中要求使用同步计数器,这个要求实际上是增加了试题难度。但是如果熟悉最基础的计数器同步级联方法,这个问题很容易就能解决了。

这次实验前后持续了将近一个月的时间。在这一个月中,我设计了各种各样的电路,经历了无数次的斟酌修改,才得到了现在的结果。我的电脑里现在还保存着两个版本的广告流水灯,两个版本的曼彻斯特编码和四个版本的简易数字钟。我希望呈现在老师面前的是我能做到的最完美的那个版本。"实践是检验真理的唯一标准",实验课可以最大程度展现学生对于理论知识的理解和吸收。可以说纵观整个学期的实验课程,我从中学到了很多有用的技术知识,我相信这些经历,会在我日后接触到电子电路科研项目的时候起到不可忽视的奠基作用。最后感谢老师一个学期以来耐心的教导,在我课堂验收的时候能够耐心提出建设性意见,并且愿意一次次给我机会去完成验收。时至今日回忆起整个学习过程,我还能够清楚地列数出自己的收获,这多多少少说明这门课程达成了它的初衷。

五.参考资料

- [1] 东南大学电子电工学院.《数字逻辑设计教材》.2020
- [2] 东南大学电子电工学院.《数字逻辑电路实验 C 开课准备事项》. 2020
- [3]《Multisim操作指南》