최종 과제

조교 박현재

개요

• 과제

- im_data 변경 (오픈 카톡으로 전송한 im_data.txt로 파일 변경)
- alu_control 변경

always @(*) 구문 내 Case 조건 변경

```
input wire [5:0] funct, input wire [1:0] aluop, output reg [3:0] aluctl);

### R-Format의 경우, funct 비트로 ALU control 신호 제어 output reg [3:0] aluctl);

### case(funct)

### case(f
```


module alu_control(

• 디버깅을 위한 regm.v 파일 변경 (오픈 카톡으로 전송한 파일로 변경 할 것.)

• 설계한 모듈을 각 연결 위치에 맞게 인스턴스화 후 연결


```
// {{{ stage 1, IF (Instruction fetch)}
wire [31:0] pc;
/* Progam Counter 연결 */
// Program Counter와 별개로 PC4를 저장을 위한 코드. 삭제 금지.
wire [31:0] pc4; // PC + 4
assign pc4 = pc + 4;
// pass PC+4 to Stage 2
wire [31:0] pc4_s2;
/* Buffer(regr) 연결 */
wire [31:0] inst;
/* Instruction Memory (IM) 연결 */
```

• 테스트 벤치 Waveform 예상 결과



65ns~85ns에서의 Stall(2clk 이상 pc, inst 유지) 확인

• 테스트 벤치 Tcl Console 예상 결과



000001c

if_pc(instruction fetch Program Counter) Stall(2clk 이상 pc, inst 유지) 확인

