Capacitação Profissional em Microeletrônica | PADIS Programa de Apoio ao Desenvolvimento Tecnológico da Indústria de Semicondutores

O Programa de Apoio ao Desenvolvimento Tecnológico da Indústria de Semicondutores (PADIS)

Jacques Costa Brito
Rômulo da Silva Lira
Thiago dos Santos Alves
Vitor Carvalho dos Santos

RELATÓRIO – MICROWIND DSCH - PMOS

MANAUS - AM
28 / 02 / 2026

Executores: iRede INOVAÇÃO E TECNOLOGIA | Patrocinador: Multi

SUMÁRIO

1. INTRODUÇÃO **3**
2. OBJETIVOS **4**
3. MATERIAIS E EQUIPAMENTOS UTILIZADOS **4**
4. RESULTADOS EXPERIMENTAIS **4**
4.1 – DSCH – Esquemático e Simulação Lógica 4
4.1.1 – Transistor único 4
4.1.2 – Dois pMOS em série 12
4.1.3 – Dois pMOS em paralelo 17
4.2 – Klayout – Layout físico e simulação elétrica 21
4.2.1– Layout de um pMOS 21
4.2.2– Arranjos em série e paralelo 29
5. CONCLUSÕES **42**
6. REFERÊNCIAS BIBLIOGRÁFICAS **43**

1. INTRODUÇÃO

> O campo da eletrônica é uma das grandes histórias de sucesso do século XX. Dos rudimentares transmissores de centelha e detectores de "bigode de gato" em seu início, a primeira metade do século trouxe uma era da eletrônica de válvulas que desenvolveu considerável sofisticação e encontrou pronta aplicação em áreas como comunicações, navegação, instrumentação, controle e computação [1].
> A segunda metade do século trouxe a eletrônica de "estado sólido" – primeiro como transistores discretos e depois como magníficos conjuntos deles dentro de "circuitos integrados" (CIs) – em uma onda de avanços impressionantes que não mostra sinais de diminuir. Produtos de consumo compactos e baratos agora contêm rotineiramente muitos milhões de transistores em chips VLSI (integração em escala muito grande), combinados com elegante optoeletrônica (displays, lasers,e assim por diante) [1].
> Isso resultou em um maior número de componentes em PCBs, frequências de sinal mais altas, da ordem de 5 GHz ou mais, interfaces de alta velocidade como HDMI, DDR-3/4, Gigabit Ethernet e tecnologias de PCB HDI (Interconexão de Alta Densidade) com microvias cegas e enterradas [2].

"No futuro, a demanda por desempenho ainda maior de computadores, celulares e dispositivos de comunicação exigirá que as PCBs sejam projetadas para suportar velocidades de operação ainda maiores e densidades de componentes mais elevadas [2]".

"Durante a entrada do esquema, é preciso ter cuidado ao dividir o projeto em blocos funcionais, reunindo todos os componentes relacionados em uma única página e também marcando claramente as conexões de alta velocidade e as conexões de energia [2]".

"Assim que os esquemas forem finalizados, a lista de materiais (BOM) também deve ser validada e aprovada pelo projetista do sistema. Uma vez concluídas e disponibilizadas ao projetista da placa de circuito impresso (PCB), o plano de projeto da PCB precisa ser elaborado [2]".

"Como em qualquer problema de projeto, muitos fatores precisam ser equilibrados para se obter o melhor resultado final. Os mais importantes são custo, densidade de componentes e desempenho elétrico, com outros fatores aparecendo em menor grau [3]".

> O programa DSCH é um editor e simulador de lógica. O DSCH é usado para validar a arquitetura do circuito lógico antes do início do projeto microeletrônico. O DSCH fornece um ambiente amigável para projeto de lógica hierárquica e simulação rápida com análise de atraso, o que permite o projeto e a validação de estruturas lógicas complexas [4].
> Embora seja um software relativamente simples, um visualizador de layout não é apenas uma ferramenta para o engenheiro de projeto de chips. A complexidade dos projetos atuais exige mais do que um simples

"visualizador". Na verdade, um visualizador é o microscópio através do qual o engenheiro observa o projeto [5].

2. OBJETIVOS

Desenvolver habilidades de projeto e simulação de dispositivos PMOS utilizando o software MicroWind, capacitando os alunos a aplicar conhecimentos teóricos na prática e aprimorar competências em eletrônica.

3. MATERIAIS E EQUIPAMENTOS UTILIZADOS

Foram utilizados computadores com o sistema operacional Windows 10 e Windows 11, bem como os *softwares* DSCH, Microwind.

4. RESULTADOS EXPERIMENTAIS

4.1 – DSCH – Esquemático e Simulação Lógica

4.1.1 – Transistor único

Primeiro, vamos abrir o *software* do DSCH no Windows, conforme ilustra a Figura 1 a seguir.

Figura 1 – Inicialização do DSCH no Windows.



Fonte: Autores (2026).

Em seguida, seleciona-se o transistor pMOS na caixa *Symbol library* e arrasta-se para a área de *layout*, conforme a Figura 2 a seguir.

Figura 2 – Seleção do transistor pMOS.



Fonte: Autores (2026).

Em seguida, seleciona-se a fonte (*Supply*), conforme ilustrado na Figura 3 a seguir.

Figura 3 – Seleção da fonte (*Supply*).



Fonte: Autores (2026).

Para simular a entrada do circuito, utiliza-se um botão (*Button*), conforme a Figura 4 a seguir.

Figura 4 – Seleção do botão (*Button*).



Fonte: Autores (2026).

Para simular a saída do circuito, utiliza-se um diodo emissor de luz (*Light*), conforme a Figura 5 a seguir.

Figura 5 – Seleção do diodo emissor de luz (*Light*).



Fonte: Autores (2026).

Agora, o circuito final é montado com o terminal do *source* do transistor pMOS conectado à fonte (*Supply*), o botão (*Button*) é conectado no terminal do *gate* do trasistor pMOS e o led (*Light*) é conectado também no dreno do pMOS. O circuito final montado é ilustrado na Figura 6 a seguir.

Figura 6 – Montagem do circuito do transistor único pMOS.



Fonte: Autores (2026).

Com o circuito montado, inicia-se a simulação clicando em *Run Simulation*. O resultado desse primeiro estado é mostrado na Figura 7 a seguir.

Figura 7 – Simulação do transistor pMOS com a entrada em nível lógico baixo (0).



Fonte: Autores (2026).

Com a entrada em nível lógico baixo (0), o canal do transistor fica fechado, ou seja, conduz corrente elétrica (operação ON: porta baixa, lacunas formam canal condutivo). O led acende, mas não completamente, isso porque a tensão de V_{DD} é subtraída da tensão V_D, que é a tensão de disparo (*threshold*). Dessa forma, o valor de tensão que chega ao led não é o suficiente para ligar o mesmo como um todo.

A resposta do circuito com o nível lógico alto (1) na entrada é ilustrada na Figura 8 abaixo.

Figura 8 – Simulação do transistor pMOS com a entrada em nível lógico alto (1).



Fonte: Autores (2026).

Com a entrada em nível lógico alto (1), o canal do transistor abre, não permitindo o fluxo de corrente elétrica entre o V_{DD} e o led (operação OFF: porta alta, sem condução). Dessa forma, o led fica sem a alimentação de corrente elétrica, o que faz com que o mesmo permaneça apagado, ou com nível lógico de alta impedância.

Os resultados das formas de onda podem ser vistos utilizando a opção *Timing Diagram*. Esses resultados são ilustrados na Figura 9 a seguir.

Figura 9 – Forma de onda do transistor único pMOS.



Fonte: Autores (2026).

Ou seja, quando o botão não é acionado, o canal do transistor está fechado e o led está aceso. Quando o botão é acionado, o canal do transistor abre e o led fica com o *status* de alta impedância.

4.1.2 – Dois pMOS em série

Para realizar a montagem do circuito com dois transistores pMOS em série, foi adicionado ao circuito da seção anterior mais um transistor pMOS conectando o dreno do anterior ao *source* desse novo transistor; o led foi adicionado na saída (dreno) desse segundo transistor; também foi adicionado mais um botão para acionar o *gate* desse novo elemento. O circuito final montado é ilustrado na Figura 10 a seguir.

Figura 10 – Montagem do circuito com dois pMOS em série e acionamentos independentes.



Fonte: Autores (2026).

Com o circuito montado, inicia-se a simulação e é realizada a combinação de cada um dos quatro estados possíveis. Os resultados desses estados são ilustrados nas Figuras 11 a 14 abaixo.

Figura 11 – Simulação do transistor pMOS em série com A = 0 e B = 0.



Fonte: Autores (2026).

Figura 12 – Simulação do transistor pMOS em série com A = 1 e B = 0.



Fonte: Autores (2026).

Figura 13 – Simulação do transistor pMOS em série com A = 1 e B = 1.



Fonte: Autores (2026).

Figura 14 – Simulação do transistor pMOS em série com A = 0 e B = 1.



Fonte: Autores (2026).

Essa configuração com os transistores pMOS em série é a representação de uma porta lógica NOR, ou seja, só conduz se todos os transistores estiverem ON (com o canal fechado e sem tensão entre porta e dreno). A tabela verdade deste circuito é mostrada na Tabela 1 a seguir, que é a mesma tabela verdade de uma porta lógica NOR de duas entradas.

Tabela 1 – Tabela verdade do transistor pMOS em série com entradas independentes.

A	*B*	*OUT*
0	0	1
1	0	0
1	1	0
0	1	0

Fonte: Autores (2026).

Os resultados das formas de onda desse circuito são ilustrados na Figura 15 a seguir.

Figura 15 – Forma de onda do transistor pMOS em série com entradas independentes.



Fonte: Autores (2026).

Ou seja, temos a ilustração gráfica do funcionamento de uma porta lógica NOR com transistores pMOS ligados em série.

4.1.3 – Dois pMOS em paralelo

Para realizar a montagem do circuito com dois transistores pMOS em paralelo, foram conectados ambos os *sources* dos transistores ao V_{DD}; os drenos de cada transistor foram interligados e o led foi conectado entre eles. Cada transistor continuou com o seu botão de acionamento independente. O circuito final montado é ilustrado na Figura 16 a seguir.

Figura 16 – Montagem do circuito com dois pMOS em série e acionamentos independentes.



Fonte: Autores (2026).

Com o novo circuito montado, inicia-se a simulação e é realizada a combinação de cada um dos quatro estados possíveis. Os resultados desses estados são ilustrados nas Figuras 17 a 20 abaixo.

Figura 17 – Simulação do transistor pMOS em paralelo com A = 0 e B = 0.



Fonte: Autores (2026).

Figura 18 – Simulação do transistor pMOS em paralelo com A = 1 e B = 0.



Fonte: Autores (2026).

Figura 19 – Simulação do transistor pMOS em paralelo com A = 1 e B = 1.



Fonte: Autores (2026).

Figura 20 – Simulação do transistor pMOS em paralelo com A = 0 e B = 1.



Fonte: Autores (2026).

Essa configuração com os transistores pMOS em paralelo é a representação de uma porta lógica NAND *pull-up*, ou seja, qualquer entrada em nível lógico baixo (0) resulta na saída em nível lógico alto (1). A tabela verdade deste circuito é mostrada na Tabela 2 a seguir, que é a mesma tabela verdade de uma porta lógica NAND de duas entradas.

Tabela 2 – Tabela verdade do transistor pMOS em paralelo com entradas independentes.

A	*B*	*OUT*
0	0	1
1	0	1
1	1	0
0	1	1

Fonte: Autores (2026).

Os resultados das formas de onda são ilustrados na Figura 21 a seguir.

Figura 21 – Forma de onda do transistor pMOS em paralelo com entradas independentes.



Fonte: Autores (2026).

Ou seja, temos a ilustração gráfica do funcionamento de uma porta lógica NAND com transistores pMOS ligados em paralelo na configuração *pull-up*.

4.2 – Klayout – Layout físico e simulação elétrica

4.2.1– Layout de um pMOS

O desenvolvimento do layout foi realizado no ambiente do KLayout seguindo uma sequência estruturada de construção das camadas tecnológicas. Inicialmente, foi definida a área base do dispositivo por meio da camada de substrato, estabelecendo a região física de implementação do transistor.

Em seguida, foi inserida a camada HeatTrans, utilizada para o alinhamento e centralização da futura região de *gate*, conforme apresentado na Figura 22.

Figura 22 – Centralização da região de gate utilizando a camada HeatTrans.



Fonte: Autores (2026).

Posteriormente, foram adicionadas duas regiões de Metal1, destinadas à formação dos terminais de *source* e *drain* do dispositivo, conforme mostrado na Figura 23. Essas regiões metálicas permitem a interconexão elétrica do transistor com os demais elementos do circuito.

Figura 23 – Inserção das regiões de Metal1 para *source* e *drain*.



Fonte: Autores (2026).

Na sequência, foram inseridas as camadas de contato (Cont), responsáveis pela conexão elétrica entre as regiões de difusão e a metalização superior, conforme ilustrado na Figura 24.

Figura 24 – Adição dos contatos (Cont) entre difusão e metal.



Fonte: Autores (2026).

Após a definição dos contatos, foi implementada a região ativa do silício (Active), que delimita a área onde ocorrerá a formação das junções do transistor, conforme apresentado na Figura 25.

Figura 25 – Definição da região ativa do silício (Active).



Fonte: Autores (2026).

Em seguida, foi criada a estrutura do gate utilizando a camada de polissilício (GatePoly). A interseção entre o polissilício e a região ativa define o canal do dispositivo, conforme mostrado na Figura 26.

Figura 26 – Formação do *gate* com a camada de polissilício (GatePoly).



Fonte: Autores (2026).

Posteriormente, foi aplicada a camada de dopagem p+ (PSD) sobre a região ativa, definindo as regiões de *source* e *drain* do transistor pMOS, como apresentado na Figura 27.

Figura 27 – Aplicação da dopagem p+ (PSD) para *source* e *drain*.



Fonte: Autores (2026).

Na etapa seguinte, foi inserida a camada de poço N (NWell), cobrindo toda a área do dispositivo e garantindo o isolamento elétrico adequado em relação ao substrato tipo P, conforme mostrado na Figura 28.

Figura 28 – Inserção do poço N (NWell).



Fonte: Autores (2026).

A Figura 29 apresenta a visualização do conjunto de camadas utilizadas na implementação do pMOS. Por fim, foi executada a verificação de regras de projeto (DRC), cujo resultado é mostrado na Figura 30, confirmando a adequação do layout às regras tecnológicas após os ajustes dimensionais necessários.

Figura 29 – Visualização das camadas do pMOS no KLayout



Fonte: Autores (2026).

Figura 30 – Execução da verificação de regras de projeto (DRC).



Fonte: Autores (2026).

4.2.2– Arranjos em série e paralelo

Para a implementação do arranjo em série, foi inicialmente definida uma nova área de substrato dimensionada para acomodar dois transistores pMOS, conforme apresentado na Figura 31.

Figura 31 – Definição da área de substrato para dois pMOS em série.



Fonte: Autores (2026).

Na sequência, foram inseridas as regiões de Metal1 e definidas as áreas correspondentes aos *gates* dos dispositivos, conforme ilustrado na Figura 32.

Figura 32 – Inserção das camadas de Metal1 e definição dos *gates*.



Fonte: Autores (2026).

Posteriormente, foram adicionadas as camadas de contato (Cont), responsáveis pela interligação elétrica entre as regiões de difusão e as trilhas metálicas, conforme mostrado na Figura 33.

Figura 33 – Adição dos contatos (Cont).



Fonte: Autores (2026).

Em seguida, foram implementadas as camadas Active, PSD e GatePoly, definindo as regiões ativas, as áreas de dopagem e os canais dos dois transistores, conforme apresentado na Figura 34.

Figura 34 – Implementação das camadas Active, PSD e GatePoly.



Fonte: Autores (2026).

A camada de dopagem p+ foi então complementada para garantir a correta formação das regiões de *source* e *drain*, como mostrado na Figura 35.

Figura 35 – Complementação da dopagem p+ (PSD).



Fonte: Autores (2026).

Por fim, foi inserida a camada de poço N (NWell) e realizada a visualização final do conjunto de camadas do arranjo, conforme apresentado na Figura 36.

Figura 36 – Inserção do NWell e visualização final do arranjo.



Fonte: Autores (2026).

Nessa configuração, o *drain* do primeiro transistor foi interligado ao *source* do segundo, caracterizando a conexão em série. Dessa forma, o caminho de condução entre VDD e a saída ocorre apenas quando ambos os transistores estão em condição de condução.

A implementação do arranjo em paralelo foi realizada sobre uma área de substrato com dimensões semelhantes às utilizadas anteriormente. Inicialmente, foram definidas as regiões de Metal1 correspondentes aos terminais dos dispositivos e às interconexões necessárias, conforme apresentado na Figura 37.

Figura 37 – Inserção das camadas de Metal1 e regiões de gate.



Fonte: Autores (2026).

Na sequência, foram adicionadas as camadas de contato (Cont) para conexão entre difusão e metal, conforme mostrado na Figura 38.

Figura 38 – Adição dos contatos (Cont).



Fonte: Autores (2026).

Posteriormente, foi definida a região ativa do silício (Active) juntamente com as áreas de difusão p+, conforme ilustrado na Figura 39.

Figura 39 – Definição da região ativa e difusão p+.



Fonte: Autores (2026).

Em seguida, foram implementados os *gates* dos transistores por meio da camada de polisilício (GatePoly), permitindo o controle individual de cada dispositivo, conforme apresentado na Figura 40.

Figura 40 – Formação dos gates com polisilício (GatePoly).



Fonte: Autores (2026).

Na etapa seguinte, foi aplicada a camada de dopagem p+ (PSD) sobre as regiões ativas, garantindo a formação adequada dos terminais de *source* e *drain*, conforme mostrado na Figura 41.

Figura 41 – Aplicação da dopagem p+ (PSD).



Fonte: Autores (2026).

Por fim, foi inserida a camada de poço N (NWell) e realizada a visualização final do conjunto de camadas utilizadas no arranjo em paralelo, conforme apresentado na Figura 42.

Figura 42 – Inserção do NWell e visualização final do arranjo.



Fonte: Autores (2026).

Nesta configuração, os terminais de *source* dos dois transistores foram conectados em comum ao VDD, enquanto os *drains* foram interligados formando um único nó de saída. Esse arranjo permite a condução sempre que pelo menos um dos transistores estiver em estado ativo.

5. CONCLUSÕES

A partir do desenvolvimento desta atividade, foi possível compreender de forma prática e detalhada o processo de implementação de um transistor MOSFET de substrato tipo n, mais conhecido como pMOS. Foi realizada a montagem e simulação desse componente eletrônico no simulador DSCH, onde foi possível verificar como o mesmo se comporta e também o seu canal.

O *layout* do circuito foi realizado no Klayout, a partir do Linux, onde foram adicionadas as camadas integrantes do componente, respeitadas as suas dimensões. Foram construídas as configurações do transistor pMOS isolado, em série e também em paralelo.

6. REFERÊNCIAS BIBLIOGRÁFICAS

[1] HOROWITZ, Paul; HILL, Winfield. The Art of Electronics. Third edition. Cambridge University Press, 2015.

[2] High-Speed PCB Design Guide. Sierra Circuits, 2020.

[3] WILLIAMS, Tim. The Circuit Designer's Companion. Second edition. Elsevier, 2005.

[4] DSCH. Disponível em: https://www.microwind.net/dsch. Acesso em 14 fev. 2026.

[5] ABOUT THE PROJECT. Disponível em: https://www.klayout.de/intro.html. Acesso em 25 fev. 2026.