



SECRETARÍA ACADÉMICA DIRECCIÓN DE EDUCACIÓN SUPERIOR

PROGRAMA SINTÉTICO

UNIDAD ACADÉMICA: UNIDAD PROFESIONAL INTERDISCIPLINARIA DE INGENIERÍA CAMPUS COAHUILA, ESCUELA SUPERIOR DE CÓMPUTO

PROGRAMA ACADÉMICO: Ingeniería en Inteligencia Artificial

UNIDAD DE APRENDIZAJE: Fundamentos de diseño digital SEMESTRE: 2

| | EAGE: 1 dildamentes de | | J. 1 C. 1 | | | |
|-------------------------------|--|--------------------|---|---|--|--------|
| | | de memo | ria a p | E APRENDIZAJE artir de su representación | Booleana, los len | guajes |
| CONTENIDOS: | I. Principios del diseño II. Tecnología y lengua III. Lógica combinacio IV. Elementos básicos | ajes de pro nal | ograma | ción de dispositivos reconf | igurables | |
| | Métodos de enseñan | ıza | | Estrategias de aprendiz | aje | |
| | a) Inductivo | | Х | a) Estudio de casos | | |
| ORIENTACIÓN | b) Deductivo | | Х | b) Aprendizaje basado e | en problemas | Х |
| DIDÁCTICA: | c) Analógico | | | c) Aprendizaje orientado | o proyectos | |
| | d) Heurístico | | Х | d) | | |
| | e) | | | e) | | |
| | Diagnóstica | | Х | Saberes Previamente A | dquiridos | Х |
| | Solución de casos | | | Organizadores gráficos | | |
| _ | Problemas resueltos | ; | Х | Problemarios | | |
| EVALUACIÓN Y ACREDITACIÓN: | Reporte de proyecto | s | | Exposiciones | | Х |
| | Reportes de indagac | ión | | | | • |
| | Reportes de práctica | ıs | Х | X Otras evidencias a evaluar: | | |
| | Evaluaciones escrita | ıs | Х | | | |
| | Autor (es) | Año | 1 | Título del documento | Editorial/ISI | |
| | Brown, S. & Vranesic, Z. | 2009* | | amentals digital logic with L design | Mc Graw-H 978-0-07-3529 | |
| BIBLIOGRAFÍA | Morris Mano, M. | 2013* | | ño digital | Pearson Prentice Hall/ 9786073220408 | |
| BÁSICA: | Tocci, R. J., Widmer, N. S. & Moss, G. L. | 2017 | Sistemas digitales principios y aplicaciones | | Pearson Prentice Hall/ 6073241542 | |
| | Pedroni, V. | 2010* | Circu | it design with VHDL | MIT Press Edition / 0262014335 | |
| | Pardo, F. & Boluda, J. | 2012* | VHDL Lenguaje para síntesis y MLFAOMEGA modelado de circuitos 978-84-9964 | | | |

^{*}Bibliografía clásica



SECRETARÍA ACADÉMICA DIRECCIÓN DE EDUCACIÓN SUPERIOR



PROGRAMA DE ESTUDIOS

UNIDAD DE APRENDIZAJE: Fundamentos de diseño digital HOJA 2 DE 8

| UNIDAD ACADÉMICA: UNIDAD PROFESIONAL INTERDISCIPLINARIA DE INGENIERÍA CAMPUS COAHUILA, ESCUELA SUPERIOR DE CÓMPUTO | | | | | | |
|--|-------------------------------|-------------------------------|--------------|-------------------|--|--|
| PROGRAMA ACADÉMICO: Ingeniería en Inteligencia Artificial | | | | | | |
| SEMESTRE: | Á | AREA DE FORMACIÓN: MODALIDAD: | | | | |
| 2 | | Profesional | | Escolarizada | | |
| | T | IPO DE UNIDAD DI | APRENDIZAJE: | | | |
| | Teórica-Práctica/ Obligatoria | | | | | |
| VIGENTE A PARTIR DE: | | CRÉDITOS: | | ITOS: | | |
| Agosto 2020 | | TEPIC:7.5 | | SATCA: 6.3 | | |
| INTENDIÓN EDUCATIVA | | | | | | |

INTENCIÓN EDUCATIVA

La unidad de aprendizaje contribuye al perfil de egreso del Ingeniero Inteligencia Artificial desarrollando habilidades de diseño de sistemas digitales combinatorios a partir del análisis, síntesis y representación de circuitos lógicos, del desarrollo de algoritmos para su descripción usando HDL (Lenguajes de Descripción de Hardware) y su implementación en Lógica reprogramable o reconfigurable a fin de ofrecer soluciones para aplicaciones específicas. Asimismo, fomenta la comunicación efectiva, trabajo en equipo, empatía, ética, creatividad, responsabilidad social, asertividad, ingenio, capacidad de organización y planificación.

Esta unidad de aprendizaje se relaciona de manera antecedente con Matemáticas discretas , de forma lateral Algoritmos y estructura de datos; y de manera consecuente con Diseño de sistemas digitales.

PROPÓSITO DE LA UNIDAD DE APRENDIZAJE

Construye sistemas lógicos combinacionales y de memoria a partir de su representación Booleana, los lenguajes de descripción de hardware y dispositivos reconfigurables.

| 11111 | // D/ 15 | $\wedge \leq n \geq r$ | NADOS |
|-------|----------|------------------------|-------|
| | 11 T O O | AJIGI | MADUS |

HORAS TEORÍA/SEMANA: 3.0

HORAS PRÁCTICA/SEMANA: 1.5

HORAS TEORÍA/SEMESTRE: 54.0

HORAS PRÁCTICA/SEMESTRE:

27.0

HORAS APRENDIZAJE AUTÓNOMO: 24.0

HORAS TOTALES/SEMESTRE: 81.0

UNIDAD DE APRENDIZAJE DISEÑADA POR:

Comisión de Diseño del Programa Académico.

APROBADO POR:

Comisión de Programas Académicos del H. Consejo General Consultivo del IPN.

25/11/2019

AUTORIZADO Y VALIDADO POR:

Ing. Juan Manuel Velázquez Peto Director de Educación Superior



SECRETARÍA ACADÉMICA DIRECCIÓN DE EDUCACIÓN SUPERIOR



UNIDAD DE APRENDIZAJE: Fundamentos de diseño digital HOJA 3 DE 8

| UNIDAD TEMÁTICA I | CONTENIDO | | HORAS CON DOCENTE | | |
|--|--|---------------------------------|----------------------|---------------------------------|--|
| Principios de diseño de Sistemas Digitales | | | Р | HRS AA | |
| UNIDAD DE COMPETENCIA Resuelve problemas de diseño de sistemas digitales combinatorios a partir del álgebra de Boole y los métodos de Karnaugh y McCluskey. | 1.4. Método tabular de Quine McCluskey | 1.0 1.0 1.0 1.0 2.0 | | 1.0 1.0 1.0 1.0 1.0 | |
| | Subtotal | 6.0 | | 5.0 | |

| UNIDAD TEMÁTICA II | CONTENIDO | | HORAS CON DOCENTE | | |
|---|---|------|----------------------|-----------|--|
| Tecnología y lenguajes de descripción de dispositivos lógicos programables | | | Р | HRS AA | |
| UNIDAD DE COMPETENCIA | 2.1 Escala de Integración de los Circuitos Integrados (CI) | 1.0 | | 1 | |
| Utiliza los dispositivos lógicos | 2.2 Características de las Familias Lógicas | 2.0 | | | |
| programables y lenguajes de | 2.3 Dispositivos Lógicos Programables (PLD) | 2.0 | | 1 | |
| descripción de hardware a partir de sus características y sentencias de programación. | 2.4 Lenguajes de Descripción de Hardware (HDL) 2.4.1 Estructura de un programa en HDL 2.4.2 Estilos de programación 2.4.3 Sentencias concurrentes y secuenciales | 6.0 | 3.0 | 3 | |
| | Subtotal | 11.0 | 3.0 | 5 | |



SECRETARÍA ACADÉMICA DIRECCIÓN DE EDUCACIÓN SUPERIOR



UNIDAD DE APRENDIZAJE: Fundamentos de diseño digital HOJA 4 DE 8

| UNIDAD TEMÁTICA III | CONTENIDO | | HORAS CON DOCENTE | | |
|---|---|------|----------------------|-----|--|
| Lógica Combinacional | CONTENIDO | T | Р | | |
| UNIDAD DE COMPETENCIA Desarrolla circuitos de lógica | 3.1 Circuito sumador/restador 3.1.1 Representación booleana | 4.0 | 3.0 | 2.0 | |
| combinacional a partir de su representación booleana y su descripción en dispositivos lógicos programables. | 3.1.2 Descripción en HDL (Lenguajes de descripción de Hardware) usando dispositivos lógicos programables3.2 Circuito convertidor de código3.2.1 Representación booleana | 4.0 | 3.0 | 1.0 | |
| logicos programables. | 3.2.2 Descripción en HDL (Lenguajes de descripción de Hardware) usando dispositivos lógico programables 3.3 Circuito comparador de Magnitud | 4.0 | 3.0 | 2.0 | |
| | 3.3.1 Representación booleana 3.3.2 Descripción en HDL (Lenguajes de descripción de Hardware) usando dispositivos lógicos programables 3.4 Circuitos multiplexor y demultiplexor 3.4.1 Teorema de Expansión de Shannon | 6.0 | 6.0 | 2.0 | |
| | 3.4.2 Descripción en HDL (Lenguajes de descripción de Hardware) usando dispositivos lógicos programables 3.5 Circuitos codificador y decodificador 3.5.1 Representación booleana 3.5.2 Descripción en HDL (Lenguajes de descripción de Hardware) usando dispositivos lógicos Programables | 5.0 | 6.0 | 2.0 | |
| | Subtotal | 23.0 | 21.0 | 9.0 | |

| UNIDAD TEMÁTICA IV | | | HORA DOCI | HRS AA | |
|---|-----------|---|--------------|-----------|-----|
| Elementos básicos de Memoria | CONTENIDO | | | Р | |
| UNIDAD DE COMPETENCIA | 4.1 | Multivibradores en configuración monoestable, biestable y astable | 1.5 | | 1.0 |
| Desarrolla los elementos básicos de memoria a partir de los | 4.2 | Configuraciones Monoestable y Astable del Temporizador 555 | 1.5 | | |
| multivibradores astables en CI y | 4.3 | Elementos de memoria tipo Latch SR, JK, T y D | 4.0 | | 1.0 |
| biestables en Flip-Flops. | 4.4 | Elementos de memoria tipo Flip-Flop SR, JK, T y D | 4.0 | | 1.0 |
| | 4.5 | Descripción con HDL de Elementos de Memoria | 3.0 | 3.0 | 2.0 |
| | | Subtotal | 14.0 | 3.0 | 5.0 |



SECRETARÍA ACADÉMICA DIRECCIÓN DE EDUCACIÓN SUPERIOR



UNIDAD DE APRENDIZAJE: Fundamentos de diseño digital HOJA: 5 DE 8

ESTRATEGIAS DE APRENDIZAJE

Estrategia de Aprendizaje Basado en Problemas

El alumno desarrollará las siguientes actividades:

- Indagación de conceptos teóricos básicos de la Unidad de aprendizaje a través de fuentes bibliográficas y digitales confiables.
- Solución de ejercicios y problemarios que integren los conceptos y las técnicas de diseño adquiridos en el curso
- 3. El alumno desarrollará la solución de problemas propuestos por el profesor utilizando los conocimientos, habilidades y capacidades adquiridas en la unidad de aprendizaje.
- 4. Realización de prácticas

EVALUACIÓN DE LOS APRENDIZAJES

Evaluación diagnóstica

Portafolio de evidencias:

- Exposiciones de temas referentes a la unidad de aprendizaje
- 2. Problemarios resueltos en clase de forma individual o por equipo
- 3. Solución de problemas
- 4. Reporte de prácticas
- 5. Evaluaciones escritas



SECRETARÍA ACADÉMICA **DIRECCIÓN DE EDUCACIÓN SUPERIOR**



DE 8

UNIDAD DE APRENDIZAJE: Fundamentos de diseño digital

HOJA:

| RELACIÓN DE PRÁCTICAS | | | | | | | |
|-----------------------|---|-----------------------|---------------------------------------|--|--|--|--|
| PRÁCTICA No. | NOMBRE DE LA PRÁCTICA | UNIDADES TEMÁTICAS | LUGAR DE REALIZACIÓN | | | | |
| 1 | Método de minimización de Quine McCluskey | I | | | | | |
| 2 | Compuertas Lógicas básicas en dispositivos lógicos programables | I, II | | | | | |
| 3 | Circuito sumador/restador en dispositivos lógicos programables | II, III | | | | | |
| 4 | Circuito convertidor de código en dispositivos lógicos programables | II, III | | | | | |
| 5 | Circuito comparador de magnitud en dispositivos lógicos programables | II, III | Laboratorio de Electrónica Digital | | | | |
| 6 | Circuito multiplexor en dispositivos lógicos programables | II, III | | | | | |
| 7 | Circuitos decodificadores en dispositivos lógicos programables | II, III | | | | | |
| 8 | Aplicaciones con circuitos lógicos combinacionales en dispositivos lógicos programables | II, III | | | | | |
| 9 | Elementos de memoria tipo Flip-Flop SR, JK, T y D en dispositivos lógicos programables | II, IV | | | | | |
| | | TOTAL DE HORAS | 27.0 | | | | |



=es_MX

INSTITUTO POLITÉCNICO NACIONAL

SECRETARÍA ACADÉMICA DIRECCIÓN DE EDUCACIÓN SUPERIOR



UNIDAD DE APRENDIZAJE: Fundamentos de diseño digital HOJA: 6 DE 8

| | | | Bibliografía | | | | | | | | |
|---|--|------|---|---------------------------------------|-----------|---------------|----------|-------|--------------|-------------|-------|
| | | | | | | | | | Doc | cume | nto |
| Tipo | Autor(es) | Año | Título del documento | | Ed | itoria | al | | Libro | Antología | Otros |
| В | Brown, S. & Vranesic, Z. | 2009 | Fundamentals digital logic with VHDL design | | | raw- 7-352 | | -0 | Х | | |
| В | Morris Mano, M. | 2013 | Diseño digital | Pear 9 | | Prent 7322 | | | Х | | |
| В | Pardo, F. & Boluda, J. | 2012 | VHDL Lenguaje para síntesis y modelado de circuitos | ALFAOMEGA Ra-Ma/ 978-84-9964-040-2 | | Х | | | | | |
| В | Tocci, R. J., Widmer, N. S. & Moss, G. L. | 2017 | Sistemas digitales principios y aplicaciones | Pearson Prentice Hall/ 6073241542 | | | Х | | | | |
| В | Pedroni, V. | 2010 | Circuit design with VHDL | MIT Press Edition / 0262014335 | | | Х | | | | |
| | | | Recursos digitales | | | | | | | | |
| Autor, año, título y Dirección Electrónica | | | | | Simulador | Imagen | Tutorial | Video | Presentación | Diccionario | Otro |
| EasyEDA, EasyEDA - Online PCB design & circuit simulator. Recuperado el 14 de noviembre del 2019 de: https://easyeda.com/ | | | | | Х | | | | | | |
| IODE | IODEMA Srl, Electrodroid. (2019). Recuperado el 14 de noviembre del 2019 de: https://play.google.com/store/apps/details?id=it.android.demi.elettronica&hl=es | | | | | | | Х | | | |
| Subo Recu | Suborbital Games, Circuit Scramble- Computer Logic Puzzles. (2019). Recuperado el 14 de noviembre del 2019 de: https://play.google.com/store/apps/details?id=com.Suborbital.CircuitScramble&hl | | | | | | | | X | | |



SECRETARÍA ACADÉMICA DIRECCIÓN DE EDUCACIÓN SUPERIOR



UNIDAD DE APRENDIZAJE: F

Fundamentos de diseño digital

HOJA: 8 DE

PERFIL DOCENTE: Ingeniería en Comunicaciones y Electrónica, Sistemas Computacionales, Mecatrónica o áreas afines con grado de Maestría y/o Doctorado en áreas afines a electrónica o computación.

| EXPERIENCIA PROFESIONAL | CONOCIMIENTOS | HABILIDADES DIDÁCTICAS | ACTITUDES |
|-------------------------------|------------------------------|------------------------------|------------------------------|
| Mínima de dos años en | Electrónica digital | Comunicación efectiva | Ética profesional |
| docencia a nivel licenciatura | Diseño de sistemas digitales | Capacidad de transmitir | Respeto |
| o posgrado | Lenguajes de descripción de | conocimientos | Responsabilidad |
| En áreas de la industria y | hardware (HDL) | Capacidad de organización | Honestidad |
| servicios afines a | Dispositivos lógicos | y planificación | Empatía |
| Ingenierías en electrónica, | programables (PLD) | Liderazgo | Tolerancia |
| cómputo y comunicaciones | Implementación de sistemas | Capacidad para el manejo | Compromiso social e |
| (no indispensable) de un | digitales en dispositivos | de grupos | institucional |
| año | lógicos programables | Metodológicas, metódicas, | Disponibilidad para trabajar |
| En proyectos de | Programación con algún | estratégicas y de evaluación | en equipo |
| investigación (no | lenguaje | Dirección de proyectos de | |
| indispensable) de un año | Manejo de equipo de | investigación | |
| | laboratorio eléctrico y | | |
| | electrónico | | |
| | Desarrollo de proyectos de | | |
| | investigación | | |
| | Del Modelo Educativo | | |
| | Institucional | | |
| | | | |

| ELABORÓ | REVISÓ | AUTORIZÓ |
|--|---|--|
| M. en C. Francisco Javier Cerda Martínez Profesor Coordinador | | Ing. Carlos Alberto Paredes Treviño Director Académico UPIIC |
| M. en C. Claudia Alejandra López Rodríguez Profesor colaborador | M. en C. Iván Giovanny Mosso García Subdirector Académico | Lic. Andrés Ortigoza Campos Director ESCOM |

ESCOM