

# INSTITUTO POLITÉCNICO NACIONAL SECRETARÍA ACADÉMICA





#### **DIRECCIÓN DE EDUCACIÓN SUPERIOR**

#### PROGRAMA SINTÉTICO

UNIDAD ACADÉMICA: ESCUELA SUPERIOR DE CÓMPUTO, UNIDAD PROFESIONAL INTERDISCIPLINARIA DE INGENIERÍA, CAMPUS ZACATECAS

PROGRAMA ACADÉMICO: Ingeniería en Sistemas Computacionales

UNIDAD DE APRENDIZAJE: Arquitectura de computadoras

SEMESTRE: V

**PLAN DE ESTUDIOS**: 2020

				I LAN DE LOT	02.00.2020			
Implementa un proce dispositivos reconfigu				E APRENDIZAJE un lenguaje de descripción	de hardware (H	DL) y		
CONTENIDOS:		conjunto nentaciór le la ruta	de instru n de un pi de datos	icciones de RISC rocesador monociclo de ard de un procesador RISC.	quitectura RISC			
	Métodos de enseñanza	1		Estrategias de aprendiz	aje			
,	a) Inductivo		х	a) Estudio de Casos				
ORIENTACIÓN DIDÁCTICA:	b) Deductivo		х	b) Aprendizaje Basado	en Problemas			
<i>DID</i> (0110/11	c) Analógico			c) Aprendizaje Orientad	o a Proyectos	х		
	d) Heurístico		х					
	Diagnóstica x Saberes Previamente A			dquiridos	Х			
	Solución de casos			Organizadores gráficos				
_	Problemas resueltos			Problemarios				
EVALUACIÓN Y ACREDITACIÓN:	Reporte de proyectos		х	Exposiciones				
ACKEDITACION.	Reportes de indagació	n		Otras evidencias a eval	uar:	•		
	Reportes de prácticas		х	Código de programas con instrucciones de procesador RISC y código de programas e				
	Evaluación escrita		х	HDL	ilgo de programa	programas en		
	Autor(es)	Año	Tít	ulo del documento	Editorial / ISI	BN		
	Patterson D. y Henessy J.	2021	Comput Design Hardwa	er Organization and MIPS edition: The re/ Software interface	Morgan Kaufma 0128201096	nn /		
BIBLIOGRAFÍA BÁSICA:	Patterson D. y Henessy J.	2021	Hardwa	RISC-V edition: The re/ Software interface	3			
BASICA.	Patterson D. y Waterman A.	2017		SC-V Reader: An Open ture Atlas.	Strawberry Can 0999249118	yon/		
	Tanenbaum, A.	2016	Modern	Operating Systems	Pearson India/ 9789332575776	6		
	Pedroni, V.	2010	Circuit c	desing with VHDL (*)	MIT Press Edition 0262014335			



#### SECRETARÍA ACADÉMICA





#### DIRECCIÓN DE EDUCACIÓN SUPERIOR

#### PROGRAMA DE ESTUDIOS

UNIDAD DE APRENDIZAJE: Arquitectura de computadoras **HOJA** DE 8

UNIDAD ACADÉMICA: ESCUELA SUPERIOR DE CÓMPUTO, UNIDAD PROFESIONAL INTERDISCIPLINARIA DE INGENIERÍA, CAMPUS ZACATECAS PROGRAMA ACADÉMICO: Ingeniería en Sistemas Computacionales SEMESTRE: V ÁREA DE FORMACIÓN: MODALIDAD: PLAN DE ESTUDIOS: 2020 Profesional Escolarizada TIPO DE UNIDAD DE APRENDIZAJE: Teórica- práctica/ Obligatoria VIGENTE A PARTIR DE: CRÉDITOS: Enero 2022 **TEPIC:** 7.5 **SATCA:** 6.3

#### INTENCIÓN EDUCATIVA

La unidad de aprendizaje contribuve al perfil de egreso de la Ingeniería en Sistemas Computacionales desarrollando habilidades de diseño e implementación de la arquitectura RISC para procesadores de software mediante lenguajes de alto nivel, que le permitan programar de manera más eficiente, así como el análisis y desarrollo de un conjunto de instrucciones para establecer las unidades funcionales que se necesitan en el desarrollo e implementación de un procesador y la implementación de las unidades funcionales mediante un Lenguaje de Descripción de Hardware (HDL - Hardware Description Language), usando Arreglos de Compuertas de Campos Programables (FPGA – Field Programmable Gate Array), a fin de sintetizar un procesador de Arquitectura RISC. Asimismo, desarrolla habilidades transversales como comunicación efectiva, trabajo en equipo, creatividad, responsabilidad social, asertividad, ingenio, capacidad de organización y planificación.

Esta unidad de aprendizaje se relaciona de manera antecedente con Diseño de sistemas digitales, Fundamentos de diseño digital, Matemáticas discretas y Teoría de la computación; y consecuentemente con Sistemas en chip.

#### PROPÓSITO DE LA UNIDAD DE APRENDIZAJE

Implementa un procesador de arquitectura RISC con base en un lenguaje de descripción de hardware (HDL) y dispositivos reconfigurables del tipo FPGA.

TIEMPOS	<b>ASIGNADOS</b>

**HORAS TEORÍA/SEMANA: 3.0** 

HORAS PRÁCTICA/SEMANA:

1.5

HORAS TEORÍA/SEMESTRE:

54.0

HORAS PRÁCTICA/SEMESTRE:

27.0

HORAS APRENDIZAJE

**AUTÓNOMO:** 24.0

HORAS TOTALES/SEMESTRE:

81.0

#### UNIDAD DE APRENDIZAJE **REDISEÑADA POR:**

Academia de Sistemas Digitales

**REVISADA POR:** 

M. en C. Iván Giovanny Mosso García Subdirector Académico ESCOM

APROBADA POR:

Consejo Técnico Consultivo Escolar

M. en C. Andrés Ortigoza Campos

Dr. Fernando Flores Mejía Presidente del CTCE de ESCOM/ UPIIZ 02/12/2021 y 14/12/2021

APROBADO POR: Comisión de Programas Académicos del Conseio General Consultivo del IPN.

16/12/2021

**AUTORIZADO Y VALIDADO POR:** 

Ing. Juan Manuel Velázquez Peto Director de Educación Superior



## SECRETARÍA ACADÉMICA







**UNIDAD DE APRENDIZAJE:** Arquitectura de computadoras

HOJA

3

**DE** 8

UNIDAD TEMÁTICA I Organización y arquitectura de	CONTENIDO		S CON ENTE	HRS AA
computadoras		Т	Р	
UNIDAD DE COMPETENCIA Identifica la organización de una computadora de propósito general con base en su arquitectura.	1.1 Fundamentos de arquitectura de computadoras 1.1.1 Arquitectura y organización de computadoras 1.1.2 Memoria de programa 1.1.3 Memoria de datos 1.1.4 Unidad aritmética lógica 1.1.5 Registros 1.1.6 Unidad de control  1.2 Arquitecturas clásicas 1.2.1 Arquitectura Von Neuman 1.2.2 Arquitectura RISC y CISC 1.2.3 Arquitectura Hardvard	1.0	F	1.0
	1.3 Arquitecturas especializadas     1.3.1 Arquitectura Superescalar     1.3.2 Arquitectura vectorial	1.0		
	Subtotal	3.0	0.0	1.0

UNIDAD TEMÁTICA II Arquitectura del conjunto de	CONTENIDO	_	S CON ENTE	HRS AA
instrucciones de RISC		Т	Р	
UNIDAD DE COMPETENCIA  Analiza la arquitectura del conjunto de instrucciones del procesador RISC con base en los formatos y tipos de instrucciones y su programación con simuladores.	2.1 Formato de las instrucciones 2.1.1 Formato tipo R 2.1.2 Formato tipo I 2.1.3 Formato tipo J 2.1.4 Otros formatos  2.2 Tipos de instrucción 2.2.1 Instrucciones de carga y almacenamiento 2.2.2 Instrucciones de aritméticas y lógicas 2.2.3 Instrucciones de corrimiento 2.2.4 Instrucciones de brinco condicional e incondicional 2.2.5 Instrucciones de manejo de subrutinas 2.2.6 Otras instrucciones	1.0		
	2.3 Programación 2.3.1 Instrucciones de carga y almacenamiento 2.3.2 Instrucciones aritméticas y lógicas 2.3.3 Instrucciones de corrimiento 2.3.4 Instrucciones de brinco condicional e incondicional 2.3.5 Instrucciones de manejo de subrutinas 2.3.6 Implementación usando simuladores	10.0	3.0	5.0
	Subto	tal 12.0	3.0	5.0



## SECRETARÍA ACADÉMICA







UNIDAD DE APRENDIZAJE:

Arquitectura de computadoras

HOJA

4

**DE** 8

UNIDAD TEMÁTICA III Diseño e implementación de un	CONTENIDO		S CON ENTE	HRS AA
procesador monociclo de arquitectura RISC		Т	Р	
UNIDAD DE COMPETENCIA Implementa un procesador monociclo de arquitectura RISC con base en el uso de lógica reconfigurable.	3.1 Unidad aritmética y lógica 3.1.1 Análisis usando sumador con acarreo en cascada 3.1.2 Análisis usando sumador con acarreo anticipado 3.1.3 Análisis usando otras arquitecturas 3.1.4 Implementación usando HDL en lógica reconfigurable	3.0	2.0	1.0
	3.2 Memoria de programa, datos y pila. 3.2.1 Análisis con ROM y RAM multipuerto 3.2.2 Implementación de pila en software y hardware 3.2.3Implementación usando HDL en lógica reconfigurable	3.0	4.0	2.0
	3.3 Archivos de registros 3.3.1 Análisis con RAM multipuerto 3.3.2 Análisis usando otras arquitecturas 3.3.3 Implementación usando HDL en lógica reconfigurable	3.0	2.0	1.0
	3.4 Unidad de control 3.4.1 Ruta de datos del procesador 3.4.2 Microinstrucciones 3.4.3 Memorias de microcódigo 3.4.4 Decodificador de instrucción 3.4.5 Registro de estado 3.4.6 Análisis de banderas para determinar condiciones 3.4.7 Autómata de control 3.4.8 Implementación usando HDL en lógica reconfigurable	6.0	3.0	1.0
	3.5 Implementación de procesador RISC monociclo 3.5.1 Implementación usando HDL en lógica reconfigurable 3.5.2 Ejecución de programas en los procesadores 3.5.3 Implementación de analizadores lógicos en FPGA para la depuración de programas en ejecución	4.0	3.0	3.0
	Subtotal	19.0	14.0	8.0



## SECRETARÍA ACADÉMICA







**UNIDAD DE APRENDIZAJE**: Arquitectura de computadoras

**HOJA** 5 **DE** 8

UNIDAD TEMÁTICA IV Segmentación de la ruta de	CONTENIDO		S CON ENTE	HRS AA
datos de un procesador RISC		T	Р	
UNIDAD DE COMPETENCIA Implementa las etapas de segmentación en un procesador RISC a partir del uso de lógica reconfigurable.	<ul> <li>4.1 Segmentación</li> <li>4.1.1 Etapas de segmentación</li> <li>4.1.2 Registros inter etapa</li> <li>4.1.3 Implementación usando HDL en lógica reconfigurable</li> </ul>	2.0	3.0	1.0
J. Company of the com	4.2 Riesgos (Hazards) 4.2.1 Riesgo estructural 4.2.2 Riesgos de datos 4.2.3 Método de bypassing 4.2.4 Método de forwarding 4.2.5 Implementación usando HDL en lógica reconfigurable	5.0	2.0	2.0
	4.3 Riesgo de Control 4.3.1 Predictores de salto 4.3.2 Predicción estática 4.3.3 Predicción dinámica 4.3.4 Implementación usando HDL en lógica reconfigurable	3.0	3.0	2.0
	Subtotal	10.0	8.0	5.0

UNIDAD TEMÁTICA V Organización del Sistema de	CONTENIDO		S CON ENTE	HRS AA
Memoria		Т	Р	
UNIDAD DE COMPETENCIA Diseña la jerarquía de memoria de una computadora mediante el uso de la lógica reconfigurable.	5.1 Jerarquía de la memoria 5.1.1. Memoria principal 5.1.2 Memoria Caché 5.1.3 Memoria Virtual 5.1.4 Tecnologías de memorias	2.0	0.0	1.0
Toddinigulable.	5.2 Memoria caché 5.2.1 Cache hit y miss. 5.2.2.Estrategia Write Through y Write Back 5.2.3 Caché con mapeo directo 5.2.4 Caché asociativa por conjuntos 5.2.5 Caché completamente asociativo 5.2.6 Algoritmos de sustitución 5.2.7 Implementación usando HDL en lógica reconfigurable	4.0	2.0	2.0
	5.3 Memoria virtual 5.3.1 Paginación. 5.3.2. Unidad de Administración de Memoria (MMU). 5.3.3. Tablas de páginas 5.3.4. Arquitecturas de TLB. 5.3.5. Algoritmos de reemplazo de páginas	4.0	0.0	2.0
	Subtotal	10.0	2.0	5.0



### INSTITUTO POLITÉCNICO NACIONAL SECRETARÍA ACADÉMICA

## DIRECCIÓN DE EDUCACIÓN SUPERIOR



6

**DE** 8

**HOJA:** 



**UNIDAD DE APRENDIZAJE:** 

Arquitectura de computadoras

#### **EVALUACIÓN DE LOS APRENDIZAJES**

Evaluación diagnóstica

- Portafolio de evidencias
- 1. Código de programas con instrucciones del procesador RISC
- 2. Código de programas en HDL
- Reporte de proyecto.
- Reporte de prácticas
- 5. Evaluación escrita

#### **ESTRATEGIAS DE APRENDIZAJE**

Estrategia de Aprendizaje orientado a proyectos.

El alumno desarrollará las siguientes actividades:

- 1. Elaboración de programas usando el conjunto de instrucciones del procesador RISC con acompañamiento del profesor
- 2. Programación en HDL de bloques funcionales del procesador RISC y verificación de funcionamiento usando simulación
- 3. Realización de proyecto: Integración de bloques funcionales para probar el procesador RISC
- 4. Realización de prácticas

	RELACIÓN DE PRÁCTICAS	1	
PRÁCTICA No.	NOMBRE DE LA PRÁCTICA	UNIDADES TEMÁTICAS	LUGAR DE REALIZACIÓN
1	Programación de distintos algoritmos usando el conjunto de instrucciones del lenguaje ensamblador del procesador RISC propuesto	II	
2	Arquitectura de sumador/restador en con acarreo en cascada y anticipado en FPGA's usando HDL	III	
3	Implementación de memoria de programa en FPGA's usando HDL.	III	
4 5 6 7 8	Implementación de memoria de datos en FPGA's usando HDL. Implementación de archivo de registros en FPGA's usando HDL. Implementación de pila en FPGA's usando HDL. Implementación de unidad de control en FPGA's usando HDL. Implementación de procesador RISC monociclo en FPGA's usando HDL. Implementación de procesador RISC segmentado en FPGA's usando HDL.	         	Laboratorio de Electrónica Digital
10	Implementación de procesador RISC segmentado con lógica de riesgos en FPGA's usando HDL.  Implementación de procesador RISC segmentado con caché de	IV	
11	mapeo directo en FPGA's usando HDL.	V TOTAL DE HORAS:	27.0



# INSTITUTO POLITÉCNICO NACIONAL SECRETARÍA ACADÉMICA DIRECCIÓN DE EDUCACIÓN SUPERIOR





UNIDAD DE APRENDIZAJE:

Arquitectura de computadoras

ras HOJA: 7 DE 8

Bibliografía								
					Doc	Documento		
Tipo	Autor(es)	Año	Título del documento	Editorial/ ISBN	Libro	Antología	Otros	
В	Patterson D. y Henessy J.	2021	Computer Organization and Design MIPS edition: The Hardware / Software interface	Morgan Kaufmann/ 0128201096	Х			
В	Patterson D. y Henessy J.	2021	Computer Organization and Design RISC-V edition: The Hardware / Software interface	Morgan Kaufmann/ 0128203315	Х			
В	Patterson D. y Waterman A.	2017	The RISC-V Reader: An Open Architecture Atlas.	Strawberry Canyon/ 0999249118	Х			
В	Tanenbaum, A.	2016	Modern Operating Systems	Pearson India/ 9789332575776	Х			
В	Li Y.	2015	Computer Principles and Design in Verilog HDL	Wiley/ 1118841093	Х			
В	Pedroni, V.	2010	Circuit desing with VHDL (*)	MIT Press Edition/ 0262014335	Х			
В	Rodriguez, L.	2007	El gran libro del PC Interno	Marcombo/ 8426714250	Х			
В	Messmer, H.	1999	The indispensable PC Hardware Book	Addison Wesley/ 0201403994	Х			

Recursos digitales								
Autor, año, título y Dirección Electrónica	Texto	Simulador	Imagen	Tutorial	Video	Presentación	Diccionario	Otro
García, V. (2013). Procesador RISC de arquitectura MIPS. Recuperado el 05 de noviembre 2021, de:								Х
https://www.dropbox.com/sh/55hykllxf63pbqi/AAAqoc1Sr7_1Ssqkh2y12WvDa?dl=0								



#### SECRETARÍA ACADÉMICA









UNIDAD DE APRENDIZAJE:

Arquitectura de computadoras

PERFIL DOCENTE: Ingeniería en Sistemas Computacionales, Computación, Comunicaciones y Electrónica, Mecatrónica y/o áreas afines, con grado de Maestría y/o Doctorado en estas áreas.

EXPERIENCIA PROFESIONAL	CONOCIMIENTOS	HABILIDADES DIDÁCTICAS	ACTITUDES
Preferentemente	Arquitecturas RISC en	Coordinar grupos de	Compromiso con la
experiencia docente a nivel	procesadores.	aprendizaje.	enseñanza
licenciatura o posgrado de	Electrónica digital.	Organizar equipos de	Congruencia
dos años	Diseño de sistemas	aprendizaje.	Disponibilidad al cambio
	digitales.	Planificación de la	Empatía
Dos años en áreas de la	Lenguajes de descripción	enseñanza.	Generosidad
industria y servicios afines a	de hardware (HDL).	Manejo de estrategias	Honestidad
Ingenierías en electrónica,	De dispositivos lógicos	didácticas centradas en el	Proactividad
cómputo y comunicaciones	programables del tipo	aprendizaje.	Respeto
(no indispensable).	FPGA.	Manejo de TIC en la	Responsabilidad
	Implementación de	enseñanza y para el	Solidaridad
Experiencia de un año en	sistemas digitales en	aprendizaje.	Tolerancia
proyectos de investigación	dispositivos lógicos	Comunicación	Vocación de servicio
(no indispensable).	programables del tipo FPGA.	multidireccional.	Liderazgo
	Programación usando		
	lenguaje ensamblador.		
	Desarrollo de proyectos de		
	investigación.		
	Del Modelo Educativo		
	Institucional.		

**ELABORÓ REVISÓ AUTORIZÓ** 

M. en C. Víctor Hugo García Ortega Coordinador M. en C. Fernando Olivera Domingo Coordinador M. en C. Nayeli Vega García **Participante** Dr. Gelacio Castillo Cabrera M. en C. Andrés Ortigoza Campos **Participante Director ESCOM** Dr. Erick Eugenio Linares Vallejo **Participante** M. en Ed. Karina Rodríguez Mejía

**Participante** 

M. en C. Iván Giovanny Mosso García Subdirección Académica ESCOM Dr. Fernando Flores Mejía **Director UPIIZ**