数字逻辑设计 实验2计数器设计 马世禹





HITSZ实验与创新实践教育中心 Education Center of Experiments and Innovations, HITSZ

实验目的

- (1) 加深对计数器工作原理的理解, 掌握计数器的Verilog实现方法;
- (2) 了解计数器的应用场景;
- (3) 进一步掌握使用Verilog HDL实现时序逻辑电路的方法;
- (4) 熟悉时序电路的仿真调试方法。

实验内容

(1) 基于计数器,设计流水灯模块,实现时间间隔约为1s的8bits循环左移的硬件流水灯。

详细要求如下:

- A. 使用按键开关S1作为异步复位信号, 当S1为1时, 流水灯模块将被复位;
- B. 输入时钟为100MHz, 端口为Y18;
- C. 使用按键开关S2作为流水灯启动信号, 且当S2为1时, 流水灯开始工作;
- D. 流水灯输出信号需连接到开发板的LED7-LED0。

实验内容

(2)基于计数器,设计节日彩灯模块,实现时间间隔约为1s的16bits硬件节日彩灯,由拨码开关控制LED灯点亮连续X位(X由拨码开关输入),并循环左移。

详细要求如下:

- A.使用按键开关S1作为异步复位信号, 当S1为1时, 节日彩灯模块将被复位;
- B.输入时钟为100MHz, 端口为Y18;
- C.使用按键开关S2作为节日彩灯启动信号, 且当S2为1时, 节日彩灯开始工作;
- D.使用拨码开关SW2-SW0作为点亮连续X位的输入, 且无需支持动态切换;
- E.节日彩灯输出信号需连接到开发板的LED7-LED0。



实验原理-流水灯

> 流水灯控制电路


由于输入的时钟频率为100MHz,时钟频率较高,人眼的识别频率为60Hz,故无法辨别其变化。因此,要实现时间间隔为1s的流水灯,首先需要生成时间间隔约为1s的流水灯切换控制信号。

实验原理-流水灯

> 流水灯显示电路

有了时间间隔约为1s的流水灯切换控制信号后,还需要生成,每次切换所需要的流水灯显示信号。

根据右图的流水灯显示示意图,可以 发现,每隔1s,显示位向左移动1位。故 只需要实现间隔1s的移位功能即可。



实验原理-流水灯

▶ 接口定义

Name	I/0	Width	Description
clk	input	1	时钟信号(100MHz)
rst	input	1	复位信号
button	input	1	流水灯启动信号
led	output	8	LED 信号

实验原理-节日彩灯

> 节日彩灯控制电路


同理流水灯,由于输入的时钟频率为100MHz,时钟频率较高,人眼的识别频率为60Hz,故无法辨别其变化。因此,要实现时间间隔为1s的节日彩灯,首先需要生成时间间隔约为1s的节日彩灯切换控制信号。

实验原理-节日彩灯

> 节日彩灯显示电路

有了时间间隔约为1s的节日彩灯切换控制信号后,还需要生成,每次切换所需要的节日彩灯显示信号。

根据右图的节日彩灯显示示意图,可以发现,当显示的彩灯位数固定后,每隔1s,显示位像左移动1位。故需要根据拨码开关的输入实现节日彩灯初始显示位的选取,以及间隔1s的移位功能。



实验原理-节日彩灯

▶ 接口定义

Name	I/0	Width	Description
clk	input	1	时钟信号(100MHz)
rst	input	1	复位信号
button	input	1	节日彩灯启动信号
switch	input	3	LED 灯点亮连续 X 位控制信号
led	output	16	LED 信号

仿真提示

□ 由于仿真效率比FPGA开发板执行效率低,故在仿真时,需要降低仿真的周期,即将LED等的切换周期由1S改为4个时钟周期即可;

□ 为了避免仿真时间长,没有执行完,也可以修改仿真时间,详情见 网页指导书,执行仿真页:

实验步骤

- 1) 流水灯
- □ 创建工程,工程名为flowing_water_lights;
- □ 编写并添加设计文件flowing_water_lights.v;
- □ 添加提供的仿真文件testbench.v, 并完成仿真;
- □ 编写并添加约束文件,并综合实现,生成比特流;
- □ 将生成的比特流下载到开发板验证;

实验步骤

- 2) 节日彩灯
- □ 创建工程,工程名为holiday_lights;
- □ 编写并添加设计文件holiday_lights.v;
- □ 添加提供的仿真文件testbench.v,并完成仿真;
- □ 编写并添加约束文件,并综合实现,生成比特流;
- □ 将生成的比特流下载到开发板验证;

验收要求

- □ 流水灯开发板验证通过(1分)
- □ 节日彩灯开发板验证通过(1分)
- □ 仿真波形分析及RTL提交(0.5分)

提交要求

□ 提交时间: 详见网页指导书

□ 提交格式: 学号_姓名.zip

□ 注意: 如有出现雷同, 雷同者均不得分!

开始实验

