



第十届全国大学生集成电路创新创业大赛

“紫光同创”命题

CICC1000893

目录

CONTENTS

1

实现方案

2

重点创新

3

指标一览

4

价值成果




作品重要亮点

全硬件YOLOv5n部署

基于紫光同创FPGA实现纯RTL级YOLOv5n全通道推理流程，60层卷积+28层残差全流水硬连线执行，完成了极高细粒度的算子级调度，彻底消除软件栈调度开销，实现算子级调度，端到端延迟低至14ms，抖动控制在1%以内。

全链路零拷贝与异构协同

- PCIe 2.0 x2 DMA直传速率突破800MB/s, RK3568 ARM多线程异步并发，数据全程不落地、CPU零搬运，1080p@60Hz实时感知，满载功耗仅4.2W。





1

实现方案

FPGA与ARM异构协同全硬件加速





集创赛

实现方案

FPGA端



01

YOLOv5n硬连线推理

OV5640、HDMI采集图像经乒乓缓存进入FPGA，88层INT8量化全流水执行，检测头输出目标框与类别信息。



02

PCIe DMA高速互联

自定义DMA引擎通过PCIe 2.0 x2直传数据至RK3568，实测带宽800MB/s，MaxPayload=256，MRRS=1024。

ARM端



03

多线程异步处理


RK3568运行LPRNet完成车牌识别，采集、推理、渲染三线程并发，消除串行等待，CPU全程零搬运。



04

零拷贝贯穿全链路

从摄像头到HDMI输出，数据经DMA直写内核、mmap映射、RGA硬件转换、DRM直显，全程无CPU干预。






2

重点创新

计算单元复用映射



01 采集到推理RTL


YOLOv5n网络完全由Verilog描述，1.9M参数固化片上，彻底规避操作系统调度不确定性。

02 乘法器复用

创新DSP复用结构四级流水乘法运算，实现单次双MAC运算，DSP资源占用降低50%，功耗下降80%。



03 INT8量化/算子融合

权重与激活均INT8量化，BN-Conv-ReLU算子融合为单计算单元，减少访存次数，提升片上数据复用率。





三级平面化控制架构






多线程并发处理





集创赛







权重预存与排布



(a) Macro-Level Multi-Scale Network Dataflow



(b) Hardware-level operator mapping and parallelism tuning



帧缓存指令区 512 KB TX_RESERVED	前置数据区 (摄像头帧 其他数据) 约 7.91MB
NPU 数据复用区(约 2.5MB)	Head1 输出(20×20) 12,800 bytes $\rightarrow$ FPGA 0x07000000 布局: $20 \times 20 = 400$ 空间位置 每位置 32 通道(int8): [ch 0-4] Anchor0: cx,cy,w,h,obj [ch 5-8] Anchor0: cls0..cls3 [ch 9-13] Anchor1: cx,cy,w,h,obj [ch 14-17] Anchor1: cls0..cls3 [ch 18-22] Anchor2: cx,cy,w,h,obj [ch 23-26] Anchor2: cls0..cls3 [ch 27-31] 填充(pad,5ch) 存盘: head1_20x20_output.bin/.txt
权重(weight)临时存放 conv1~57 + out1~3 = 60 个文件 每个 ≤ 1 MB, 逐次上传 $\rightarrow$ FPGA 0x02000000 + i*0x100000	Head2 输出(40×40) 51,200 bytes $\rightarrow$ FPGA 0x07003200 布局: $40 \times 40 = 1600$ 空间位置 每位置 32 通道(int8): 存盘: head2_40x40_output.bin/.txt
输入图片 $\rightarrow$ FPGA 0x06000000	Head3 输出(80×80) 204,800 bytes $\rightarrow$ FPGA 0x0700CA00 布局: $80 \times 80 = 6400$ 空间位置 每位置 32 通道(int8): 存盘: head3_80x80_output.bin/.txt
网络结构层数 $\rightarrow$ 0x05000000	NPU 输出统计: 268,800bytes
NPU 指令流(instruction_all.txt) 每条 4 字节 hex 指令 $\rightarrow$ FPGA 0x40000000	剩余空间
NPU 启动信号: 0xF0F0F0F0(4B) $\rightarrow$ FPGA 0x40000000	

突破传输瓶颈实测速率800MB

PCIe协议层深度定制

- 重定义BAR2空间映射，新增0x1E0~0x250控制寄存器区，支持PIO配置与MSI中断，实现FPGA与ARM低延迟握手，传输效率较官方Demo提升3倍以上。

4K自动拆包与DW对齐

- DMA引擎智能识别4K边界自动拆包，确保跨页传输不越界；双字对齐引擎消除非对齐访问惩罚，实测x2 lane稳跑800MB/s满带宽。



集创赛

数据不落地CPU不搬运零拷贝



采集→内存

DMA直写零拷贝：FPGA DMA引擎将图像帧直写内核缓冲区，绕过用户空间拷贝，消除传统V4L2两次数据搬运开销。



推理

NPU动态批处理：RK3568 NPU支持单图/多图模式平滑切换，根据负载自适应调整批大小，吞吐量与延迟动态平衡。

三线程处理

渲染



RGA硬件转换DRM直显：RGA2D硬件完成格式转换与缩放，DRM框架直通显示控制器，无需CPU参与图像后处理。

并发处理



三线程并发消除木桶效应：采集、推理、渲染三线时间轴高度重叠，单帧流水线周期压缩至14ms，较串行架构效率提升40%以上。



集创赛

识别交互界面

检测模型 (YOLO)

_single_plate_640_0.5.rknn

浏览...

识别模型 (LPRNet)

Batch4 模型 (多车牌批量):

.PRNet_multi_300k_b4.rknn

浏览...

Batch1 模型 (单车牌/颜色):

nn/LPRNet_color_300k.rknn

浏览...

加载模型

释放模型

模型状态: 已加载 ✓

摄像头输入源

HDMI输入源

SD卡文件

小车遥控

文件路径: /sdcard/1.mp4

浏览...

开始识别

停止识别







FPS: -- 93/1013 (9%)

← 上一张


下一张 →

✓ 播报车牌

车牌截取 (连续5帧确认)

 京G-PL768	 京B-F1144	 京B-F1144	 京M-76967
 京B-06498	 京L-87802	 京J-27373	 京K-S0537

C_GPIO设备树开放





集创赛

小车控制界面

检测模型 (YOLO)

_single_plate_640_0.5.rknn

浏览...

识别模型 (LPRNet)

Batch4 模型 (多车牌批量):

.PRNet_multi_300k_b4.rknn

浏览...

Batch1 模型 (单车牌/颜色):

nn/LPRNet_color_300k.rknn

浏览...

加载模型

释放模型

模型状态: 已加载 ✓

摄像头输入源

HDMI输入源

SD卡文件

小车遥控

控制库配置

libdma_rga.so: /home/linaro/workspace/AI_car_pro/libdma_rga.so

浏览...

WiFi 遥控服务器

端口: 8888

启动服务器

停止服务器

本机IP: 192.168.1.135

未启动

速度控制

慢

快 43%

键盘控制: ☐ 启用 (↑↓←→/WASD 驾驶, Space 刹车)

▲ 前进

◀ 左转

■ STOP

右转 ▶

▼ 后退

键盘: ↑↓←→ 或 WASD 驾驶 · Space 刹车 · 组合键可转向



3

指标一览



指标一览



精度与实时性

mAP@0.5达**0.97**，端到端延迟14ms，抖动<1%，**1080p帧率60hz**，满足交通场景实时检测需求。



功耗与资源

满载功耗仅**4.2W**，较GPU方案降低80%；仅需2帧乒乓缓存，片上资源精简显著。全链路仅需**6.1K** LUT和**164**个BRAM精简资源使用。



器件兼容与升级路径

代码PG2L50H/100H/200H**全系兼容**，跨厂商与跨平台移植，紫光与Xilinx平台**双向互通**，同架构高端器件延迟可降至9ms，升级收益明确。



详细指标表格


	APM	推理时间	卷积算子类型	卷积算子并行度
PG2L50H	120	$\approx 75\text{ms}$	1*1	16*2
			3*3	
PG2L100H	240	58.14ms	1*1	16*8
			3*3	16*2
PG2L200H	740	16.37ms	1*1	16*16
			3*3	16*8
其它	>1300	9.17ms	1*1	16*16
			3*3	16*16



集创赛

详细指标表格

Performance Comparison of Local and Global Prefetching





4

价值成果



集创赛

RK3568_PG100H Private

dev 3 Branches 0 Tags

Go to file

Add file

Code

This branch is 4 commits ahead of and 2 commits behind main.

Contribute

ColorStripes Add files via upload

b3becb7 · 4 days ago 4 Commits

DOC	Add files via upload	4 days ago
FPGA	Initial commit: YOLOv5n FPGA acceleration - PyTorch training,...	2 weeks ago
RK3568	refactor(RK3568): restructure directories under master/, add ...	2 weeks ago
VS_C++	Initial commit: YOLOv5n FPGA acceleration - PyTorch training,...	2 weeks ago
yolov5	Initial commit: YOLOv5n FPGA acceleration - PyTorch training,...	2 weeks ago
.gitignore	Initial commit: YOLOv5n FPGA acceleration - PyTorch training,...	2 weeks ago
README.md	refactor(RK3568): restructure directories under master/, add ...	2 weeks ago

README

YOLOv5n FPGA 硬件加速

目录结构

```
github_RK/
├── yolov5/
│   ├── nets/
│   ├── utils/
│   ├── npy/
│   ├── npy_float/
│   ├── ref/
│   │   ├── gen_weight_txt_rk3568.py # 主生成脚本: npy → txt 参数 + instruction
│   │   ├── gen_weight_txt_rk3568_no11.py # 变体: 不含 1x1 conv 版本
│   │   ├── gen_weight_util_rk3568.py # 底层工具函数 (各算子 txt 生成)
│   │   ├── compare.py # FPGA DUT vs PyTorch 逐层对比
│   │   ├── ref.py # 单层手动验证脚本
│   │   └── txt/ # 87层子目录 (param / weight / torch / dut txt)
│   ├── axi_crossbar/
│   ├── model_data/
│   ├── logs/
│   ├── plate_out/
│   ├── zhe/
│   ├── train.py / train_yolov5n.py / train_ddp.sh # 训练入口 (单卡 / DDP)
│   ├── quant.py # QAT 量化 → INT8 模型
│   ├── export_npy.py # 导出 npy 权重 + 中间激活
│   ├── yolo.py / yolov5n_q.py # 推理脚本 (FP32 / INT8)
│   ├── predict.py / predict5n_q.py # 图片预测入口
│   ├── get_map.py / get_map_yolov5n.py / get_map_yolov5n_q.py # mAP 精度评估
│   ├── make_annotation.py # 标注生成工具
│   ├── summary.py # 网络结构 & FLOPS 统计
│   ├── requirements.txt # Python 依赖
│   ├── 常见问题汇总.md
│   └── README.md # 训练端详细说明
├── FPGA/
└── PG_100H/
```

典型 workflow

- yolov5/ 训练 + 量化 → INT8 模型权重 (.pth)
- yolov5/export_npy.py → INT8 权重/激活 .npy
- yolov5/ref/gen_weight_txt_rk3568.py → FPGA 所需的 txt 参数 + instruction_all.txt
- VS_C++/ 软件仿真 → C++ 逐层 bit-accurate 验证
- FPGA/ 综合 → 布局布线 → 比特流 → 上板调试
- RK3568/ + FPGA/ → ARM Linux PCIe 端到端推理

即插即用，重构边缘AI算力基座

● 统一算子架构，模型“零成本”迭代

- 将YOLOv5n计算流程解构为底层算子（卷积、池化、上采样、拼接等），通过三级控制模块统一调配数据流向。
- 仅需修改调度配置文件，即可适配ResNet、MobileNet等任意由同类算子组成的神经网络，**无需重写RTL代码**。
- 当YOLOv10或更新轻量级模型问世时，硬件架构无需改版，**彻底消除算法迭代带来的高昂流片与开发成本**。

● 纯RTL设计，全系列FPGA即插即用

- 一套代码完美适配紫光同创PG2L50H / 100H / 200H全系列器件，逻辑资源占用**降低40%**。
- 客户可根据算力需求灵活选型（实测推理延迟从75ms**至极速9.17ms线性可调**），硬件BOM（物料清单）成本**直降35%**。
- 驱动层与DMA引擎模块化封装，客户无需关心底层PCIe时序与DDR调度，真正做到“硬件黑盒化，即插即用”。



集创赛



国家知识产权局

100190

北京市海淀区知春路 63 号 51 号楼 4 层 409 室 北京众合诚成知识产权代理有限公司
王晓艳(028-84517598)

发文日:

2026 年 06 月 18 日



申请号: 202610890297.6

发文序号: 2026061801523510

专利申请受理通知书

根据专利法第 28 条及其实施细则第 43 条、第 44 条的规定, 申请人提出的专利申请已由国家知识产权局受理。现将确定的申请号、申请日等信息通知如下:

申请号: 2026108902976

申请日: 2026 年 06 月 18 日

申请人:

发明人:

发明创造名称: 一种基于 FPGA 的纯 RTL 实现的目标检测网络加速器及设计方法

经核实, 国家知识产权局确认收到文件如下:

权利要求书 1 份 2 页, 权利要求项数: 10 项

说明书 1 份 9 页

说明书附图 1 份 7 页

说明书摘要 1 份 1 页

专利代理委托书 1 份 2 页

发明专利请求书 1 份 5 页

实质审查请求书 文件份数: 1 份

申请方案卷号: 15121

提示:

1. 申请人收到专利申请受理通知书之后, 认为其记载的内容与申请人所提交的相应内容不一致时, 可以向国家知识产权局请求更正。

2. 申请人收到专利申请受理通知书之后, 再向国家知识产权局办理各种手续时, 均应当准确、清晰地写明申请号。

审查员: 自动受理
联系电话: 010-62356655

审查部门: 专利审查业务部



200101
2023.03

纸件申请, 网电申请: 100088 北京市海淀区蓟门桥西土城路 6 号 国家知识产权局专利局受理处收
电子申请, 应当通过专利业务办理系统以电子文件形式提交相关文件。除另有规定外, 以纸件等其他形式提交的文件视为未提交。

权利要求书

1、一种基于FPGA的纯RTL实现的目标检测网络加速器, 其特征在于, 包括外部存储器DDR、ETH 数据交互单元、AXI互联总线以及计算芯片NPU;

ETH数据交互单元用于基于以太网协议完成与上位机的指令、数据及计算结果交互; AXI互联总线包括AXI DataMover与AXI Interconnect, 实现外部存储器DDR与计算芯片NPU之间的数据搬运与多路总线调度; 计算芯片NPU用于执行YOLOv5网络中的各类算子, 包括卷积、特征降维、上采样、空间金字塔池化、拼接及相加等操作。NPU内部设置有全局共享参数寄存器和局部参数寄存器, 全局共享参数寄存器用于存储各算子共用的网络级配置参数; 局部参数寄存器用于锁存当前计算任务独有的运行时配置信息, 包括当前层的卷积核尺寸与步长、特征图的行列维度、输入输出通道数、权重数据在DDR中的存储基地址以及输入输出特征图在DDR中的存储基地址、并行度配置和计算次数等。

2、一种基于FPGA的纯RTL实现的目标检测网络加速器设计方法, 其特征在于, 包括以下步骤:

S1、对YOLOv5网络模型进行结构融合优化与动态量化, 获得INT8, 并采用软硬件协同的参数折叠策略, 将量化解算逻辑在离线折叠至编译端完成, 使FPGA硬件底层卷积模块直接输出量化值;

S2、设计YOLOv5网络中的卷积算子, 包含静态参数寄存器、输入缓冲模块、控制单元、计算单元和输出缓冲模块;

S3、构建三级算子级联流水线架构, 将最多三个存在计算依赖的算子进行硬件级物理串联, 并对权重数据按输入并行度与输出并行度进行空间重排与分级预取;

S4、采用全硬件指令流水线架构, 通过以太网将微指令序列预载至循环指令寄存器, 译码后的控制向量以全局广播与局部锁存方式分发至各级算子, 各级算子凭借自身使能信号截获并锁存所需计算参数, 无需外部CPU参与调度; 单帧网络推理结束后, 底层状态机在单周期内将取指指针硬件复位, 触发下一帧图像的指令循环重放;



集创赛

一起从芯出发

中国集成电路未来之星从这里起步！