



ysyx_210457.v



rvcpu.v



IF_stage.v

此模块取指，由ADD算出下条指令值，进入forecase分支预测，最后给PC取指。会给出取指的地址、使能、数据，通过rvcpu.v的输出端口对外输出

ID_stage.v

此模块译码，IMM得出指令的立即数，返回分支地址

EX_stage.v

此模块执行，ALU得出计算结果

MEM_stage.v

此模块访存，会给出访问的地址、使能、数据，通过rvcpu.v的输出端口对外输出。

WB_stage.v

此模块写回，将拿到的数据写回给regfile

if_id.v

此模块取指译码的流水线，其中输出端口 id_branch, id_forecase, id_pc, 会返回IF阶段判断预测是否正确

Id_ex.v

此模块译码取指的流水线

ex_mem.v

此模块执行访存的流水线

mem_wb.v

此模块访存写回的流水线

所有流水线都接收flush和stall信号

regfile.v

此模块是32个寄存器

Clint.v

由MEM_stage直接访问的核内外设，传出时钟中断信号

CSR_reg.v

控制状态寄存器，若MEM_stage收集到异常直接修改此模块对应的值，传出流水线冲刷flush信号

arbiter.v

仲裁来自IF, MEM的请求信号，传给axi_wr。stall回传到cpu流水线暂停

axi_rw.v

AXI4总线，传出stall信号给仲裁器，AXI4对外传输