# 第一章 软硬件协同优化设计概述

行远必自迩、登高必自卑《中庸》

本章重点介绍智能嵌入式系统软硬件协同优化设计体现架构,以及相关的基本概念,包括微处理器、操作系统、软件、硬件、以及指标等基本概念,具体包括成本、能耗、时间性能、硬件面积、FPGA的查找表数等。

#### 本章教学要求与教学方法:

- 1、了解典型智能系统; (讲授+自学)
- 2、了解智能嵌入式系统软硬件协同优化设计体现架构; (讲授+自学)
- 3、了解智能嵌入式系统的性能指标; (讲授+自学)

#### 本章重点与难点:

【本章重点】软硬件协同优化设计体现架构

【本章难点】智能嵌入式系统的性能指标。

## 第1.1节 智能嵌入式系统

智能嵌入式系统(Intelligent Embedded System)在硬件基础上融入了人工智能科学与方法,让机器通过一定的方式进行判断、决策和控制,以便最有效地实现其智能功能。它是一个具有传感、控制、人机交互、网络接入等功能的实体系统。

智能嵌入式系统存在于人们日常生活中:消费类电子产品(手机、数码相机、便携式摄像机以及计算器)、家用电器产品(电视机、冰箱、微波炉、空调、洗衣机以及照明系统)、办公自动化设备(传真机、复印机、打印机、扫描仪以及3D打印机)、商用设备(收银机、路边收费机、读卡机以及自动提款机)、车用设备(传动控制、定速控制以及防锁死刹车器)、医疗健康检查设备(血压分析仪、心脏起搏器、CT 机、X 光机以及核磁共振仪)等。

智能嵌入式系统更存在于安全攸关的国家工程: 航空航天控制设备(运载火箭、人造卫星、玉兔号登月车、祝融号火星巡视车、导弹以及各种各样飞机)、轨道交通、车联网、制造业设备(自力式温度控制器、液位控制器以及过程控制系统)、工业互联网、智能制造等。

智能嵌入式系统是智能科学与嵌入技术深度融合的载体,通过嵌入式技术使得系统具有智能。

## 第 1.2 节 优化设计体系架构

软硬件协同优化设计是智能嵌入式系统设计与实现的基本方法和技术之一, 它针对智能嵌入式系统产品的多个指标进行优化。

为使整个系统的各种指标得到优化,进而使整个系统最优化,需要协同整个系统中的软件与硬件以及之间的相互关系。因此,智能嵌入式系统软硬件协同优化设计可以定义为:

依据智能嵌入式系统的功能和性能需求,进行软硬件划分配置与设计 以及系统集成的过程和方法。

这里包含了四个层次:系统需求、软硬件划分、软硬件设计、系统集成。

系统需求:规定系统需要完成的功能与任务,以及各种性能指标的确定数值。如,成本是多少?嵌入式系统的硬件面积和软件字节大小,甚至 FPGA 的查找表个数;再如,时间性能,整个智能嵌入式系统完成整个任务需要多少时间?3秒还是3毫秒?为了环保,也会考虑功耗和能效这些指标,功耗和能效是多少?功耗是3瓦还是3.5瓦,能效等级是属于3级还是1级?

**软硬件划分配置:**为了实现系统的需求,将嵌入式系统要完成的任务以及指标分解成若干个子任务并附上指标,依据系统的整体需求把这些若干子任务划分成硬件实现和软件实现以及软硬件间的接口协议,进行软硬件配置,形成软件的规范和硬件的规范以及软硬件之间通信协议规范。

**软硬件设计:** 依据系统的软硬件划分结果,进行硬件实现和软件实现,以及硬件与软件间的通信实现,验证软件与硬件是否满足各自的规范以及软硬件间通信协议规范,完成软件和硬件和接口的设计。

系统集成:系统集成是将软件实现和硬件实现进行集成,并进行协同仿真与

验证,并在异构平台(含处理系统 PS 和处理逻辑 PL)上实现系统。若实现后的系统满足系统规范则完成系统的设计,否则再回到系统划分重复系统划分与系统集成直到系统满足系统规范为止。

依据软硬件协同优化设计的这个定义,本书制订了软硬件协同优化设计体系 架构,以及实现软硬件协同优化设计的基本知识、方法和技术与工具,具体内容 如下。




图 1-2-1 智能嵌入式系统软硬件优化设计架构

系统规范:使用建模工具对系统需求进行建模,包括有限状态机对离散控制状态的规范建模,Simulink对连续状态的规范建模。使用Matlab工具产生任务的软件时间性能,使用Vivado工具产生任务的硬件(FPGA)时间性能以及FPGA资源量,如查找表个数。

**软硬件配置:** 依据系统任务指标将任务进行软硬件划分以及多核划分,可以分为三类: 面向系统性能指标的基于线性规划的软硬件划分配置(多目标划分),依据任务间依赖关系的实时系统多核调度算法(多核调度)和基于任务间通信代价的多模块划分。在此基础上,进行综合建立微系统划分方法。

**软硬件设计:** 使用 ARM(C) 进行软件设计,使用 FPGA(Verilog)进行硬件设计,以 AXI 接口、UART 接口等进行软件与硬件的接口通信设计。

系统集成: 以基于卷积神经网络的交通标志智能识别系统为例,在 Xilinx

zynq-7000 AX7020 的 ARM+FPGA 开发平台上进行这智能识别系统的设计和实现, 实验结果表明, 硬件实现加速了识别。

## 第 1.3 节 嵌入式技术

嵌入式技术(Embedded Technology)是以应用为中心、以计算机技术与软件工程为基础、软硬件可裁剪,对功能、可靠性、成本、体积、功耗严格要求的专用计算机技术。嵌入式技术通过"感知、通讯、控制和监控"等方式在片(板)上实现智能系统。

嵌入式技术的产品是嵌入式系统,由软件和硬件组成的综合体,还可以涵盖 机械等附属装置。嵌入式系统上运行的软件一般称为嵌入式软件,嵌入式软件在 嵌入式微处理器上运行。

嵌入式系统一般由5部分组成:嵌入式微处理器、专用集成电路、外围硬件设备、嵌入式操作系统和特定应用程序。

微处理器(Microprocessor Unit, MPU)是由一片或少数几片大规模集成电路组成的中央处理器,这些电路具有控制部件和算术逻辑部件功能。微处理器能完成取指令、执行指令,以及与外界存储器和逻辑部件交换信息等操作,是控制、辅助系统运行的硬件单元。微处理器通常有4位处理器,8位单片机,32位和64位嵌入式CPU。

CPU (Central Processing Unit) 为通用处理器,是系统的运算和控制核心,也是信息处理、程序运行的最终执行单元。相比微处理器,CPU 计算通用性更强。

ARM(Advance RISC Machine)作为嵌入式系统最常用的处理器,它是一种具有精简指令集(Reduced Instruction Set Computer, RISC)处理器架构的CPU。采用RISC架构的ARM微处理器具有体积小、功耗低、成本低、性能高以及指令长度固定等特点;它支持Thumb(16位)/ARM(32位)双指令集,能很好的兼容8位/16位器件;ARM处理器拥有大量寄存器,大多数据操作都在寄存器中完成,因此指令执行速度快,寻址方式灵活简单,执行效率高。

专用集成电路 ASIC (Application Specific Integrated Circuit) 是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路,实现系统的特定功能。在嵌入式技术领域,专用集成电路除了实现系统的特定功能外,还有加速

功能,使系统运行速度更快。目前用 CPLD(Complex Programming logic device, 复杂可编程逻辑器件)和 FPGA(Field—Programmable Gate Array,现场可编程逻辑阵列)进行 ASIC 设计是最为流行的方式之一。

FPGA 是在 PAL (Programmable Array Logic)、PLD (Programmable Logic Device)等可编程器件的基础上进一步发展的产物,是目前专用集成电路(ASIC)中集成度最高的一种。FPGA 采用了逻辑单元阵列 LCA(Logic Cell Array),内部包括逻辑阵列模块 LAB(Logic Array Block,Xilinx 称之为 CLB-configurable logic block,可配置逻辑块)、输入输出模块 IOB(Input Output Block)和内部连线(Interconnect)三个部分,还包括了存储器、乘法器、时钟源等其它资源。

用户可对 FPGA 内部的逻辑模块和 I/O 模块重新配置,以实现用户的逻辑。它具有静态可重复编程和动态部分可重配置的特性,使得硬件的功能可以像软件一样通过编程来修改。作为专用集成电路(ASIC)领域中的一种半定制电路,FPGA既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA中最小的逻辑单元由查找表(Look up table, LUT)、可编程寄存器(Programmable Register)、触发器(Flip Flop, FF)、数字信号处理(Digital Signal Processing, DSP)等单元组成。LUT 本质上是一个静态随机存储器 SRAM(Static Random Access Memory)。 FPGA 多采用 4 输入的 LUT,每个 LUT 可以看作一个有 4 位地址线的16×1 的随机存储器 RAM(Random Access Memory)。在 FPGA 工作时,每输入一个信号进行逻辑运算就等于输入一个地址进行查表,找出地址对应的内容,然后输出。因此,LUT 个数反映了 FPGA 的能力,LUT 个数越多,FPGA 的可编程能力就越好。FPGA 芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。

嵌入式系统的外围设备一般依据应用场景使用不同的外围设备,通常包括用来为嵌入式系统提供电能的电源;通用 I/O接口(General Purpose Input Output, GPIO) 与串行外设接口(Serial Peripheral Interface, SPI)、控制区域网络总线(Controller Area Network, CAN)和无线与网络扩展、音频/视频接口与USB接口、打印机与 PC 机以及键盘与鼠标等通用设备。

嵌入式操作系统(Embedded Operating System, 简称: EOS)是嵌入式系统设计实现的基础之一,它与桌面操作系统有共同的特点:负责软硬件资源的分配

与调度,控制与协调并发事务的活动,完成任务调度、同步机制与中断管理等。嵌入式操作系统具有实时操作性、专用性、精简性、稳定性等特点。常见的嵌入式系统有 Linux、  $\mu$  C/OS、Windows CE、VxWorks、ReWorks、Palm OS等。面向智能嵌入式系统,特别是物联网,的操作系统也在发展中: Arm Mbed OS(2014),华为 Lite OS(2015),AliOS Things(2017),中国移动 One OS(2020)。【何小庆,物联网操作系统展望,2021年】

调度通常包含了下面 4 个任务: ① (Executing): 获得 CPU 控制权; ②就绪 (Ready): 进入任务等待队列,通过调度转为运行状态; ③挂起 (Suspended): 任务发生阻塞,移出任务等待队列,等待系统实时事件的发生而唤醒,从而转为就绪或运行; ④休眠 (Dormant): 任务完成或错误等原因被清除的任务,也可以认为是系统中不存在的任务。任何时刻系统中只能有一个任务在运行状态,各任务按级别通过时间片分别获得对 CPU 的访问权。

特定应用程序一般是指嵌入式系统要完成的具体功能和任务,依赖于应用领域和实现的功能与任务。如手机通信功能,其应用程序实现手机间的实时语音通信、短信通信以及微信。再如,房间空调的温控应用程序,当设定房间的温度(如20℃)后,空调温控程序就会自动启动或关闭空调压缩机以便保持房间在这个温度的上下。

## 第 1.4 节 处理系统 PS 与处理逻辑 PL

实现一个处理实体的智能嵌入式系统中,至少有一个固定微处理器(MPU),它可以完成大部分系统功能,但有时不能完全满足系统要求。因此通常采用 FPGA/ASIC 作为硬件加速器,实现系统的一个或者多个功能并满足其性能。在智能嵌入式系统中,硬件实现的任务可以并行执行,软件实现的任务为串行执行。 硬件实现性能一般远高于软件实现,但硬件实现的成本一般也远高于软件实现, 所以系统成本主要取决于占用的硬件面积。

目前智能嵌入式系统的软硬件架构如图 1-4-1 所示,由处理系统(Processor System, PS)单元和处理逻辑(Processor Logic, PL)单元构成,构成了异构多核系统平台。




图 1-4-1 异构平台多核系统体系架构图

处理系统单元 PS 以微处理器(MPU)为核心,由存储器、系统总线、中断控制器、直接内存访问 DMA(Direct Memory Access, DMA )控制器和外部总线控制器组成,主要执行软件处理,负责整个任务的调控和部分模块的执行。

处理逻辑单元 PL 以 FPGA/ASIC 为核心,主要执行硬件处理,负责部分硬件模块的执行。每个硬件模块通常由双口 RAM、接口电路和处理电路三部分组成。处理电路执行模块的处理算法,双口 RAM 主要用于软硬件之间的数据交换操作,接口电路提供硬件模块与软件模块之间的通信控制。

## 第1.5节 软硬件间通信

处理逻辑单元 PL 通过外部总线控制器与微处理器 MPU 互联,可以视为处理系统单元 PS 的外部设备,而 PL 内部有 LUT(通信电路、处理电路)和 BRAM(Block RAM,通信数据)。处理系统 PS 内部有微处理器 MPU(处理代码、通信代码)和存储模块 MEM(处理数据、通信数据)。

图 1-5-1 是软件模块和硬件模块的数据流关系示意图。




图 1-5-1 软硬模块数据流关系图

在处理系统 PS 中,所有处理均在微处理器 MPU 中执行,所有处理的数据及通信数据都保存在内部存储器中。需要通信时,执行通信代码,通信代码产生通信控制和数据传输操作。在处理逻辑 PL 中,所有操作均在 FPGA/ASIC 中进行,通信数据使用双口 RAM 来保存。

软硬件间的通信包括数据传输和双方握手两个过程,采用诸如双口 RAM 器件进行存储器共享的方式来交换数据提高通信效率,接口电路采用寄存器组来提供双方通信所需要的信号。软硬间的通信有通信协议和通信方式。 通信协议规范了软硬间如何进行通信。通信方式有直接内存访问 DMA 和非直接内存访问两种,DMA 方式可以进行批量传输, 而非 DMA 方式是单独传输。

## 第 1.6 节 硬件、软件及指标

智能嵌入式系统硬件通常是指一种为专门目的而设计的集成电路,或者说专用电路 ASIC,一般是由组合逻辑和触发器组成的单时钟同步电路板。该单时钟同步电路由基本模块组成,如寄存器、加法器和乘法器等,从底层来说,包括了逻辑门和晶体管。由时钟驱动的硬件模型通常称为寄存器传输级(Register-Transfer-Level, RTL)模型。

软件在本书定义为嵌入式系统上可以执行的程序,包括单线程顺序执行的程序和多线程并行执行的程序,包括实现软/硬件接口的程序以及实现智能嵌入式

系统应用的程序,可用汇编语言或C语言实现。

智能嵌入式系统性能指标,也称设计指标,是产品可度量的特性。常用指标有【骆丽译】:

**1.6.1 成本**: 成本是指系统从设计到产品生产所产生的货币成本,这里又分为设计成本和单位生产成本。设计成本:设计系统所需支付的一次性货币成本,包括硬件设计和软件开发成本。一旦系统设计完毕,不需支付额外的设计费用,就可以制造任意数目的产品。单位生产成本:生产单个产品所需支付的货币成本,包括硬件生产成本和软件工程成本。

产品单位成本=单位生产成本+设计成本÷单位产品数量 总成本=设计成本+产品单位成本×单位产品数量

很明显,生产单位产品越多,产品单位成本就越低,就越有市场竞争力。

- **1.6.2 大小:** 大小是指系统所占用的空间。对于硬件来说是指逻辑门和晶体管数,从上层来说,是指集成电路板面积,同时也指 FPGA 的查找表(LUT)数;对于软件而言,一般是指字节数,嵌入式系统软件一般比较小,因此,字节数是比较小的。硬件面积越小(FPGA 的查找表越少),其成本也就越低。
- **1.6.3 功耗**: 功耗是指系统所消耗的功率,它决定了电池的寿命或集成电路 IC (Integrated Circuit, IC) 的散热需求,功率越高系统越热。软件部分功耗主要是指令执行功耗,可以计入软件整体功耗中。硬件部分功耗主要是逻辑电路和双口RAM 的功耗,这两者都在 FPGA 中设计,可以计入硬件整体功耗。通信功耗主要体现在通信指令的执行、通信电路的工作。通信代码和电路都可以和其他部分的软件与硬件合并在一起设计,所以通信功耗可以计入软硬件的整体功耗中。
- **1.6.4 时间:**时间是指系统完成规定任务所需要的时间。系统的硬件完成时间和软件完成时间共同影响着系统的时间性能。可以将系统要完成的任务分成若干个子任务,这些子任务的软件完成是顺序执行的,而硬件完成一般是并行的。因此系统执行时间是这些子任务执行时间之和或者最大执行时间。但在智能嵌入式系统领域,为了提高时间性能,需要进行并行处理,安排硬件和软件并行处理任务。一般地,硬件执行时间要快于软件执行时间。通信时间,也称通信时延,由指令

执行与通信总线操作两部分时间构成。一条通信指令需要一个指令周期(Intruction Cycle)与一次总线访问周期(Bus Cycle)。通常指令周期远小于总线访问周期,可以忽略不计。

**1.6.5 能效**: 能效是指单位能量可支持的有效工作量。在给定的能量前提下,工作效率高,能效就高。因此,在设计时能效是一个要考虑的指标。比如,将部分以软件实现的应用功能转化为硬件实现,将会提高整体应用的能效。能效通常按照分级表示(家用)电器产品能效高低差别,等级越高,能效越差,越不环保。

1.6.6 通信代价:单一处理实体可以视为一个任务,该任务可以分解成若干个独立的模块。这些模块中,两个存在关系的模块间数据交换过程需要占用一定资源、功耗和时延,通常把这些资源、功耗和时延视作为通信代价。通信软件资源会计入到相应软件模块的整体资源,而通信硬件资源会计入到相应硬件模块的整体资源中。通信功耗主要体现在通信指令的执行、通信电路的工作,可以计入硬件整体功耗。通信时延由指令执行与通信总线操作两部分时间构成,通常指令执行周期远小于总线操作周期,可以忽略不计,因此通信时延通常是指总线操作周期。由于通信资源和通信功耗通常都计入软硬件资源和功耗中,因此,通信代价通常采用通信总线操作时间来表示。

智能嵌入式系统设计与开发时需要关注和考虑这些常用指标,并进行软硬件 配置优化,达到这些指标间的一个系统平衡。优化是属于多目标而且目标间还有 冲突的优化。譬如:大小指标以及时间性能指标会推动成本指标上涨。人们更关 注的是:在成本一定的前提下,如何优化其它指标?

因此,智能嵌入式系统设计时要考虑这些指标的优化,特别要关注软件与硬件的划分于配置。从设计成本等方面考虑,软件实施更为合适,而从设计性能等方面考虑则更主张硬件实施。

### 1.7 思考题:

(1) 智能嵌入式系统定义是什么? 通常包含哪几部分?

- (2) 举5个以上人们日常社会中的智能嵌入式系统例子,并阐述他们的功能和性能。
- (3) 举3个以上例子说明安全攸关领域智能嵌入式系统的缺陷会导致灾难性后果。

### 何小庆【物联网操作系统】

(Frank Vahid , Tony Givargis, Embedded System Desing: A Unified Hardware/Software Introduction, Jone Wiley & Sons, 2002. 骆丽译, 北京: 北京航空航天大学出版社, 2004.9)