به نام خداوند جان و خرد



دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر

# گزارش کار

# فاز دوم: افزودن Cache

پروژه درس معماری کامپیوتر

سپهر میزانیان – ۴۰۰۱۰۹۶۸۴ امیرحسین عزیزی – ۴۰۰۱۰۵۱۲۲ امید دلیران – ۴۰۰۱۰۴۹۳۱

خردادماه ۱۴۰۲

#### توضيحات فاز

در فاز نخست، ما به طراحی یک Datapath مربوط به پردازنده MIPS پرداختیم. در این فاز و مطابق با توضیحات داده شده، باید حافظه بدون تاخیر با یک حافظه دارای تاخیر (با ۵ کلاک تاخیر) جایگزین شده و با طراحی یک 2-way set associative cache تلاش شود تا اثر این تاخیر بر روی اجرای دستورات در پردازنده کاهش یابد.

# ۱ ساختار کلی Cache

ساختار کلی Cache به صورت یک کش 2-way set associative است. در این کش، هر ست دارای ۲ بلاک، هر بلاک دارای ۴ کلمه و کل کش نیز شامل ۴ ست است. همچنین سیاست جایگزینی نیز به صورت True LRU خواهد بود. در داک توضیحات پروژه، شمای کلی کش آمده است:

Set 0	{	W0	W1	W2	W3
		W0	W1	W2	W3
Set 1		W0	W1	W2	W3
	1	W0	W1	W2	W3
Set 2		W0	W1	W2	W3
		W0	W1	W2	W3
Set 3		W0	W1	W2	W3
		W0	W1	W2	W3

ا - ساختار کلی Cache


# ۲ ماژولهای مربوط به Cache

در CPU، از ماژول Cache استفاده شده است. همچنین برای ساخت این ماژول، از ماژولی به نام set استفاده شده که توضیحات و شمای هردو در ادامه آورده خواهد شد.

#### set ماژول ۱\_۲

این ماژول یک آدرس ۱۲ بیتی مربوط به همین ست را دریافت کرده و به ازای تگ ورودی، hit یا miss شدن درخواست CPU این ماژول یک سیستم جایگزینی True LRU پیادهسازی شده که هنگام را بررسی و در خروجی تولید می کند. همچنین در خود این ماژول، یک سیستم جایگزینی که هنگام نوشته می شود. این موضوع، با کمک یک نوشتن داده جدید در صورت پر بودن ست، داده روی داده ای که اخیرا استفاده نشده نوشته می شود. این موضوع، با کمک یک رجیستر به نام C هندل شده که مقدار آن مطابق با توضیحات داده شده سر کلاس درس برای این سیستم جایگزینی، پس از هر بار hit یا miss به روزرسانی می شود.


#### پروژه درس معماری کامپیوتر – فاز دوم



۲- ساختار کلی ماژول set. ورودی و خروجی ها در سمت چپ تصویر مشخص شده اند.

#### cache ماژول ۲\_۲


این ماژول که در واقع همان کش قرار گرفته در پردازنده است، از ۴ ست تشکیل شده که با توجه به ۲ بیت کم ارزش آدرس ۱۴ بیتی دریافتی، ۱۲ بیت باقیمانده را به ستها میدهد و هیت یا میس را بررسی میکند.




۳ - ساختار کلی ماژول cache که از ۴ ست تشکیل شده است.

### ۳ ماژولهای MemAddressGen و MemToCache

در ادامه، دو ماژول به نامهای MemAddressGen و MemToCache طراحی شدهاند که هدف آنها تسهیل انتقال داده میان کش و مموری است. ماژول MemAddressGen، آدرس یک وورد در مموری را دریافت کرده و طی ۴ کلاک، آدرسهای مربوط به بلاکی که این وورد در آن قرار دارد را تولید می کند. از این ماژول، در ماژول MemToCache استفاده شده است. این ماژول تنها هنگام جایگزین کردن داده صدا زده شده و با کمک ماژول MemAddressGen، یک بلاک از کش را گرفته و کلمه به کلمه به حافظه می دهد، سپس کلمه به کلمه داده گرفته و به کش بازمیگرداند. درون کش، خود ماژول set تعیین می کند که داده ورودی باید جای کدام داده قدیمی نوشته می شد.




۴- ماژول MemAddressGen تولید کننده آدرس یک بلاک



۵- ماژول MemToCache که برای جایگزینی داده به کار میرود.

# ۴ جایگذاری Cache در مدار اصلی


در ادامه، مطابق با توضیحات داده شده در گروه و داک پروژه، ماژول Cache جایگزین حافظه در datapath طراحی شده در فاز ۱ شد. به این صورت که تمام ورودی ها (آدرس، سیگنال write و دیتا ورودی) به جای مموری به کش داده شده اند. همچنین برای ارتباط کش با memDelay و ورد از طریق ماژول با مموری در ارتباط خواهند بود:



ع-ارتباط بین ماژول MemToCache ،cache و memDelayed

همچنین با توجه به سیگنال های miss و walid miss تولید شده در کش، کلاک cpu تولید خواهد شد، به این صورت که cpu در صورت ۱ بودن miss و ۱ بودن valid miss کلاک و در صورت ۰ بودن miss و ۱ بودن منتظر می ماند. v

#### پروژه درس معماری کامپیوتر – فاز دوم



۲ به دست آور بن کلاک cpu با سیگنال های cache

#### ۵ نتیجهگیری

در این فاز، آموختیم تا یک حافظه نهان به صورت 2-way set associative طراحی کرده و با چالشهای مربوط به اختلاف سرعت پردازش در حافظه و پردازنده و همچنین چگونگی انتقال داده میان حافظه، کش و پردازنده آشنا شدیم. در نهایت نیز با چگونگی کارکرد سیاست جایگزینی True LRU آشنا شده و آنرا پیادهسازی کردیم.