به نام خدا



گزارشکار فاز دوم پروژه درس معماری کامپیوتر

# طراحی و پیادهسازی Cache

استاد

دکتر حمید سربازی آزاد

اعضای گروه

محمدپارسا بشری ۴۰۰۱۰۴۸۱۲

محسن قاسمی ۴۰۰۱۰۵۱۶۶


امیرحسین رازلیقی ۹۹۱۰۲۴۲۳

# فهرست

۲	مقدمه و هدف فاز دوم
۲	طراحی Delayed Memory
٣	طراحی ساختار خارجی Cache
۵	طراحی ساختار داخلی Cache
λ	تست عملکرد پردازنده بعد از اضافه شدن Cache
٩	منابع و مراجع

#### مقدمه و هدف فاز دوم

هدف کلی این پروژه، طراحی و پیادهسازی یک پردازنده MIPS است. در فاز اول Control Unit و Coche این پردازنده را به صورت Single Cycle طراحی و پیادهسازی کردیم. در فاز دوم میخواهیم یک ماژول حافظه نهان (Cache) به پردازندهمان اضافه کنیم. در این فاز فرض می کنیم که مانند واقعیت، حافظه اصلی داده (Data Memory) تاخیر بیشتری نسبت به حافظه نهان دارد؛ بنابراین ماژول خافظه مان را با یک حافظه با تاخیر ۸ کلاک جایگزین می کنیم. ماژول cache شامل چهار set می شود که هر کدام دو block دارد. هر خافظه مان یز شامل چهار word خواهد بود. بنابراین طراحی ماژول cache به صورت 2-way set-associative است که ساختار کلی آن در شکل ۱ نشان داده شده است.




شکل ۱ - ساختار کلی ماژول cache

همچنین به عنوان replacement policy او True LRU $^1$  استفاده کرده و به عنوان write-back استفاده کرده و به عنوان خواهیم کرد.

# طراحی Delayed Memory

برای طراحی ماژول Delayed Memory ابتدا یک ماژول کمکی به نام delayModule میسازیم که ساختاری به شکل زیر دارد:




شکل ۲- طراحی داخلی ماژول کمکی delayModule

ماژول کمکی delayModuleOut نیز دقیقا مانند delayModule طراحی می شود، با این تفاوت که فقط ۴ کلاک تاخیر دارد. حالا به کمک این ماژولها، Delayed Memory را می سازیم. به این صورت که جلوی هر ورودی یک delayModule و پشت هر خروجی یک delayModule و پشت هر خروجی یک delayModuleOut قرار می دهیم. بنابراین ۸ کلاک بعد از زمانی که آدرس را به حافظه می دهیم، خروجی آماده استفاده است.

<sup>&</sup>lt;sup>1</sup> Least Recently Used Policy


#### طراحی ساختار خارجی Cache

حافظه cache باید بین پردازنده و حافظه اصلی قرار بگیرد؛ به این صورت که همهی ورودیها و خروجیهایی که قبلا به حافظه اصلی متصل بودند، حالا باید به ماژول cache وصل شوند. همچنین تعدادی ورودی و خروجی برای ارتباط بین حافظه اصلی و cache باید وجود داشته باشد. در ضمن طراحی به صورتی است که کلاک memory فقط وقتی فعال می شود که دستور از نوع حافظهای باشد و miss داده باشد. رابطه بین cache و cache در شکل زیر آورده شده است:



شكل ٣- طراحي خارجي cache و رابطه آن با حافظه اصلي

همانطور که در شکل مشخص است، تعدادی سیگنال کنترلی مانند mem\_mask\_sel ،mem\_addr\_sel و mem\_tada\_sel و eache وجود دارد که مشخص می کنند که کدام سیگنالهای خروجی از eache به ورودی memory وصل شوند. توجه کنید که همه ارتباط بین eache و مشخص می کنند که کدام سیگنالهای خروجی از state یک counter شروع به شمردن می کند و در هر state ترکیبی از سیگنالهای کنترلی فعال شده و فرایند جابجایی اطلاعات بین memory و eache (شامل آوردن block جدید و فرایند خابجایی اطلاعات بین write-back) طی کانترلی فعال شده و فرایند جابجایی اطلاعات بین کنترلی از روی خروجی شمارنده در شکل زیر آورده شده است:




شکل ۴- شمارنده miss و تولید سیگنالهای کنترلی


عملیاتی که در هر کلاک از فرایند miss انجام می شود در جدول زیر آورده شده است:

عملیات	شماره کلاک (miss_counter_state)
آدرس و دیتای write-back اولین کلمه از بلاک جایگزین شده به مموری داده میشود	•
آدرس و دیتای write-back دومین کلمه از بلاک جایگزین شده به مموری داده میشود	1
آدرس و دیتای write-back سومین کلمه از بلاک جایگزین شده به مموری داده میشود	۲
آدرس و دیتای write-back چهارمین کلمه از بلاک جایگزین شده به مموری داده می شود	٣
آدرس اولین کلمه بلاک برای fetch به مموری داده میشود	۴
آدرس دومین کلمه بلاک برای fetch به مموری داده میشود + اولین کلمه از write-back در مموری نوشته میشود	۵
آدرس سومین کلمه بلاک برای fetch به مموری داده میشود + دومین کلمه از write-back در مموری نوشته میشود	۶
آدرس چهارمین کلمه بلاک برای fetch به مموری داده میشود + سومین کلمه از write-back در مموری نوشته میشود	Υ
چهارمین کلمه از write-back در مموری نوشته میشود	٨
انتظار	٩
انتظار	1.
انتظار	11
انتظار	17
انتظار	١٣
دیتای اولین کلمه fetch شده در کش نوشته میشود	14
دیتای دومین کلمه fetch شده در کش نوشته میشود	۱۵
دیتای سومین کلمه fetch شده در کش نوشته میشود	18
دیتای چهارمین کلمه fetch شده در کش نوشته می شود + مقدار LRU دو بلاک set آپدیت و valid bit برابر یک خواهد شد	۱۷

miss جدول 1 - مراحل فرایند


سیگنال is\_mem\_inst به سادگی نشان می دهد که دستورمان از دستورات حافظه هست یا خیر. برای ساختن این سیگنال از یک PLA استفاده می کنیم.





is mem inst ساخت سیگنال -۵ ساخت

همانطور که میدانیم هنگام رخ دادن miss باید کلاک بقیه اجزای پردازنده (به طور خاص PC، instruction memory) و register file متوقف شود. برای این کار، با استفاده از یک مالتی پلکسر یک کلاک فرعی میسازیم و آن را به بقیه اجزای پردازنده میدهیم:



شكل ۶- ساخت كلاك فرعي


## طراحی ساختار داخلی Cache

با توجه به اندازه حافظه اصلی و ساختار cache، آدرسی که در پردازنده تولید می شود به شکل زیر تقسیم می شود:

 Tag (26 bits)
 Set (2 bits)
 Word (2 bits)
 Byte (2 bits)


 شکل 7 – آدرس تولید شده توسط پردازنده

با توجه به شکل ۷، پس از دریافت آدرس به عنوان ورودی، آن را به سه بخش set ،word و set تقسیم می کنیم. تصویر زیر، ورودیهای حافظه نهان را نشان می دهد:




شکل ۸- ورودیهای cache

بدنه اصلی حافظه cache با استفاده از تعدادی رجیستر طراحی می شود. این بدنه شامل ۸ بلاک است که هر block علاوه بر ۴ رجیستر ۳۲ بیتی (چهار کلمه)، شامل دو رجیستر ۱ بیتی (Valid bit و LRU bit و LRU bit) و یک رجیستر ۲۶ بیتی (چهار کلمه)، شامل دو رجیستر ۱ بیتی (علیه بود.



شکل ۹- بدنه اصلی cache


برای تشخیص و تولید سیگنال hit باید از tag و valid bit بلاکهای داخل set مربوطه استفاده کنیم. با استفاده از مدار زیر، سیگنال hit را تولید میکنیم:




شکل ۱۰ - منطق تولید سیگنال hit

حالا چهار حالت مختلف را بررسی می کنیم:

- ۱) hit در خواندن: همانطور که در شکل ۹ مشخص است، کلمه مورد نظر بدون تاخیر انتخاب شده و به عنوان خروجی داده میشود.
- ۲) hit در نوشتن: باید سیگنال WE کلمه مورد نظر در cache فعال شود (مطابق شکل ۱۲). دیتایی که باید نوشته شود همانطور
   که در شکل ۸ مشخص است، بر اساس hit شدن یا نشدن انتخاب می شود.
- ۳) miss در نوشتن: فرایند آوردن بلاک از حافظه اصلی، دقیقا مشابه حالتی که در خواندن miss رخ دهد اتفاق میافتد و بعد از اینکه بلاک در cache نوشته شد، مانند این رفتار می کنیم که هنگام نوشتن hit شده و سیگنال WE کلمه مورد نظر فعال می شود.
- ۴) **miss در خواندن**: در این حالت باید ۱۸ کلاک را مطابق جدول ۱ طی کنیم. از کلاک ۰ تا ۸ همانطور که در شکل ۳ و ۴ شرح دادیم، در خارج از cache اتفاق میافتد و ما در داخل cache کافیاست همه ی خروجی های مورد نیاز را تولید کنیم تا در خارج در شکل تا توجه شکل ۳ از بین آنها انتخاب شود. در شکل زیر خروجی های cache را نمایش می دهیم:




اما کلاکهای ۱۴ تا ۱۷ در جدول ۱ را باید در داخل cache پیادهسازی کنیم. برای نوشتن دیتای fetch شده در کلاکهای ۱۴ تا ۱۷ از مدار زیر استفاده میکنیم که سیگنالهای WE هر کلمه در cache را کنترل میکند:



شکل ۱۲- منطق کنترل ورودیهای WE کلمات ۱۲-

برای آپدیت کردن مقدار LRU و Valid bit در کلاک آخر از مدار زیر استفاده می کنیم (نحوه اتصال این سیگنال ها در شکل ۹ نشان داده شده است):



شكل ۱۳ - منطق آ پدیت كردن LRU و Valid bit

**یادآوری:** توجه کنید که سیاست LRU در حالت 2-way set-associative به این صورت عمل می کند که هنگام LRU bit ،eviction یکی از بلاکها عوض یکی از بلاکها صفر و دیگری یک است و بلاکی که LRU bit یک داشته باشد جایگزین شده و سپس جای صفر و یک بلاکها عوض می شود. دلیل ورودی های مالتی پلکسرهای شکل های ۱۱، ۱۲ و ۱۳ همین است.

## تست عملکرد پردازنده بعد از اضافه شدن Cache

مانند فاز یک، برای تست عملکرد نهایی پردازنده بعد از اضافه شدن cache، باید یک برنامه را با آن اجرا کنیم. فرض کنید میخواهیم کد زیر را اجرا کنیم (فایلهای تست این قسمت در utils/cache-test/samples قرار دارد):

```
.text
.globl main
 addi $s0, $zero, 1
 addi $s0, $s0, 1
lw $t0, 0($zero)
lw $t0, 0($zero)
 addi $s0, $zero,
sw $s0, 0($zero)
 addi $s0, $zero,
sw $s0, 4($zero)
 sw $s0, 4($zero)
addi $s0, $zero,
sw $s0, 8($zero)
 sw $s0, 12($zero)
lw $t0, 0($zero)
lw $t1, 4($zero)
 lw $t2, 8($zero)
lw $t3, 12($zero)
 add $s0, $zero, $zero
add $s0, $zero, $zero
 lw $t0, 64($zero)
lw $t0, 64($zero)
 addi $s0, $zero,
sw $s0, 64($zero)
 addi $s0, $zero,
 SW SSO.
               68 (Szero)
               72 ($zero)
 addi $s0,
 sw $s0, 76($zero)
lw $t0, 64($zero)
 lw $t1,
lw $t2,
                   ($zero)
                   ($zero)
 lw $t3, 76($zero)
 add $s0, $zero, $zero
 add $s0, $zero, $zero
lw $t0, 128($zero)
lw $t0, 128($zero)
```

شکل ۱۴ - قطعه کد استفاده شده در تست عملکرد پردازنده

ابتدا با استفاده از سایت https://alanhogan.com/asu/assembler.php که یک اسمبلر آنلاین است، کد ماشین را تولید می کنیم:

```
00400000: 20100001 ; <input:8> addi $s0, $zero, 1
00400004: 22100001 ; <input:9> addi $s0, $s0, 1
00400008: 8c080000
                     <input:10> lw $t0, 0($zero)
0040000c: 8c080000 ;
                     <input:11> lw $t0, 0($zero)
00400010: 20100001; <input:12> addi $s0, $zero, 1
00400014: ac100000 ;
                     <input:13> sw $s0, 0($zero)
00400018: 20100002
                     <input:14> addi $s0, $zero, 2
0040001c: ac100004
                     <input:15> sw $s0, 4($zero)
00400020: 20100003
                     <input:16> addi $s0, $zero, 3
00400024: ac100008
                     <input:17> sw $s0, 8($zero)
00400028: 20100004:
                     <input:18> addi $s0, $zero, 4
                     <input:19> sw $s0, 12($zero)
0040002c: ac10000c
00400030: 8c080000
                     <input:20> lw $t0, 0($zero)
                     <input:21> lw $t1, 4($zero)
00400034: 8c090004
00400038: 8c0a0008
                     <input:22> lw $t2, 8($zero)
0040003c: 8c0b000c
                     <input:23> lw $t3, 12($zero)
00400040: 00008020
                     <input:25> add $s0, $zero, $zero
00400044: 00008020 ;
                     <input:26> add $s0, $zero, $zero
                     <input:28> lw $t0, 64($zero)
0040004c: 8c080040
                     <input:29> lw $t0, 64($zero)
00400050: 2010000b
                     <input:30> addi $s0, $zero, 11
00400054: ac100040:
                     <input:31> sw $s0, 64($zero)
00400058: 2010000c ;
                     <input:32> addi $s0, $zero, 12
0040005c: ac100044
                     <input:33> sw $s0, 68($zero)
00400060: 2010000d
                     <input:34> addi $s0, $zero, 13
                     <input:35> sw $s0, 72($zero)
00400064: ac100048
00400068: 2010000e
                     <input:36> addi $s0, $zero, 14
0040006c: ac10004c
                     <input:37> sw $s0, 76($zero)
                     <input:38> lw $t0, 64($zero)
00400070: 8c080040
00400074: 8c090044
                     <input:39> lw $t1, 68($zero)
00400078: 8c0a0048
                     <input:40> lw $t2, 72($zero)
0040007c: 8c0b004c
                     <input:41> lw $t3, 76($zero)
00400080: 00008020;
                     <input:43> add $s0, $zero, $zero
00400084: 00008020; <input:44> add $s0, $zero, $zero
00400088: 8c080080 ; <input:46> lw $t0, 128($zero) 0040008c: 8c080080 ; <input:47> lw $t0, 128($zero)
                                   شكل ۱۵ - خروجي اسمبلر
```

بقیه فرایند دقیقا مشابه تست فاز یک است: سپس با استفاده از دستور ۲ ا tail -n +2 اسپس اسکریپت پایتونی که نوشتیم باینری را از فایل جدا می کنیم. خروجی این دستور را در یک فایل ذخیره می کنیم (binary.txt) و سپس اسکریپت پایتونی که نوشتیم را اجرا می کنیم. این قطعه کد، بایتهای هر دستور را جدا کرده، چهار فایل ایجاد می کند و هر بایت از هر دستور را در یک فایل می نویسد (insMem3.txt.... insMem0.txt).

در نهایت با راست کلیک روی هر ماژول حافظه (instruction memory) و انتخاب گزینه load image فایل مربوط به آن ماژول را در آن بارگذاری می کنیم. حالا با هر بار زدن کلاک، یک دستور اجرا می شود. نتیجه اجرای دستورات را می توانیم با توجه به تاثیرشان روی یکی از ماژولهای Data Memory ،PC و یا Register File ببینیم. با توجه به طولانی بودن این فرآیند و تعداد بالای کمتوره نیاز، از آوردن نتایج در این گزارش صرف نظر می کنیم.

# منابع و مراجع

- اسلایدهای درس
- https://alanhogan.com/asu/assembler.php •