

دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر

مهندسي كامپيوتر

# گزارش پروژه معماری کامپیوتر

نگارش

آرش ضیایی، فربد حاجی محمدعلی، امیرمحمد درخشنده

استاد درس

استاد سربازی آزاد

خرداد ۲ ۱۴۰

## به نام خدا دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر

## عنوان:

## گزارش پروژه معماری کامپیوتر

## نگارش:

امیرمحمد درخشنده – شماره دانشجویی: ۱۰۱۱۵۳ ۴۰۰۱۰۱۵۳ فربد حاجی محمدعلی – شماره دانشجویی: ۴۰۱۰۱۰۳۸ آرش ضیایی – شماره دانشجویی: ۴۰۰۱۰۵۱۰۹

# فهرست مطالب

١	وع پروژه	موضو	١
۲	يل	فاز او	۲
۲	هدف فاز	1-7	
۴	Datapath و طراحی CPU	7-7	
۴	instruction spliter 1-Y-Y		
۵		٣-٢	
٧		4-4	
۱۲	وع	فاز دو	٣
۱۲	هدف فاز	1-4	
14	1 - way - set - associative	۲-۳	
18	فایل های اضافه شده	٣-٣	
۱٧	set.circ \-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-		
۱۹	block.circ Y-T-T		
۲۱			
٣٧	cacheController.circ \f-\mathbf{F}-\mathbf{F}		
٣٨	جمع بندي	۴-۳	

۴ منابع

## فصل ۱

# موضوع پروژه

در این پروژه، قرار است به پیاده سازی یک پردازنده ی MIPS بپردازیم. پیاده سازی پروژه به صورت شماتیک انجام می شود و در طول آن، برای طراحی و پیاده سازی پردازنده، از نرم افزار logisim-evolution

این پروژه به صورت کلی شامل ۴ فاز خواهد بود. در فاز اول میخواهیم Datapath کلی پروژه را بسازیم. در فاز دوم، ماژول Cache را وارد پردازنده مان میکنیم. در فاز سوم، کاری خواهیم کرد که پردازنده ما، دستورات را به شکل pipeline و در ۵ مرحله انجام دهد. در فاز نهایی نیز، یک مدارمان اضافه خواهیم کرد. one-level به صورت dynamic branch predictor

## فصل ۲

## فاز اول

## ۱-۲ هدف فاز

در فاز اول پروژه، میخواهیم یک Datapath جامعی از پردازنده مان طراحی کنیم. برای این منظور، ماژول های RegisterFile و Memory را از قبل در اختیار داریم. ورودی پردازنده نهایی مان قرار است یک دستور ۳۲ بیتی را بگیرد و مطابق با توضیحات ارائه شده، خروجی مدنظر را بسازد. دستورات به طور کلی دارای سه فرمت متفارت هستند که در ادامه بیان شان میکنیم:

- فرمت R
  - فرمت I
  - فرمت J

در دستورات R ، فرمت دستورات به شکل زیر خواهند بود:

Opcode	rs	'rt	'rd	Sh.Amount	Func
6 bits	5 bits	5 bits	5 bits	5 bits	6 bits

## شكل ۲-۱: فرمت دستورات R

در این فرمت، دستورات شامل سه رجیستر است که دو رجیستر rs مبدأ هستند و رجیستر rt و rs مبدأ هستند و رجیستر rd مقصد است. در این فرمت، opcode تمام دستورات برابر با صفر است و تفاوت بین دستورات با توجه به فیلد Sh.amount مشخص می شوند. همچنین فیلد Sh.amount برای دستورات شیفت به

راست يا چپ استفاده ميشوند.

## در دستورات I ، فرمت دستورات به شکل زیر خواهند بود:

Opcode	rs	rt	<sup>f</sup> lmm
6 bits	5 bits	5 bits	16 bts

### شكل ۲-۲: فرمت دستورات I

در این فرمت تمایز بین دستورات با فیلد opcode مشخص میشود که این مقدار مخالف صفر است.

در دستورات J نیز، فرمت دستورات به شکل زیر خواهند بود:

Opcode	address
6 bits	26 bits

### شكل ٢-٣: فرمت دستورات J

همچنین توجه کنید که تعداد ثبات های عمومی و طول کلمه در این معماری، ۳۲ بیت است. حال به سراغ طراحی Datapath اصلی پردازنده مان میرویم.

## Datapath ۲-۲ و طراحی

برای مشاهده مدار این بخش، به فایل cpu.circ مراجعه کنید. ابتدا، دستور ورودی ما به وسیله PC یا همان Program counter ، از داخل ماژول ،Memory که از ابتدا آنرا در اختیار داشتیم، گذر کرده و دیتا خوانده شده در این ماژول – که آنرا MemReadData مینامیم – را وارد ماژول جدیدی (instSpliter) که نحوه طراحی آنرا در ادامه بیان میکنیم، میکنیم.

## instruction spliter \-Y-Y

این ماژول، در واقع مدار درونی پیچیده ای ندارد. صرفا با توجه به فرمت ورودی دستور، بخش های مختلف آنرا از دستور اصلی، جدا میکنیم و در خروجی های آن نیز دارای ۱۶ target OP دارای ۲۶ بیت، ۳ رجیستر، Sh.amount و مقدار Sh.amount است.

حال که بخش های مختلف دستور ورودی مان را به دست آورده ایم، ابتدا نیاز داریم که فرمت دستورمان را برای شروع کار، شناسایی کنیم. (توجه کنید که تا الان، در instSpliter ما فقط بلوک های ۵ یا ۶ و ... بیتی مختلف را – طبق ۳ حالت کلی ای که داریم – جدا کرده ایم و در حال حاضر، نمیدانیم که کدام بلوک ها به کار ما خواهند آمد!) برای شناسایی فرمت دستور، یک ماژول حاضر، نمیدانیم که کدام بلوک ها به کار ما خواهند آمد!) برای شناسایی فرمت دستور، یک ماژول کا یا Unit Control طراحی میکنیم که با ورودی گرفتن OP (که در هر ۳ حالت ممکن، ۶ بیت ابتدایی دستور است) و ۶ بیت آخر دستور (که در دستورات R-format ،بتوان از آن استفاده کرد)، فرمت دستور و تعدادی سیگنال خروجی که در آینده نیاز خواهیم داشت را طراحی کند.

## Control Unit **T-T**

در control unit مان، در ورودی، op یا opcode و همچنین func را داریم. ابتدا ورودی op مینیم در مسلم و بیت است را به ۱۲ بیت متمایز تقسیم میکنیم (هر کدام از بیت ها و not اش)، و سپس طبق جدولی که از پیش داشتیم، و استفاده از گیت های ،and مشخص میکنیم که هر op برای چه دستوری خواهد بود. در نهایت نیز طبق اینکه هر کدام از دستور ها برای کدام فرمت هستند، آیا به مموری نیاز دارند، آیا به رجیستر نیاز دارند، آیا به به رجیستر نیاز دارند، آیا به یاز دارند و ...، مموری نیاز دارند، آیا به رجیستر نیاز دارند، آیا به عنوان مثال، سیگنال های خروجی مورد نیازمان را درست میکنیم. به عنوان مثال، سیگنال های خواهد بود. اگر سیگنال هر وقت ۱ شود، به معنای آن است که دستور وارد شده، دستوری شرطی خواهد بود. اگر سیگنال حساب کردن حاصل، نیاز خواهد داشت و الی آخر.

در ادامه، بیان میکنیم که هر یک از سیگنال های خروجی، بیانگر چه چیزی در Control unit هستند:

- ALUSrc: در صورتی که حداقل یکی از بیت های Opcode ناصفر باشد، برابر با ۱ میشود. علت نیز شناسایی آن است که در فرمت R هستیم یا خیر. داشتیم که در فرمت ،Opcode R برابر با صفر است و در سایر فرمت ها، Opcode ناصفر است.
- ALUop: همان Opcde را در خروجی نمایان میکند (هدف از تولید مجدد همین بلوک، برای یکپارچگی ورودی های ALU است)
- ALU-V: برای آن است که مشخص کنیم دستور ورودی نیازی به ALU دارد یا خیر. در دستورات Syscall و Jal، نیازی به ALU نخواهیم داشت.
- RegWrite: اگر دستورمان Jr و تعداد زیادی از دستورات در فرمت R نباشد، این سیگنال برابر با ۱ میشود. از این سیگنال برای شناسایی دستوراتی استفاده میشود که نیاز به آپدیت کردن یک رجیستر داریم.
- RegDst: مشخص میکند که آیا در دستور R هستیم یا خیر. از این سیگنال برای مشخص کردن نیازمان به رجیستر مقصد استفاده میکنیم.
- MemToReg: در صورت ۱ بودن این سیگنال، یعنی نیاز به خواندن چیزی از مموری و اضافه کردن آن به رجیستری که در دستور قرار دارد، داریم. مانند lw و lb که باید چیزی را از مموری خوانده و آنرا در رجیستری ذخیره کنیم.

- MemWriteMask ینابر جدول داخل داک، در دستورات b و مرفا نیاز به ۸ بیت اول (یا در واقع بایت اول عدد) داریم. در صورتی که دستورمان یکی از این دو دستور باشد، خروجی این سیگنال برابر با ۲۰۰۱ خواهد بود. این خروجی بدان معنا است که در مموری، برای مقدار en ورودی ۴ رم موجودمان، فقط رمی که بایت اول را دارا میباشد، فعال میشود و مقدارش دست خوش تغییراتی میشود و بقیه بایت ها دست نخورده باقی میمانند و نیازی به آنها نداریم. همچنین در دستورات w و ۱۷۰ و ۱۷۰ نیاز به هر ۴ بیت داریم. پس خروجی را به شکل ۱۱۱۱ تنظیم میکنیم که در مموری، ورودی en هر ۴ رم فعال باشد که بتوانیم از آنها استفاده کنیم. در دستورات دیگر نیز نیازی به مموری نداریم و خروجی این سیگنال برابر با مدت خواهد بود.
- Branch: این سیگنال مشخص میکند که دستورمان شرطی است یا خیر. مقدار آن نیز برابر با ۱ باشند، با or سیگنال های Branch ها است. در صورتی که حداقل یکی از آنها برابر با ۱ باشند، خواسته ما برآورده میشود.
  - Jump: مشابه سیگنال Branch است و بیان میکند که در دستور Jump قرار داریم یا خیر.
- syscall: نشان میدهد که آیا دستورمان syscall است یا خیر. این بیت در PC ، مقدار enable در تعیین میکند و در صورتی که ۰ باشد، PC غیر فعال میشود.
- JAL: نشان میدهد که آیا دستورمان JAL است یا خیر. این بیت در PC ، آدرس دستور را در رجیستر شماره ۳۱ ذخیره میکند.

### ALU Y-Y

در ماژول ،ALU همانطور که در داک توضیحات داشتیم، تعدادی عملیات باید بنا بر دستور ورودی روی داده های داخل رجیستر های مشخص شده انجام شود. به عنوان مثال عملیات جمع، تفریق، کمت که بیش تر به کمت ماژرول ALU مان، باید بخش های مختلف دستور ورودی را، که پیش تر به وسیله instruction، spliter اجزای دستور اصلی را از هم جدا کرده بودیم، به ورودی ماژول بدهیم. همچنین، چند ورودی به جز اعداد instruction spliter نیز نیاز خواهیم داشت، مانند PC.

## حال این سوال مطرح میشود که هدف کلی این ماژول چیست؟

در این ماژول، قرار است که عملیات های مختلف روی اعداد ورودی مان انجام شود، و در است ماژول ذخیره شوند، سپس با توجه به ورودی op و func و همچنین با استفاده از Mux با اندازه های متفاوت، مشخص کنیم که کدام یکی از پاسخ هایی که ساخته ایم باید در خروجی نمایش داده شود. مسئولیت تعیین این که کدام عملیات را میخواهیم انجام بدهیم، با ماژول دیگری است که آنرا ALU Controller مینامیم و در ادامه معرفی اش میکنیم. اما پیش از آن، سیگنال های ورودی و خروجی ماژول ALU مان را معرفی میکنیم و عملیات های آنها را بررسی میکنیم:

### ورودی های اصلی

- A: عدد اول ورودی که از رجیستر ورودی در دستور اولیه استخراج کرده ایم.
- عدد دوم ورودی که از رجیستر ورودی در دستور اولیه استخراج کرده ایم.
  - ALUOp: پیش تر در Control Unit آنرا ساخته و بررسی کرده بودیم.
    - Func: پیش تر در Control Unit آنرا ساخته و بررسی کرده بودیم.
- Imm: عدد immadiate ورودی که در دستور اولیه، آن را استخراج کرده ایم.
  - Shamt: مقدار Shift رو به راست یا چپ را نشان میدهد.
  - ALUSrc: پیش تر در Control Unit آنرا ساخته و بررسی کرده بودیم.

### • عملیات های منطقی

این دسته، شامل ۴ حالت اصلی هستند که هریک را بررسی میکنیم:

- B OR A این گیت دو مرحله در مدارمان ظاهر میشود که در یکی، حاصل OrGate OrGate این گیت دو مرحله در محاصل OR OR A را خروجی میدهد و در دیگری، حاصل OR A با مقدار OR باشد، محتویات رجیستر OR با مقدار OR باید OR شود).
- AndGate این گیت دو مرحله در مدارمان ظاهر میشود که در یکی، حاصل AND A این گیت دو مرحله در مدارمان ظاهر میشود که در یکی، حاصل B را خروجی میدهد (در B را خروجی میدهد و در دیگری، حاصل Imm AND A با مقدار Imm باید صورتی که دستورمان I-Format باشد، محتویات رجیستر A با مقدار AND شود).
- NorGate این گیت دو مرحله در مدارمان ظاهر میشود که در یکی، حاصل ۱ NorGate و در دیگری، حاصل ۱ Imm NOR مراخروجی میدهد و در دیگری، حاصل ۱ Imm NOR مورتی که دستورمان I-Format باشد، محتویات رجیستر A با مقدار Imm باید NOR شود).
- XOR A این گیت دو مرحله در مدارمان ظاهر میشود که در یکی، حاصل XOR A را خروجی میدهد (در B را خروجی میدهد و در دیگری، حاصل Imm XOR A را خروجی میدهد و در دیگری، حاصل I-Format باید صورتی که دستورمان I-Format باشد، محتویات رجیستر A با مقدار Imm باید XOR شود).

توجه کنید که A خروجی تولید شده را به فرمت Afunction B ذخیره میکنیم. به عنوان مثال، مقدار AND شده A و B را به شکل A-and B ذخیره میکنیم.

### • عملیات های ریاضی

این دسته شامل ۹ حالت است که هر یک را بررسی میکنیم:

- $\mathbf{B}$  و  $\mathbf{A}$  عدد  $\mathbf{A}$  و  $\mathbf{add}$
- sub: تفاضل ساده دو عدد A و B
- addi جمع ساده دو عدد A و Imm
- subi: تفاضل ساده دو عدد A و Imm
- addu جمع unsigned دو عدد A و B
- subu دو عدد A و unsigned دو عدد A
- addiu جمع unsigned دو عدد A على addiu -
  - Mult: ضرب ساده دو عدد A و B
    - Div: تقسيم ساده دو عدد A و B

توجه کنید که مقادیر خروجی تولید شده در این عملیات ها، هر کدام متناظر با متغیر تعریف شده در بالا هستند، به عنوان مثال، حاصل تفاضل دو عدد A و B به شکل B و جود دارد.

## • عملیات های شیفت

این دسته شامل ۵ حالت است که هر یک را بررسی میکنیم:

- S-LL: مقدار شیفت رو به چپ عدد A را به اندازه Shamt در خروجی می سازد.
  - سازد. S-LLV مقدار شیفت رو به چپ عدد A را به اندازه B در خروجی می سازد.
- S-RL: مقدار شیفت رو به راست عدد A را به اندازه Shamt در خروجی می سازد.
  - سازد. B مقدار شیفت رو به راست عدد A را به اندازه B در خروجی می سازد.
- Shamt رو به راست عدد A را به اندازه sign رو به راست عدد S-RA سازد.

توجه كنيد كه مقادير خروجي توليد شده در اين عمليات ها، هر كدام متناظر با متغير تعريف شده در بالا هستند.

### • گیت های شرطی

در این بخش، ۳ عملیات داریم که علامت یکی از اعداد را مشخص خواهند کرد (در واقع باید مقاسیه کنیم که عدد ورودی از صفر بیشتر، کمتر و یا مساوی با آن است). ۳ عملیات هم داریم که مقایسه دو عدد ورودی خواهد بود. حال هریک را در ادامه بررسی میکنیم:

### - مقایسه عدد A با صفر

- \* BGTZ: مشخص میکند که آیا عدد A از ۰ بیشتر است یا خیر.
- \* BGEZ: مشخص ميكند كه آيا عدد A بيشتر يا مساوى ٥ است يا خير.
- \* BLEZ: مشخص ميكند كه آيا عدد A كمتر يا مساوى ٥ است يا خير.

### - مقايسه عدد A با B

- \* BNE: مشخص میكند كه آیا عدد A و B نابرابر هستند یا خیر.
  - \* BEQ: مشخص میكند كه آیا عدد A و B برابر هستند یا خیر.
- \* SLT: اگر عدد A از B کوچکتر باشد، بیت خروجی را برابر با ۱ قرار میدهد.

توجه کنید که در هر دو بخش، با استفاده از یک comparator ، مقادیر ورودی را با یکدیگر مقایسه کردیم. ساختار comparator نیز بدین شکل است که دو عدد در ورودی گرفته و ۳ بیت خروجی دارد که در هر لحظه، دقیقا یکی از آنها برابر با یک خواهد بود. یکی برای حالتی که عدد اول از عدد دوم بزرگتر باشد، یکی برای حالت تساوی و در نهایت بیت سوم برای حالتی که عدد اول از عدد دوم کوچکتر باشد.

#### • Mux ها:

تعدادی Mux \* ۳۲ داریم که ورودی های هر یک را، متناظر با function مورد نظر و مقدار خروجی ای که درست کردیم، قرار میدهیم. توجه کنید که علت استفاده از این ۲ Mux ، آن است که ورودی های selector آنها با یکدیگر فرق دارند. همچنین در ورودی های دیتا این ماژول ها، متناظر با func مورد نظر، دیتا ساخته شده را قرار میدهیم. برای این کار نیز از یک Splitter استفاده کرده ایم که ۵ بیت اول و بیت ششم مقدار func را از یکدیگر جدا میکند و مقدار ۵ بیتی را در سلکتور Mux ها قرار میدهد. در نهایت، خروجی در Mux را وارد یک ۲ Mux میکند که سلکتور آن، همان بیت ششم خواهد بود.

علت: دستورات ریاضی و منطقی دارای بیت ششم و در func هستند، در حالی که دستورات شیفت و ضرب و تقسیم، دارای بیت ششم یک هستند.

همچنین موازی با این عملیات ها، یک R \* 0 Mux \* 0 Mux \* 0 Mux \* 0 موازی با این عملیات ها، یک تعدادی از دستورات که در فرمت <math>R نیستند را در بر میگیرد. صرفا ورودی سلکتور آن، برابر با ALUOp با R بیت اول R بیت اول R بیت اول R بیت اول مان R بیت اول و بیت ا

در نهایت نیز، خروجی این Mux و خروجی ۱ Mux و خروجی Mux ای که پیش تر گفتیم، وارد یک ALUSrc ساخته ۱ ALUSrc ساخته بودیم. خروجی این Mux ، خروجی نهایی ۸ بیتی ALU خواهد بود.

# فصل ۳

# فاز دوم

## ۱-۳ هدف فاز

در فاز دوم پروژه، قصد داریم یک cache برای پردازنده مان طراحی کنیم. هدف این فاز، پیاده سازی یک ماژول حافظه ی نهان یا همان cache و افزودن آن به پردازنده ی فاز قبل می باشد. ماژول حافظه ای که در این فاز در اختیار داریم، مشابه ماژول حافظه ای است که در فاز قبل استفاده کرده بودیم، با این تفاوت که چند کلاک زمان می برد تا خروجی را آماده کند. برای ساده شدن طراحی، تعداد کلاک های مورد نیاز برای این حالات، که زمان میگیرد تا خروجی را آماده کند، برابر با مقدار ثابتی خواهد بود و نیازی به استفاده از سیگنالی مانند ready و یا در خروجی memory نخواهد بود.

	_				
Set 0		W0	W1	W2	W3
361.0		W0	W1	W2	W3
C-+ 1		W0	W1	W2	W3
Set 1	1	W0	W1	W2	W3
Set 2		W0	W1	W2	W3
Set 2	1	W0	W1	W2	W3
Set 3		W0	W1	W2	W3
Sel 3		W0	W1	W2	W3
	_				

شکل ۳-۱: فرمت بلاک های cache

توجه کنید که در نظر داریم که طراحی خود را به گونه ای تغییر دهیم که در صورت رخ دادن

miss هنگام دسترسی به cache ، پردازنده، به اندازه ی تعداد کلاک مشخصی منتظر بماند تا ماژول miss داده را از حافظه بخواند و در اختیار پردازنده قرار بدهد. در واقع cache به صورت یک میانجی بین حافظه و پردازنده قرار است عمل کند و دیگر دسترسی مستقیم به حافظه نخواهیم داشت و همه ی دسترسی ها از مسیر cache عبور میکند.

طراحی ماژول cache را میخواهیم به صورت Y - way - set - associative را انجام دهیم و در کل نیز Y - way - set - associative کل نیز Y - way - set - associative نیز اندازه هر بلاک برابر با Y - way - set - associative بهتر، به تصویر شماره Y - way - set - associative نیز اندازه هر بلاک برابر با Y - way - set - associative کنید.

از تصویر فوق برای طراحی ماژول cache استفاده خواهیم کرد. همچنین برای سیاست جایگزینی، V = way موردنظر، میخواهیم رروش V = way را پیاده سازی کنیم. با توجه به V = way بودن هر ست، پیاده سازی V = vay گزینه ای منطقی و ساده به حساب می آید.

لازم به ذکر است که طراحی این ماژول قرار است به صورت write back انجام گیرد. یعنی داده مورد نظر فقط در cache نوشته می شود و هنگام جایگزین شدن، در حافظه نوشته می شود.

در نهایت در نظر داشته باشید که طراحی ماژول cache ، فقط برای حافظه ی داده یا همان instruction memory انجام می گیرد و نیازی به طراحی ماژول جداگانه برای data memory نخواهد بود و این حافظه مانند قبل، دستورات را در طی یک clock و بدون تاخیر در اختیارمان قرار خواهد داد.

## Y-way-set-associative Y-۳

به طور کلی برای mapping ، ۳ روش جامع داشتیم که در واقع، دو تا از آنها، زیر مجموعه سومی هستند:

- direct mapping •
- fully-associative mapping
  - set-associative mapping •

Word و Block ، Tag فسمت  $^{w}$  قسمت Block ، Tag خوانده میشود، شامل  $^{w}$  قسمت  $^{w}$  قسمت و روش اول، آدرسی که از  $^{w}$  و  $^{w}$  بیت هستند و روی هم، آدرس مورد نظر را در فرمت  $^{w}$  شکل  $^{w}$  میسازند:

CPU address for M.M.

Tag (block ID)	Block	Word
c bits	— b bits —	w bits —

### شکل ۲-۳ direct mapping cpu address format

به عبارتی، c بیت اول، آدرس کش مموری را مشخص میکنند، d بیت بعدی، آدرس بلاک را مشخص میکنند و در نهایت، w بیت آخر، کلمه مورد نظر در بلاک را بیان میکنند.

در روش دوم، بیت های block و tag با یکدیگر ادغام شده و به طور کلی، آدرس خوانده شده از c + b بیت برای در ابتدا، c + b بیت برای آدرس بلاک و در نهایت c + b بیت برای مشخص کردن کلمه مورد نظر خواهیم داشت:

### CPU address for M.M.

Tag (block ID)	Word
b+c bits	w bits -

## شكل ٣-٣ fully associative mapping cpu address format

در این روش، c + b بیت برای مشخص کردن بلاک استفاده میشود که به شکل مستقیم، لاین ای که ۲ به توان w کلمه در آن قرار دارد را مشخص میکند و بعد کلمه مورد نظر یافت میشود.

در روش آخر، که دو روش قبلی زیر مجموعه ای از آن خواهند بود، بلاک ها در قالب تعدادی مجموعه به نام set دسته بندی میشوند:

Tag (block ID)	Set	Word
— c+b-s bits——	— s bits —	w bits —

## شکل et-associative mapping cpu address format :۴-۳ شکل


در این روش، s بیت ابتدا set مورد نظر را مشخص میکنند، سپس b+c-s بیت، آدرس بلاک مورد مورد نظر در این ست را مشخص میکنند و در نهایت w بیت نهایی، کلمه مورد نظر در بلاک مورد نظر را مشخص میکنند.

## ۳-۳ فایل های اضافه شده

در این فاز، به محتویات فایل circuits ، تعدادی فایل جدید اضافه شده اند که در ادامه، هر یک را جداگانه بررسی میکنیم:

- cache.circ  $\bullet$
- cache Controller.circ  $\bullet$ 
  - block.circ  $\bullet$ 
    - set.circ  $\bullet$

همچنین در این فایل ها، از ماژولی به نام comparator استفاده شده است که نحوه کار آن، به این صورت است که دو ورودی با نام های a>b را اگر بگیرد، در صورتی که a>b باشد، خروجی اول فعال شده و بقیه غیر فعال هستند. در صورت برابری این دو ورودی، خروجی دوم و در نهایت در صورتی که a>b باشد، خروجی سوم فعال خواهد بود. شکل a>b باشد، خروجی سوم فعال خواهد بود. شکل a>b باشد، خروجی سوم فعال میشود: که دو ورودی را گرفته و برای وضعیت های مختلف، خروجی مورد نظر فعال میشود:



شکل ۳-۵: ماژول comparator

### set.circ \\-\mathbf{\pi}-\mathbf{\pi}

در این فایل، میخواهیم بخش set را پیاده سازی کنیم. همان طور که در تعریف فاز دو مشاهده کردیم، قرار است که حافظه نهان ما، دارای ۴ ست و هر ست دارای دو بلاک باشد. حال ما در این فایل، صرفا میخواهیم یک ست دارای دو بلاک را پیاده سازی کنیم.

ورودي هاي مدار:

- $data in \bullet$
- $word index \bullet$
- $block index \bullet$
- $memWriteMask \bullet$ 
  - $CLOCK \bullet$ 
    - $Reset \bullet$

خروجی های مدار:

memReadData  $\bullet$ 

: data - in


ورودی ۳۲ بیتی برای مشخص کردن داده ورودی به cache برای نوشتن(در صورت نیاز) است. البته داخل مدار، این ورودی به شکل هگز نمایش داده شده است.

: word - index

این ورودی در واقع همان w بیت برای مشخص کردن کلمه در لاین مورد نظر است. از انجایی که بیان کردیم حافظه نهان ما در کل دارای ۴ ست است، و هر ست دارای ۴ بلاک و همچنین هر بلاک دارای ۴ کلمه است، در نتیجه صرفا ۲ بیت برای مشخص کردن ۴ حالت word داریم. در نتیجه این ورودی دارای ۲ بیت به شکل باینری خواهد بود.

#### :block-index

این ورودی شامی یک تک بیت خواهد بود که بیان میکند در این ست، داخل کدام بلاک باید قرار داشته باشیم. اگر و باشد، در بلاک اول و در غیر این صورت، در بلاک دوم هستیم.



شکل ۳-۶: ماژول set

#### : memWriteMask

ورودی شامل ۴ بیت برای مشخص کردن بایت متناظر در کلمه مودر نظر یک بلاک است. به عبارتی، مقدار این ورودی در سیستم باینری، مشخص میکند که میخواهیم به کدام بایت های کلمه مورد نظر در بلاک مورد نظر دسترسی داشته باشیم. به عنوان مثال، اگر این ورودی برابر ۱۰۱۱ باشد، بدین معنی است که میخواهیم به بایت اول، دوم و چهارم کلمه مورد نظر، دسترسی داشته باشیم. این ورودی را در بخش block دقیق تر توضیح میدهیم.

به طور کلی، این ورودی برای بیان کردن read/write است، منتهی با بیان اینکه کدام بایت ها قرار است عوض شوند.

#### :reset g CLOCk

پالس ساعت و ریست مدار هستند.


#### : memReadData

به شکل یک خروجی ۳۲ بیتی در هگز است که در هر پالس ساعت، بسته به این که ورودی کلمه مان چه چیزی است، بایت های  $\circ$  را به صورت نظیر برابر با  $\circ$  و بایت های غیر  $\circ$  را برابر  $\odot$  قرار میدهد. به عنوان مثال، اگر برای کلمه سوم،  $\circ$  af۲d1 $\circ$ 0 را ذخیره کرده باشیم، در خروجی مقدار  $\odot$  EEEEE $\circ$ E

شکل ۳-۷: نمونه برای نمایش خروجی

### block.circ Y-T-T

در بخش قبل، مدار set را تعریف کردیم و همچنین بیان کردیم که در این مدار، از دو مدار block میخواهیم استفاده کنیم. در این بخش، مدار داخلی block را بررسی خواهیم کرد:



شکل ۳-۸: ماژول block

همان طور که در شکل ۳-۱۰ میتوان مشاهده کرد، ورودی ها و خروجی مطابق با بخش set تعریف شده است.

در ابتدا، توسط یک \*\*ward-index، ورودی word-index را چک میکنیم که بیان میکند میخواهیم به کدام کلمه در بلاک دسترسی داشته باشیم.

یادآوری: هر بلاک دارای ۴ کلمه ۴ بایتی بود. در نتیجه، در کل، ۱۶ رجیستر برای ذخیره سازی بایت های آنها نیاز داریم که رجیستر های هر لاین مربوط به یک کلمه و از راست به چپ هستند.

خروجی mux را با استفاده از ۴ گیت and ، با ورودی mux ترکیب میکنیم و خروجی این ۴ لاین، مشخص میکند که در هر پالس ساعت، کدام کلمه قرار است بررسی شود.

ورودی ۳۲ بیتی (یا ۴ بایتی) data-in نیز در بالای تصویر قرار دارد که هر بایت آن، وارد بایت نظیر در هر کلمه میشود.

همچنین ورودی memWriteMask نیز دارای ۴ بیت است که مشخص میکند کدام بایت ها از کلمه مشخص شده توسط word-index شوند. (هر بیت آن به ترما بایت های هر شماره با خودش در بخش WE وارد میشود.

یک ورودی Reset نیز برای ریست شدن مدار به تمامی رجیستر ها میدهیم.

نحوه کار این مدار نیز مشابه همان چیزی است که در بخش set بررسی کردیم، مثال شکل ۹-۳، در اینجا نیز برقرار خواهد بود.


در واقع در بخش set ، ما ۲ عدد از این بلاک قرار داده ایم. در نتیجه ساختار درونی یک بلاک را نیز در حال حاضر داریم.

### cache.circ \( \mathbf{T}-\mathbf{T}-\mathbf{T}

در این بخش، که مهم ترین قسمت این فاز است، ساختار درونی حافظه نهان را بررسی میکنیم: ورودی های اصلی این مدار:

- $CPU-address \bullet$ 
  - $block index \bullet$ 
    - $data in \bullet$
- $memWriteMask \bullet$ 
  - $LRU \bullet$
  - $CLOCK \bullet$ 
    - $Reset \bullet$

حال به بررسی ورودی های مدار می پردازیم: ورودی اول، CPU - Address است که همان آدرسی است که از پردازنده خوانده میشود و پیش تر به نحوه ساختاری آن اشاره کرده بودیم. در این آدرس، ۲ بیت برای مشخص کردن کلمه مورد نظر در بلاک مورد نظر قرار دارد(به علت آنکه در هر بلاک، ۴ کلمه داریم)، ۲ بیت برای مشخص کردن فعلی معنون نظر (به علت آنکه در کل ۴ set داریم و برای مشخص کردن آن، ۲ بیت کافی است) و در نهایت میتوان نتیجه گرفت که ۱۰ بیت برای مشخص کردن آن، ۲ بیت کافی است) و در نهایت میتوان نتیجه گرفت که ۱۰ بیت برای مشخص کردن آن b + c - s نیاز است که در واقع همان مقدار b + c - s را تشکیل میدهد. در نتیجه در آدرسی که از CPU خوانده میشود، بیت ۱۰ الی ۹ را برای بیان کردن کلمه بیت ۱۰ و ۱۲ را برای مشخص کردن کلمه مورد نظر در بلاک در نظر میگیریم.



شکل ۳-۹: فرم تجزیه آدرس پردازنده به بیت های مورد نظر

ورودی بعدی، ورودی block-index است که پیش تر بیان کرده بودیم برای مشخص کردن بلاک مورد نظر در هر set استفاده خواهد شد(در صورت ، بودن، بیان گر بلاک اول و در غیر این صورت، بیان گر بلاک دوم خواهد بود)


ورودی data-in همان ورودی ۳۲ بیتی یا ۸ بایتی ما خواهد بود.

ورودی memWriteMask برای مشخص کردن بیت های مورد نیاز به تغییر در هر کلمه است(در بخش set آن را کامل بررسی کردیم)

ورودی LRU یک ورودی تک بیتی است که در ادامه آنرا کامل بررسی میکنیم.

دو ورودی Clock و Reset نیز به ترتیب پالس ساعت و ریست مدار هستند.

ورودی set-index ، که پیش تر بیان کردیم بیت ۱۰ و ۱۱ آدرس خوانده شده از CPU است، بیانگر set مورد نظر برای دسترسی است. این ورودی را با استفاده از یک دیکودر ۲ به ۴، به خطوط خروجی –set الی –set تقسیم میکنیم که هر لاینی که فعال باشد، در واقع کلید دسترسی به set مورد نظر را مشخص میکند(در نتیجه نمیتوان دو set را به صورت همزمان در دسترس داشت، چرا که خروجی همواره یک لاین فعال و سه لاین غیر فعال خواهد بود)




شكل ۳-۱۰: تجزيه set-index توسط ديكودر

در ادامه، چهار ورودی جدید را تعریف میکنیم:

ورودی های lock-1 الی lock-1 ، هر کدام بیانگر اجازه دسترسی به هر set در هر پالس بالارونده ساعت هستند، بدین صورت که تک بیت lock-1 به شکل زیر تعریف میشود (برای lock-1):

$$clock - i = \begin{cases} 1 & \text{if i'th set has been considered and clock is on pos edge} \\ \circ & \text{otherwise} \end{cases}$$

به عنوان مثال، شکل -7 بیان گر -7 است که با استفاده از یک گیت and به دست آمده است:




شكل ٣-١١: ساخت بيت ٢ -١١ص

حال مرحله به مرحله، حافظه نهان مان را ميسازيم:

### مرحله اول: ساختار set ها در

در مرحله اولی، ساختار ۴ set را با استفاده از ورودی های تعریف شده، میسازیم: پیش تر بیان کرده بودیم که ساختار set به چه صورتی است، در این بخش، صرفا ۴ set مختلف را کنار هم قرار میدهیم و ورودی های به چه صورتی است، در این بخش، توجه و ورودی های هر set وصل میکنیم. توجه کنید که خروجی این ۴ set ، یک تعریف کرده ایم، به ورودی های هر ۱۴–۱۴ ، یک نمونه از set کنید که خروجی این ۴ set ، یک نمونه از set برای set اول نشان میدهد:



شکل ۳-۱۲: نمونه ای از set ها


توجه کنید که برای هر set ، ورودی clock برابر با set ، i است که i نظیر است(به عنوان set ، i نظیر i در شکل i برای set اول در نظر گرفته شده است)

## مرحله دوم: تعاریف و ذخیره سازی بیت های کنترلی

در این مرحله، ابتدا نیاز است که چند مفهموم را بیان کنیم و سپس مطابق با آنها، این مرحله از ساخت حافظه نهان مان را تکمیل کنیم:

- dirty bit این مقدار آپدیت میشود، نیاز است که این مقدار آپدیت میشود، نیاز است که این مقدار آپدیت شده، در main-memory نیز آپدیت شود. این رخداد از لحاظ سرعت و کارایی خوب است، اما از لحاظ consistency یا همروندی میان اجزا ( I/O-devices و cache ) مموری و dirty-bit استفاده مطلوب نیست. برای درست کردن این مشکل، از یک تک بیت به نام dirty-bit استفاده میکنیم. برای هر بلاک cache ، یک dirty-bit در نظر میگیریم و زمانی که هر کلمه ای در بلاک، آپدیت میشود، این dirty-bit را برابر با ۱ قرار میدهیم. در نتیجه بعد از آپدیت ها، بلاک های که دارای که دارای dirty-bit برابر با ۱ هستند، در مموری مجددا بازنویسی میشوند.
- replacement policy: هنگامی که در هر کدام از روش های mapping ، مقادیری در هر cache ، مقادیری در هر کلمه موجود باشند و دچار miss شویم (miss هنگامی رخ میدهد که مقداری که در میخواهیم، وجود نداشته باشد) ، نیاز است که مقدار جدید به گونه ای در cache با یکی از مقادیر قبلی، چایگزین شود. برای این کار، روش های متعددی وجود دار:
- random : به صورت random ، یکی از کلمه هارا انتخاب کرده و مقدار آن را جایگزین میکند.
  - عمل میکند. first in first out: به صورت: FIFO policy
- عمل میکند و خود دارای دو فرم دارای دو فرم: LRU-policy میکند و خود دارای دو فرم ساده تر است:
  - not-recently-used:NRU-policy \*
    - pseudo LRU policy \*
  - عمل میکند. LFU least least
- optimal عمل میکند. توجه کنید که این policy در واقعیت، opt policy: به صورت امکان پذیر نیست، چراکه باید از آینده اطلاع داشته باشیم!
- LRU: در این policy ، ابتدا با اولویت میزان دسترسی داشتن به داده ها و سپس با اولویت زمان آپدیت شدن، به یک آدرسی میرسیم که هم زودتر وارد cache شده است و هم کمتر

به حافظه نهان را مشاهده کرد:



LRU - policy نمونه ای از ۱۳–۳

• valid - bit: بیتی که برای هر بلاک از cache وجود دارد و در صورتی که برابر با ۱ باشد، نشان میدهد که در بلاک مورد نظر، دیتای valid قرار دارد. به عبارتی:


$$valid - bit = \begin{cases} 1 & \text{block has valid data} \\ 0 & \text{otherwise} \end{cases}$$

توجه کنید که:

- در ابتدا، چون cache خالی است، تمامی valid-bit ها برابر ه هستند.
- با نوشته شدن مقداری در بلاک  $B_i$  ، مقدار valid-bit نظیر آن برابر با ۱ میشود.

حال به ادامه این مرحله میپردازیم. در این بخش، میخواهیم ابتدا valid-bit ها و valid-bit ها را نخش، میخواهیم ابتدا و در مرحله بعد، نحوه عوض شدن مقدار آنها را پیاده سازی کنیم. برای هر کدام از این بیت ها، به یک رجیستر جهت ذخیره سازی نیاز داریم. همچنین در کل، valid-bit داریم و به موازات آن، valid-bit و valid-bit و valid-bit و valid-bit و valid-bit داریم و به موازات آن، valid-bit و valid-bit داریم و به موازات آن، valid-bit و valid-bit

در نتیجه برای ساخت این بیت های کنترلی، میتوانیم مانند شکل ۳-۱۶ مدارمان را ببندیم:



dirty-bit و valid-bit و شکل ۳–۱۴ فرم ذخیره سازی

در این شکل، بیت های v۱۱ و v۱۲ بیانگر v11 اول (در واقع هر یک برای یکی set و v11 و v11 و v11 و v11 بیانگر set و بیت های set اول (هر از بلاک های این (set و بیت های v11 و v11 و v11 و v11 بیانگر v12 و set اول (هر یک بلاک) هستند. همانطور که در شکل v15 میتوان مشاهده کرد، هنوز مقدار ورودی این ثبات هارا مشخص نکرده ایم و در این مرحله، صرفا نحوه ذخیره سازی آنرا پیاده کرده ایم. در نهایت نیز بیت های clock و reset نظیر به هر یک از این ثبات ها وارد می شوند.


## مرحله سوم: ست کردن بیت های کنترلی

در دو مرحله، این بخش را تکمیل میکنیم:

### $: dirty - bit \bullet$

در این بخش، bit هارا بررسی میکنیم. همان طور که در مرحله قبل توضیح داده شد، dirty - bit برای مشخص کردن وضعیت مورد نیاز برای بازنویسی داده در مموری است. در صورتی که داده ای در cahce آپدیت میشود، نیاز است که در مموری نیز بازنویسی شود، برای dirty - bit ممین dirty - bit را در این بخش برابر با ۱ قرار میدهیم. همچنین در صورتی که dirty - bit دهد، باید مقدار dirty - bit را برابر با dirty - bit را برابر با dirty - bit را برابر با dirty - bit را در مرحله قبل بیان کرده بودیم) به شکل زیر قرار ذخیره کننده این دو بیت برای هر set را (که در مرحله قبل بیان کرده بودیم) به شکل زیر قرار میدهیم:


نیاز است در صورتی که miss رخ میدهد، dirty - bit برابر با و شود. در نتیجه، سیگنال reset را به ورودی reset این ثبات میدهیم تا در صورت ۱ شدن آن (معادل با miss)، ثبات ریست شده و مقدار dirty - bit برابر با و شود.



شکل ۳-۱۵: ورودی های ثبات ۱۵-۳

همچنین نیاز است تا در صورتی که مقداری در cache آپدیت شد، مقدار برابر برابر برابر برابر برای این کار، از ورودی MemWriteMask کمک میگیریم. این ورودی مشخص با ۱ شود. برای این کار، از ورودی م

میکرد که کدام بایت های کلمه مورد نظر از بلاک و set مورد نظر نیاز به آپدیت دارند. در نتیجه، در صورتی که حداقل یکی از بیت های این ورودی برابر با ۱ باشد، یعنی قرار است که آپدیت رخ دهد. در نتیجه یک تک بیت write درست میکنیم که حاصل or همه بیت های ورودی MemWriteMask باشد. در صورتی که حداقل یک بیت قرار بود آپدیت شود، این بیت برابر با ۱ میشود.



شکل ۳-۱۶: ساخت بیت write


حال این بیت write را به ورودی enable در ثبات های dirty - bit برای set نظیر میدهیم. همچنین ورودی دیتا را برابر با ۱ قرار میدهیم. با این کار، در صورتی که نیاز به آپدیت باشد، همچنین ورودی دیتا را برابر با ۱ قرار میدهیم. با این کار، در صورتی که نیاز به آپدیت باشد، dirty - bit برابر با ۱ شده و در صورت رخ دادن dirty - bit برابر با ۱ شده و در صورت رخ دادن

در انتها نیز، قرار است هنگامی که در یکی از set ما miss میدهد و همچنین t داده شود. برای ای برابر با ۱ قرار دارد، در مموری، enable نظیر فعال شده و اجازه write داده شود. برای انجام این کار، یک تک بیت Hit داشتیم که حاصل or هر ۴ سیگنال hit برای set ها بود. در نتیجه مقدار not آن، نشان دهنده حالتی است که miss ای رخ داده است. در کنار این، همه نتیجه مقدار bit آن، نشان دهنده حالتی است که برای t میگیریم. حاصل and این دو، بیانگر سیگنالی که میخواستیم، است. در صورت و بودن این سیگنال، یعنی فقط میخواستیم که مقداری را آپدیت کنیم، اما در صورت یک بودن، باید مقداری را به مموری ارسال کنیم که نشان دهد نیاز به بازنویسی داریم.

#### $:valid-bit \bullet$

بنابر تعریفی که برای valid - bit ها ارائه کردیم، در صورتی که بلاکی خالی از دیتا باشد، valid - bit باید برابر با ۱ شود. در نتیجه برای مشخص valid - bit valid - bit کردن سیگنال های ورودی این ثبات ها، به این شکل عمل میکنیم که با کلاک اول، valid - bit هم دو ثبات برابر با ۱ می شود. همچنین در صورت فعال شدن reset ، این valid - bit ها باید برابر با ۰ شوند. پس ورودی valid - bit آن ها را به همان بیت valid - bit میدهیم، ورودی کلاک را نیز به valid - bit میدهیم، ورودی دیتا هر دو ثبات valid - bit هارا برابر با ۱ قرار میدهیم و را نیز به valid - bit میدهیم، ورودی دیتا هر دو ثبات valid - bit هارا برابر با ۱ قرار میدهیم و

در نهایت، ورودی enable برای هر دو ثبات باید برابر با حاصل and با ورودی های enable در نهایت، ورودی او enable باشد. در نتیجه، فرم valid-bit های یک set به شکل زیر خواهد بود:



شكل ۳-۱۷: ساخت valid – bit ها

## true-LRU مرحله چهارم: روش

ابتدا بیان میکنیم که روش true-LRU چگونه است و بعد، آنرا پیاده سازی میکنیم.

روش true - LRU مشابه تصویر - 10 عمل میکند، بدین صورت که برای هر کدام از بلاک های یک set عمل میکند و در هر مرحله، با توجه به آنها، بیان میکند که چه اتفاقی برای دیتا باید بیفتد. توجه کنید که سه اتفاق بیشتر ممکن نیست رخ دهد:

- رخ دادن hit
- miss شدن و وجود بلاک خالی
- miss شدن و عدم وجود بلاک خالی (در این صورت باید policy انجام دهیم)

حال در روش true-LRU ، بدین صورت عمل میکنیم که counter همه بلاک هارا در ابتدا برابر با و قرار میدهیم. سپس در صورت رخ دادن هر کدام از اتفاق های بالا، عملیات متناظر را انجام میدهیم:

- در صورت رخ دادن hit ، مقدار  $C_i$  ای که برای این بلاک hit شده است را برابر و قرار میدهیم و همچنین، تمامی  $C_i$  هایی که از این  $C_i$  کمتر اکید هستند را به اندازه یک واحد، زیاد میکنیم.
- در صورت رخ دادن miss و وجود بلاک خالی، دیتا مورد نظر را در این بلاک نوشته و همچنین مقدار  $C_i$  ای که برای این بلاک miss شده است را برابر و قرار میدهیم. در نهایت نیز، همه شمارنده های دیگر را یک واحد زیاد میکنیم.
- در صورت رخ دادن miss و عدم وجود سطر خالی، میگردیم و سطری که دارای عدد ۱ ۲۶ است را پیدا میکنیم، دیتا جدید را در آن بازنویسی میکنیم، شمارنده نظیر آن را برابر با ۰ قرار میدهیم و بقیه شمارنده هارا به اندازه یک واحد زیاد میکنیم.

به عنوان مثال، در مثالی که در شکل ۳-۱۵ زدیم، مقدار counter ها مشابه تصویر زیر آپدیت خواهند شد:

مشاهده میشود که به جز مراحل ابتدایی که برای پر کردن سطر های خالی است، در باقی مراحل، یک اولویت بندی بین بلاک ها موجود است که بیان میکند در صورت رخ ندادن hit ، کدام سطر باید جایگزین شود.

0	0	1	2	3	0	1	2	3	0	1	2	0
0	1	0	1	2	3	0	1	2	3	0	1	2
0	1	2	0	1	2	3	0	1	2	3	0	1
0	1	2	3	0	1	2	3	0	1	2	3	3

شكل ٣-١٨: نمونه آپديت شدن counter ها

حال در این پردازنده، ما در هر ست، صرفا دو بلاک داریم! برای همین کارمان راحت تر است. به عبارتی، گویا در مثالی که بیان کردیم، به جای ۴ سطر، فقط ۲ سطر خواهیم داشت. برای همین به جز مرحله اول، در باقی مراحل، صرفا یک و یک ۱ در هر ستون خواهیم داشت. به عنوان مثال اگر میخواستیم همین توالی اعداد در مثال بیان شده را در ساختار پردازنده مورد نظرمان وارد کنیم، جدول نحوه ورودی دیتا ها به شکل زیر در خواهد آمد:

-	1	1	4	4	1	1	6	6	2	2	3	3
-	-	7	7	5	5	7	7	5	5	4	4	2

شكل ٣-١٩: نحوه وارد شدن ديتا به cache

همچنین جدول شمارنده ها به شکل زیر در می آید:

0	0	1	0	1	0	1	0	1	0	1	0	1
0	1	0	1	0	1	0	1	0	1	0	1	0

شكل ٣-٢٠: نحوه آپديت شدن counter ها


حال به سراغ پیاده سازی این بخش میرویم. همان طور که پیش تر گفتیم، در این روش و مطابق با پردازنده مورد نظر ما، ستون های جدول شمارنده ها، همیشه به دو فرم  $\binom{1}{0}$  و یا  $\binom{0}{1}$  خواهند بود (به جز ستون اول). علت نیز آن است که با بررسی هر حالت (در اینجا فرضا  $\binom{1}{0}$ ) به ازای هر یک از ۳ اتفاق ممکن، حتما به حالتی میان هر دو این بردار ها خواهیم رسید. توجه کنید که اتفاق دوم، فقط در صورتی رخ خواهد داد که سطری خالی داشته باشیم، یعنی در مرحله ۱ الی ۳ که معلوم است که اتفاقی خواهد افتاد.

در نتیجه، برای پیاده سازی این بخش، یک تک بیت برای مشخص کردن بلاکی که مقدار counter آن برابر با ۱ است، در نظر میگیریم. این بیت، همان LRU ای است که در ابتدا تعریف کرده بودیم و به نوعی با مقدار خودش، مقدار counter برای هریک از counter هارا تعیین میکند:

$$LRU = \begin{cases} 1 & \text{if counter of first block is } \\ 0 & \text{otherwise} \end{cases}$$

حال به سراغ بررسی رخدادن miss و یا hit با توجه به مقداری که در حال حاضر، LRU مان دارد، میرویم:


توجه کنید که هر set ، قرار است که یک LRU جداگانه داشته باشد که مقدار آن هارا با LRU - 1 الی LRU - 1 نمایش میدهیم. این بیت ها در مدار دیگرمان، که LRU - 1 نام در دارد و جلو تر آن را بررسی میکنیم، قرار دارند، ولی تضمین میشود که مقدار حال حاضر LRU در مدار ecache مقدار CPU مورد نیاز برای set مورد نظر با توجه به آدرس CPU است. ابتدا ما به دو ثبات برای ذخیره سازی tag مورد نظر در هر set نیاز داریم. هر کدام از این ثبات ها، ساختاری مشابه شکل زیر دارند:



شکل ۳-۲۱: یک ثبات ساده ۱۰ بیتی

CLK برای ریست کردن، ورودی R برای ریست کردن، ورودی R برای ریست کردن، ورودی و برای ورودی و برای ورودی و WE برای ورودی پالس ساعت، ورودی و برای ورودی و enable برای ورودی پالس ساعت، مقدار R برای ورودی و در نهایت خروجی R برای برای برای ورودی و enable برای ورودی و کردن و و در نهایت خروجی R برای برای ورودی و برای برای ورودی و برای ورودی ورودی و برای ورودی ورودی و برای ورودی ورودی و برای ورودی و برای ورودی و برای ورودی و برای ورودی ورودی ورودی و برای ورودی و برای ورودی و برای ورودی و برای ورودی ورودی و برای ورودی و برای ورودی و برای ورودی و برای ورودی ورودی ورودی و برای ورودی و برای ورودی و برای ورودی و برای ورودی و برای و برای

حال برای ورودی D در این ثبات، ما همان مقدار D که در D به دست آورده برای ورودی D در این ثبات، ما همان مقدار D کنیز معلوم است چه بیت هایی نیاز هستند. برای بودیم را قرار میدهیم. برای ورودی D و D کنیز معلوم است چه بیت هایی نیاز هستند. برای ورودی enable ، قرار است هنگامی که D miss رخ داده است و همچنین ورودی D برای این ثبات فعال است، ورودی enable متناظر در ثبات فعال شود. پس مطابق آنچه در شکل زیر مشاهده میکنیم، ورودی enable ها را با استفاده از دو گیت D میسازیم:




شکل ۳-۲۲: ورودی های enable در miss

پس تا به اینجا، بیان کردیم که در چه صورتی باید مقدار tag آپدیت شود و CPU-Address

حال در ادامه، باید بررسی کنیم که در چه صورتی miss و یا hit رخ خواهد داد. پاسخ واضح است. هنگامی که tag حال حاضر در یکی از بلاک ها از قبل ذخیره شده باشد، یعنی مقدار آن از قبل در set مورد نظر از cache ذخیره شده بوده و hit رخ میدهد. بنابراین، کافیست مقدار تقبل در مهای ذخیره شده را با tag جدید، به دو comparator مختلف بدهیم و خروجی مساوی آنها را در معای ذخیره شده را با tag جدید، به دو tag برابر با ۱ و ۲) مقدار خرار خوجی تساوی برابر با ۱ و ۲) مقدار خال ساز مقدار خروجی تساوی این مقدار است. پس خروجی تساوی این تو میگیریم. این نظیر برابر با ۱ باشد، میتوانیم بگوییم که hit رخ داده است. پس خروجی تساوی این دو را با یکدیگر or میگیریم. این هارا با با باشد، میشونی مشخص خروجی این دو را با یکدیگر i میگیریم. این خروجی است. حال برای مشخص شدن رخ دادن miss مرفا کافیست که hit رخ نداده باشد. خروجی است. حال برای مشخص شدن رخ دادن miss قرار میدهیم. پیش تر برای مشخص کردن enable ثبات ها، نیاز به miss ما کامل شده است. شکل زیر، کامل شده این مدار را نمایش مدار بررسی رخ دادن hit و یا miss ما کامل شده است. شکل زیر، کامل شده این مدار را نمایش مدده:

این کار را برای هر چهار set مان انجام میدهیم و خروجی هارا مطابق مطالب گفته شده، به دست می آوریم. نحوه آپدیت شدن سیگنال LRU هر یک از set هارا در بخش بعدی بررسی میکنیم.

در انتها نیز میخواهیم مشخص کنیم که در مرحله بعدی، مقدار LRU باید چه وضعیتی داشته باشد. توجه کنید که میخواهیم بیان کنیم که این مقدار صرفا قرار است چگونه تغییر کند و بخش اصلی توضیح آن در بخش بعدی قرار دارد. به جدول زیر توجه کنید:




شکل ۳-۲۳: مدار بررسی miss و hit

miss	<b>Current LRU</b>	Next LRU	توضيحات
0	0	0	هنگام رخ دادن hit، مقدار LRU دست نخورده باقی میماند.
0	1	1	مسلم رح دادل ۱۱۱۱ مسدار ۱۸۵ دست تحورده بی میماند.
1	0	1	هنگام رخ دادن miss، مقدار LRU عوض میشود.
1	1	0	ملکم رح دادی Miss مقدار Lko عوض میسود.

شكل ٣-٢٤: جدول حالت LRU


برای پیاده سازی این مدار نیز مشابه با تصویر پایین عمل میکنیم. یک سیگنال hit تعریف میکنیم که بیان میکند در وضعیت حال حاضر، فارغ از این که در کدام set بودیم، آیا hit رخداده است یا خیر. سپس با استفاده از دو گیت and و یک گیت or ، مشخص میکنیم که مقدار LRU در مرحله بعدی (که آنرا با LRU - out نمایش میدهیم) برابر با چه جیزی خواهد بود:



next-LRU :۲۵–۳ شکل

خروجی این مدار مطابق با جدول بیان شده خواهد بود. در بخش بعدی، بیان میکنیم که این خروجی به چه کاری خواهد آمد.

در انتها نیز نیاز است تا سیگنال های کنترلی valid-bit و valid-bit ای که در اختیار داشتیم، و با استفاده از سیگنال های دیگری که تا به اینجه تعریف کرده ایم، برای مموری مشخص کنیم که در چه صورتی به read و در چه صورتی نیاز به write است. برای این کار، در شکل -77، میدانیک که در صورت رخ دادن miss ، باید روی بلاکی که شمارنده آن در جدول شمارنده ها -70 و در برابر با ۱ است، سیگنال write فعال شده و داخل مموری، بیان کنیم که کدام بلاک از set قرار است که مورد بازنویسی قرار گیرد. برای این کار، از همان بیت LRU میتوانیم استفاده کنیم که در صورت و بودن، بیانگر بلاک اول و در غیر این صورت بیانگر بلاک دوم خواهد بود.




شكل ٣-٢٤: نحوه آيديت شدن block – index

همچنین با به دست آمدن block - index، در ثبات هایی که وظیفه ذخیره سازی block - index را داشتند، برای ورودی ریست، یک تغییری ایجاد میکنیم که یا در صورت فعال سازی سیگنال ریست اصلی فعال شود، یا در صورتی که وضعیت miss رخ داده و همچنین block - index به کدام بلاک اشاره دارد. حاصل and این دو را با بیت ریست اصلی، and میگیریم و هر یک را به بلاک نظیر میدهیم.


### cacheController.circ ۴-۳-۳

در این بخش، میخواهیم نحوه آپدیت شدن LRU برای مدار cache را بررسی کنیم. توجه کنید که ورودی های این مدار، مشابه با مدار cache است و همچنین بیت های i = set - i و set - i و همچنین بیت های این مدار، مشابه با مدار عارسی نمیکنیم. قسمتی که در این مدار جدید است، بخش شکل مشابه تعریف شده اند و آن هارا بررسی نمیکنیم. قسمتی که در این مدار جدید است، بخش آپدیت شدن LRU برای هر set است. چهار بیت برای هر یک از set ها تعریف میکنیم و آن هارا به ترتیب با I = tet الی I = tet نمایش میدهیم. مقدار هر کدام از این بیت ها در یک ثبات به ترتیب با I = tet الی I = tet نمایش میدهیم. مقدار هر کدام از این بیت ها در یک ثبات تک بیتی ذخیره شده اند. ورودی دیتا این ثبات ها، همان بیت LRU اصلی و ورودی clock تعریف شده نظیر است:



شكل ٣-٢٧: آپديت كردن LRU نظير set

با ساخت این مدار، مقدار LRU های نظیر هر set ، آپدیت میشوند. حال در مرحله آخر، با استفاده از مدار زیر، مقدار LRU آپدیت شده را در خروجی ذخیره میکنیم:



شكل ٣-٢٨: انتخاب LRU

LRU - out مراحل ساخت مدارمان به پایان رسید. فقط توجه کنید که در این مدار، مقدار خروجی LRU - out در واقع به ورودی LRU - out در مدار cache داده شده است و همچنین مقدار خروجی LRU - out در مدار cache داده شده است. با این کار، در مدار cache داده شده است. با این کار، در مدار cache بیان میکنیم که کدام LRU نیاز است که آپدیت شود و سپس مقدار در مدار LRU نیاز است که آپدیت شده را به مدار eache ، پاس میدهیم. همچنین در مدار cache نیز، مقدار بعدی LRU را آپدیت کند. این چرخه دائم تکرار به میشود.

## ۳-۳ جمع بندی

در این فاز، با ساخت یک حافظه نهان دارای چهار set و هر set و بلاک، پردازنده مان را کامل تر کردیم. فرآیند کلی در cache به این صورت است که ابتدا با s بیت، مشخص میکنیم که در کامل تر کردیم. فرآیند کلی در cache به این صورت است که ابتدا با s بیت، مشخص میکنیم که در کدام set قرار است با cache کار کنیم، سپس با استفاده از s بلاک مورد نظر را در نظر میگیریم و رخ دادن miss ها و s و s و موارد و رخ دادن miss ها و s و موارد بررسی قرار میدهیم و در نهایت، cache مان را آپدیت میکنیم.