

دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر آزمونهای درس معماری کامپیوتر


آزمون سوم – تاریخ برگزاری: ۱۴۰۰/۱۰/۱۲ مباحث تمرین سری پنجم و ششم

> دستیار آموزشی: مهدی علیپور


استاد: دکتر امیرحسین جهانگیر

۱ واحد محاسبات و منطق

- ۱. اگر تأخیر گیت AND برابر ۱۰ نانوثانیه و تأخیر تمامافزا برابر ۳۰ نانوثانیه باشد، تأخیر ضرب آرایهای bbit imes 8bit چقدر است؟ (۲ نمره)
- ۲. ضرب دو عدد ۳۲ بیتی بدون علامت $70E5F867 \times EFB70E1E$ را هم به روش Add&Shift و هم به روش Booth در نظر بگیرید. مشخص کنید در هر روش به چند عمل جمع نیاز است؟ (۲ نمره)
- ۳. در یک ALU برای محاسبات خاصی، ۴ پیمانه CMA طبق شکل زیر به هم متصل شدهاند که مدار داخلی آن را در شکل سمت چپ ملاحظه می در یک ALU برای محاسبات خاصی، ۴ پیمانه T_g باشد، تأخیر کل واحد T_g چقدر خواهد بود؟ (۳ نمره امتیازی)



- ۴. برای جمع دو عدد \$CD ۴ رقمی، بلوکهای زیر را به صورت متوالی به هم متصل میکنیم. با داشتن مقادیر زیر، تأخیر این جمعکننده ۴ رقمی \$CD چقدر خواهد بود؟ (۵ نمره)
 - شستند. Ripple Carry Adder خمع کنندههای باینری مشخص شده در مدار، از نوع



۲ مميز شناور

۱. در ساختار عدد ممیز شناور زیر:

4 bit 11 bit

S
E
F

$$(-1)^{b_{15}} \left[1 + \sum_{k=0}^{10} b_k 2^{k-11}\right] 2^{\left(\sum_{k=11}^{14} b_k 2^{k-11}\right) - 7}$$

از تعداد بیتهای بخش E یک بیت کم و به تعداد بیتهای بخش F اضافه می کنیم. در این صورت کدام سه عبارت صحیح هستند؟ (T نمره)


- (آ) بزرگترین عدد مثبت قابل نمایش بزرگتر میشود
- (ب) بزرگترین عدد مثبت قابل نمایش کوچکتر میشود
- (ج) کوچکترین عدد مثبت قابل نمایش کوچکتر میشود
- (د) کوچکترین عدد مثبت قابل نمایش بزرگتر میشود
 - (ه) دقت نمایش اعداد ۲ برابر کمتر می شود
 - (و) دقت نمایش اعداد ۲ برابر بیشتر می شود

۲. یک سیستم ممیز شناور با مفروضات زیر را در نظر بگیرید:

- √ یایه در مبنای ۲
- √ قسمت نما (E) به صورت Biased و ۴ بیتی
- (Normalized) قسمت اعشاری (Y (F) بیتی و هنجارشده $\sqrt{}$

فرض کنید عدد ۱/۰ را در این سیستم ذخیره کردیم. خطای نسبی آن را محاسبه نمایید. (۳ نمره)

۳. فرض کنید قالب نمایش اعداد ممیز شناور ۳۲ بیتی به صورت زیر باشد: (تعداد بیتهای هر بخش را خودتان باید مشخص کنید)



(۳) نمره) Bias چقدر است؛ اگر عدد و این سیستم به صورت $CB5C71C7_{hex}$ نمایش داده شود، مقدار است؛ اگر عدد این سیستم به صورت

٣ ساختار خط لوله

- ۱. در یک پایپلاین ۶ طبقهای شامل مراحل زیر، دو روش مورد استفاده قرار گرفته است. در روش اول حافظه برنامه و داده یکپارچه و در روش دوم حافظه برنامه و داده مستقل از هم در نظر گرفته شدهاند. در صورتی که هیچ وقفه یا پرشی در این زمان رخ ندهد، مشخص کنید برای اجرای ۶۰ دستورالعمل میزان افزایش سرعت حالت دوم نسبت به حالت اول چقدر است؟ (۵ نمره)
 - PC فراخوانی دستور از حافظه برنامه، افزایش: IF
 - مشخص شدن نوع دستور، عملوندهای مورد نیاز و فراخوانی عملوندهای ثباتی: ID \checkmark
 - مخاسبات عملیات ریاضی و منطقی: EX \checkmark
 - محاسبه آدرس موثر: EA
 - خواندن از/نوشتن در حافظه : MA
 - نبات در بانک بات آمده از حافظه در بانک ثبات : $WB \checkmark$

$$\frac{140}{65}$$
 (z) $\frac{120}{60}$ ($\bar{1}$)

$$\frac{141}{65}$$
 (5) $\frac{121}{60}$ (φ)

۲. در یک پردازنده، هر دستور در زمان T انجام می شود. برای بهینه سازی آن قصد داریم عملیات درونی این پردازنده را به صورت ساختار خط لوله طراحی کنیم. اگر تعداد طبقات آن را m بخش مساوی از نظر زمانی در نظر بگیریم، سربار زمانی $m \times \alpha \times T$ به هر مرحله افزوده خواهد شد. مقدار α را به گونه ای مشخص کنید تا استفاده از خط لوله مقرون به صرفه باشد. (α نمره امتیازی)

$$\frac{1}{m}$$
 (5) $\frac{1}{m^2}$ (أ)

$$1 - \frac{1}{m^2}$$
 (3) $\frac{1}{m} - \frac{1}{m^2}$ (9)

۳. در ساختار خط لوله ۶ طبقهای زیر، واحد Fetch پردازنده پایپلاین با هر بار عمل Fetch، پنج دستور را به صورت همزمان از حافظه دستورالعمل واکشی می کند اما چون طراح این پردازنده درس معماری کامپیوتر را با دکتر جهانگیر نگذراند، نتوانست کار بی نقص ارائه دهد. مشکل اینجاست با آنکه هر بار ۵ دستور واکشی می شود اما واحد Decode می تواند فقط ۳ دستور را به صورت همزمان Decode کند. اجرای $0 \circ 1$ دستور در این پردازنده به چند کلاک نیاز دارد؟ (۴ نمره امتیازی)

- ۴. در رابطه با ساختار خط لوله، كدام عبارت درست است؟ (۲ نمره)
- (آ) پیاده سازی پایپلاین برای پردازنده هایی با طول دستورالعمل ثابت نسبت به پردازنده هایی با طول دستورالعمل متغیر سخت تر است چون تعداد خطوط لازم برای واکشی دستور از قبل باید ثابت باشد.
- (ب) پیاده سازی پایپلاین برای پردازنده هایی با طول دستورالعمل ثابت نسبت به پردازنده هایی با طول دستورالعمل متغیر آسان تر است چون اصلا مرحله Decode ندارند.
- (ج) پیادهسازی پایپلاین برای پردازندههایی با طول دستورالعمل ثابت نسبت به پردازندههایی با طول دستورالعمل متغیر آسان تر است چون با اینکه مرحله Decode دارند اما فقط از آن رد می شوند و کاری انجام نمی دهند.
 - (د) هیچکدام

۴ سوالات متفرقه

۱. پردازنده چه هنگام به وقفهای که از راه رسیده پاسخ میدهد؟ با فرض اینکه اکنون مشغول پاسخدهی به وقفه دیگری نیست و در حال اجرای یک برنامه معولی است. (۱ نمره)

- (آ) پس از مرحله واکشی دستورالعمل (ج) به محض رسیدن وقفه
- (ب) پس از اجرای دستورالعمل جاری (د) اگر اولویت وقفه بیشتر از دستور جاری باشد، در همان لحظه
- ۲. در مورد پردازندههای بدون پشته در کلاس بحث کردیم. به نظر شما آیا عکس آن هم صادق است؟ یعنی آیا می توان پردازنده ای داشت که ثبات PC نداشته باشد و فقط با استفاده از پشته بتواند وظیفه این ثبات را به گونهای دیگر انجام دهد؟ اگر پاسخ مثبت است بگویید چگونه و اگر پاسخ منفی است، چرا؟ (T نمره امتیازی)
 - ۳. سوالات دوگزینهای یا صحیح/غلط: (هرکدام یک نمره)
 - * دقت كنيد با اينكه بايد دليل هر پاسخ را ذكر نماييد ولى بازهم اين سوالات نمره منفى دارند. اگر بلد نيستيد اصلا شانسي نزنيد.
 - * اگر فقط به ۶ سوال پاسخ درست دهید، از این قسمت نمره کامل می گیرید. بقیه امتیازی هستند.
 - * به دانشجویی که اصلا نمره منفی نزند، یک نمره و به دانشجویی که به تمام گزینهها پاسخ درست دهد ۲ نمره بیشتر تعلق می گیرد.
 - (آ) برخی از اعداد اعشاری، نمایش دقیق ممیز شناور ندارند.
 - (ب) در ضرب Booth اگر مضروبفیه عددی مثبت باشد، همیشه تعداد عمل جمع برابر تعداد عمل تفریق خواهد بود.
 - (ج) نتیجه محاسبات ممیز شناور همیشه دقیق نیست.
 - (د) اگر سیستم نمایش اعداد ممیز شناور در پایه ۳ باشد، آنگاه نمی توانیم بیت مخفی (Hidden bit) داشته باشیم.
 - (ه) عمل جمع در محاسبات مميز شناور شركتپذير است.
 - (و) مکمل ۹ یک رقم BCD با مکمل گیری بیت به بیت آن به علاوه ۱۱۰ بدست می آید.
 - (ز) در ضرب Booth همیشه عمل تفریق قبل از عمل جمع انجام میشود.
 - (ح) اگر دو عدد در مکمل ۲ را از هم کم کنیم(X-Y)، با بررسی بیت علامت (Sign) می توان فهمید که X از Y کوچکتر است.
 - ۴. در یک پردازنده با واحد کنترل ریزبرنامهسازی شده (Micro-programmed) اطلاعات زیر وجود دارد:
 - √ تعداد سیگنالهای کنترلی مورد نیاز ۱۶۰ بیت است
 - √ اندازه حافظه کنترلی ۳۰۰۰ ریزدستور است
 - برای بخش $\mu Opcode$ ، ۱۲ شرط مختلف وجود دارد \checkmark
 - بخش $\mu Opcode$ به صورت کلمهای مجزا در کنار کلمات کنترلی قرار می گیرد $\sqrt{}$

در صورت استفاده از حافظه نانو، حجم ریزحافظه استفاده شده ۱۵ درصد حافظه ریزبرنامه خواهد شد. با این فرض که از هیچ روش دیگری برای کم کردن حجم حافظه استفاده نشده باشد، مشخص کنید چند الگوی مختلف برای ریزدستور وجود دارد؟ (۵ نمره امتیازی)

- (آ) ۲۴۰ الگو (ج) ۱۸۰ الگو
- (ب) ۲۰۰ الگو ۲۰۰ الگو