

معماری کامپیوتر نیمسال دوم ۱۳۹۶ تمرین پنجم



تحویل در روز جمعه مورخ ۱۳۹۷/۲/۱۴ تمرینات خود را با فرمت studentID_studentName_HW5 در مودل آپلود کنید. لطفا پاسخ ها خوانا و تمیز نوشته شوند.

سوالات و مشكلات خود را به ايميل <u>computerarchitecture2018@gmail.com</u> بفرستيد.

سوال اول

اگر فرض کنیم تاخیر هر گیت and به ازای هر تغییر سیگنال 10ps باشد و تاخیر هر جمع کننده 20ps باشد تاخیر مدار یک ضرب کننده ۴ بیتی به روش add & shift به ازای هر کدام از عمل های ضرب زیر را حساب کنید.

12 * 3

9 * 5

15 * 15

سوال دوم

اعداد زیر را به روش booth ضرب کنید.

18 * -12

سوال سوم

به کمک یک جمع کننده ۴ بیتی مدار یک تقسیم کننده ۱۶ بیتی را طراحی کنید.



معماری کامپیوتر نیمسال دوم ۱۳۹۶ تمرین پنجم



تحویل در روز جمعه مورخ ۱۳۹۷/۲/۱۴ تمرینات خود را با فرمت studentID_studentName_HW5 در مودل آپلود کنید. لطفا پاسخ ها خوانا و تمیز نوشته شوند.

سوالات و مشكلات خود را به ايميل <u>computerarchitecture2018@gmail.com</u> بفرستيد.

سوال چهارم

فرض کنید رجیستری ۱۶ بیتی در اختیار داریم که پورت های ورودی و خروجی آن به صورت زیر است:



سیگنال Write EN در صورتی که ۱ باشد، اجازه نوشتن در رجیستر را صادر میکند. ۱۶ بیت برای ورود و ۱۶ بیت برای ورود و ۱۶ بیت برای خروج آن وجود دارد. همچنین یک سیگنال ۴ بیتی به نام SHIFT TIME وجود دارد که اگر بیت های آن غیرصفر باشند، با آمدن لبه بالارونده کلاک بیت های درون رجیستر را به همان اندازه شیفت داده و درخروجی قرار میدهد. (داده های درون رجیستر تغییر نمیکند و این تغییر صرفا در خروجی ظاهر می شود.)

با کمک این رجیستر یک مدار طراحی کنید که دو عدد بدون علامت ۱۶ بیتی را برهم تقسیم کند.