

بسمه تعالی

پاسخ تمرین یازدهم درس معماری کامپیوتر نيمسال اول



دانشكده مهندسي كامييوتر

۱. در مورد شیوههای آدرسدهی به سوالات زیر پاسخ دهید.

الف) شیوههای آدرسدهیای که در آنها، از ثباتها استفاده میشود را نام برده و مثال بیاورید.

آدرسدهیهای ثباتی مستقیم، ثباتی غیرمستقیم، خود افزایشی یا خود کاهشی، شاخصدار، نسبی با ثبات پایه و شاخص دار با ثبات یایه

اطلاعات بیشتر در لینک

ب) کدامیک از شیوههای آدرسدهی امکان استفاده از اشاره گرها (pointer) را میدهد؟

در شیوههای آدرسدهی ضمنی (Implicit)، بلافصل (Immediate)، حافظهای مستقیم (Memory Direct) و ثباتی مستقیم، ما از اشاره گرها استفاده نمی کنیم.

پ) کدامیک از شیوههای آدرسدهی در افزایش سرعت برنامهها تاثیر مستقیم دارند؟

هر کدام از شیوههای آدرسدهی شاخصدار، آدرسدهی با ثبات پایه و آدرسدهی شاخصدار با ثباتپایه، برای افزایش سرعت برنامهها به مجموعه روشهای آدرسدهی افزوده شدهاند. بدون داشتن این شیوهها هم ما می توانیم تمام قابلیتهایی را که لازم داریم برای برنامهی خود پیادهسازی کنیم اما با داشتن این شیوههای آدرسدهی میتوان دو یا چند دستور از برنامه را توسط یک دستور جایگزین انجام داد.۱۱

ت) توضیح دهید آیا امکان دارد در یک دستور سه آدرسی، هر عملوند سه شیوه مختلف آدرسدهی داشته باشند؟ با ذکر مثال توضيح دهيد.

بله امکان دارد، در مثال زیر برای عملوند اول، از شیوهی آدرسدهی شاخصدار با ثبات پایه استفاده شده، در عملوند دوم از شیوهی آدرسدهی نسبی با ثبات پایه استفاده شده و در عملوند سوم آدرس شاخصدار مورد استفاده قرار گرفتهاست. در این دستور دو عملوند دوم و سوم را با هم جمع می کند و حاصل را در عملوند اول ذخیره می کند.

ADD [BP + DI], [BP]+2, [SI]

۲. سوالات زیر را همراه با دلیل پاسخ دهید:

الف) یک کامپیوتر دارای حافظه به ابعاد ۱۶ * ۱۶۳۸۴ است. اگر هر دستور در دو خانه متوالی حافظه قرار گرفته باشد، اندازهی ثباتهای AR, IR, AC, PC, DR را بیابید.

۱۶۳۸۴ = ۲۱۴ = تعداد خانههای کامپیوتر ← طول آدرس ۱۴ بیتیست.

۱۶ = طول یک کلمه

ثباتهایی که در خود آدرس نگهداری میکنند مثل PC و AR، ۱۴ بیتی خواهند بود.

ثباتهایی که در خود داده ذخیره می کنند دارای طولی برابر با یک کلمه خواهند بود. پس طول ثباتهای DR و DR، ۱۶ بیتی خواهند بود. ثبات IR دستورات را در خود ذخیره می کند. از آنجا که در صورت سوال گفته شده طول دستور دو کلمه است، پس طول این ثبات ۳۲ بیتی خواهد بود. (از آنجا این ثبات در صورت سوال به اشتباه DR نوشته شده بود، اگر پاسخی داده نشده باشد مشکلی نیست و بارمی به آن اختصاص داده نشده. به جهت تکمیل توضیحات این بخش در پاسخنامه اضافه شده است)

ب) هریک از اعمال زیر حداقل در چند کلاک انجام میشوند؟ دلیل خود را ذکر کنید.

a) $IR \leftarrow M[PC]$

دو کلاک:

 $AR \leftarrow PC$ $IR \leftarrow M[AR]$

b) $AC \leftarrow AC + TR$

یک کلاک: در صورتی که تصور شود یک پایهی ورودی ALU ثبات AC است و پایهی دیگر ثبات TR، در اینصورت، در یک کلاک این محاسبه به پایان میرسد و خروجی در AC ذخیره خواهد شد.

 $AC \leftarrow AC + TR$

سه کلاک: در صورتی که دو ثبات O1 و O2 ورودیهای ALU باشند، به دو کلاک اضافه نیاز پیدا خواهیم کرد که قبل از عمل جمع، مقدار داخل ثباتهای AC و TR را در ثباتهای ورودی ALU لود کنیم.

O1 ← AC

O2 ← TR

AC ← O1 + O2

c) $DR \leftarrow DR + AC$

دو کلاک: خروجی اعمال محاسباتی مثل جمع که به کمک ALU انجام می شوند، حتما در ثبات AC خیره می شود. $AC \leftarrow DR + AC$

DR ← AC

d) $AC \leftarrow TR$

یک کلاک: اگر ثبات AC علاوه بر ALU از روی باس نیز ورودی بگیرد.

AC ← TR

سه کلاک: در صورتی که AC تنها از خروجی ALU تغذیه کند.

بلافصل 0 ← 01

O2 ← TR

AC ← O1 + O2

e) $AC \leftarrow M[AR]$

یک کلاک: اگر ثبات AC علاوه بر ALU از روی باس نیز ورودی بگیرد.

 $AC \leftarrow M[AR]$

سه کلاک: در صورتی که AC تنها از خروجی ALU تغذیه کند.

بلافصل 0 ← 01

 $O2 \leftarrow M[AR]$

AC ← O1 + O2

۳. واحد کنترل پردازندهی ۱۶ بیتی بر اساس معماری مجموعه دستورالعمل زیر طراحی شده است.

الف) توضیح دهید معماری مجموعه دستورالعمل، چه اطلاعاتی را در اختیار طراح قرار می دهد (حداقل ۳ مورد ذکر شود). اطلاعاتی که ISA در اختیار ما قرار می دهد مجموعه ای از دستورالعمل هایی است که قرار است واحد کنترل پردازنده ی قادر به اجرای آنها باشد. با دانستن این دستورالعمل ها می توانیم تعداد منابع مورد نیاز از جمله ثباتهای مورد نیاز در پردازنده و اندازه ی دستورالعمل ها را متوجه شویم. همچنین تعداد عملوندهای موردنیاز در دستورات و محل ذخیره سازی عملوندها (ثبات یا حافظه و غیره) نیز باید در ISA مشخص باشد.

همچنین از روی ISA میتوانیم متوجه شویم که پردازندهی ما RISC است یا CISC.

ب) اگر این پردازنده، دارای ۳۲ ثبات عاممنظورهی ۱۶ بیتی باشد، قالب دستورالعمل مناسبی را برای این سیستم طراحی کنید.

MOV <reg1> <reg2></reg2></reg1>	انتقال محتوای reg2 به reg1 (از هر یک از ثباتهای عاممنظوره به یکدیگر)
LDI <reg> <immediate 8-bit=""></immediate></reg>	انتقال محتوای دادهی ورودی بلافصل به هر یک از ثباتهای عاممنظوره
LOAD <reg> <addr></addr></reg>	انتقال محتوای آدرس مورد نظر به هر یک از ثباتهای عاممنظوره
STORE <addr> <reg></reg></addr>	انتقال محتوای ثبات عاممنظورهی مورد نظر به آدرس حافظهی مورد نظر
ADD <reg> <immediate 8-bit=""></immediate></reg>	بهروز رسانی محتوای ثبات با مجموع مقدار ثبات و دادهی ورودی بلافصل
ADD <reg> <addr></addr></reg>	بهروز رسانی محتوای ثبات با مجموع مقدار ثبات و آدرس مورد نظر
SUB <src_reg> <dst_reg></dst_reg></src_reg>	بهروز رسانی محتوای ثبات مقصد با تفاضل ثباتهای مبدا و مقصد
PUSH <reg></reg>	انتقال محتوای هر یک از ثباتهای عاممنظوره به سر پشته

پردازنده ۱۶ بیتی است \longrightarrow طول آدرس و کلمه هر دو ۱۶ بیتی \uppi ۳۲ ثبات عام منظوره \upphi حداقل \upphi بیت برای مشخص کردن یک ثبات \upphi دستور داده شده است \upphi حداقل \uppi بیت برای \upphi

اگر حداقل میزان بیت مصرفی هر دستور را مانند جدول زیر بنویسیم، متوجه میشویم که دستوراتی مانند LOAD یا STORE در یک کلمه جا نمیشوند. بنابراین باید تمامی دستورات را دو کلمهای در نظر بگیریم.

جدول اولیه برای طراحی قالب	opcode operands						
MOV <reg1> <reg2></reg2></reg1>	000 r1r1r1r1r1 r2r2r2r2r2 xxx						
	3+5+5+3=16bit						
LDI <reg> <immediate 8-bit=""></immediate></reg>	001 r1r1r1r1 iiiiiiii						
	3+5+8=16bit						
LOAD <reg> <addr></addr></reg>	010 r1r1r1r1 aaaaaaaaaaaaaa						
	3+5+16=24bit						
STORE <addr> <reg></reg></addr>	011 r1r1r1r1 aaaaaaaaaaaaaa						
	3+5+16=24bit						
ADD <reg> <immediate 8-bit=""></immediate></reg>	100 r1r1r1r1 iiiiiiii						
	3+5+8=16bit						
ADD <reg> <addr></addr></reg>	101 r1r1r1r1 aaaaaaaaaaaaaa						
	3+5+16=24bit						
SUB <src_reg> <dst_reg></dst_reg></src_reg>	110 r1r1r1r1 r2r2r2r2r2 xxx						
	3+5+5+3=16bit						
PUSH <reg></reg>	111 r1r1r1r1 xxxxxxxxx						
	3+5+8=16bit						

با ۳۲ بیتی در نظر گرفتن دستورات فضای خالی زیادی در هر دستور خواهیم داشت. می توانیم از این فضای خالی استفاده کنیم و دستورات را بهینه تر طراحی کنیم. کد ثباتهای عام منظوره را که نمی توان کد نشده قرار داد زیرا در این صورت برای هر ثبات به ۳۲ بیت نیاز خواهد بود. اما آپکد را می توان به جای ۳ بیت کد شده، با ۸ بیت نمایش داد. بنابراین قالب دستورالمعل برای این ISA به صورت زیر خواهد بود:

	opcode operands	
MOV <reg1></reg1>	00000001 r1r1r1r1	r2r2r2r2 xxxxxxxxx
<reg2></reg2>	8+5+5+(14)=32bit	
LDI <reg></reg>	00000010 r1r1r1r1r1	iiiiiiii xxxxxxxx
<immediate 8-bit=""></immediate>	8+5+8+(11)=32bit	
LOAD <reg></reg>	00000100 r1r1r1r1	аааааааааааааа xxx
<addr></addr>	8+5+16+(3)=32bit	
STORE <addr></addr>	00001000 r1r1r1r1	аааааааааааааа xxx
<reg></reg>	8+5+16+(3)=32bit	
ADD <reg></reg>	00010000 r1r1r1r1r1	iiiiiiii xxxxxxxx
<immediate 8-bit=""></immediate>	8+5+8+(11)=32bit	
ADD <reg></reg>	00100000 r1r1r1r1r1	аааааааааааааа xxx
<addr></addr>	8+5+16+(3)=32bit	
SUB <src_reg></src_reg>	01000000 r1r1r1r1r1	r2r2r2r2 xxxxxxxxx
<dst_reg></dst_reg>	8+5+5+(14)=32bit	
PUSH <reg></reg>	10000000 r1r1r1r1r1	XXXXXXXX
	8+5+(19)=32bit	

۴. یک کامپیوتر پایه دارای مشخصات زیر است:

- گذرگاه داده و آدرس مشترک ۱۶ بیت
- پردازنده دارای ۳۲ ثبات عام منظوره ۱۶ بیتی است.
 - حافظه دارای ۵۱۲ ردیف دو بایتی
- معماری مجموعه دستورالعملهای آن مطابق جدول زیر است:

دستورالعمل	عمليات نمادين	توضيح
MOV X,Y	X←Y	محتوای ثبات عاممنظوره Y را به ثبات X منتقل می کند.
ADD X,Y	X← X+Y	یک مقدار از آدرس حافظهی Y را با ثبات عاممنظوره X جمع و در ثبات X ذخیره
		می کند.
SUB X,Y	X← X-Y	یک مقدار از آدرس حافظهی Y را از ثبات عاممنظوره X کم می کند و در ثبات X
		ذخيره مي كند.
ADD X,Y,Z	X←Y+Z	دو مقدارZ و Y را از ثباتهای عاممنظوره جمع و در ثبات X ذخیره می کند.
PUSH X	MEM[SP]← X	مقدار ثبات X را به پشته اضافه می کند.
POP X	X← MEM[SP]	مقداری را از پشته برمیدارد و در ثبات عاممنظوره X ذخیره می کند.

حافظه دارای ۵۱۲ ردیف دو بایتی ← طول آدرس ۱۰ بیتی و طول کلمه ۱۶ بیتی ۳۲ ثبات عام منظوره ← حداقل ۵ بیت برای مشخص کردن یک ثبات ۶ دستور داده شده است ← حداقل ۳ بیت برای opcode الف) قالب دستورالعمل مناسب برای کامپیوتر پایه طراحی کنید.

طولانی ترین دستورالعمل ADD X,Y,Z است. زیرا با داشتن ۳ بیت برای آبکد و ۵ بیت برای مشخص کردن آدرس هرکدام از ثباتها، روی هم به حداقل ۱۸ بیت نیاز دارد. در اینصورت دستورها در یک کلمه جا نمی شوند و باید تمامی دستورها را دو کلمه ای یا ۳۲ بیتی در نظر گرفت.

با ۳۲ بیتی کردن دستورها، مشاهده میشود که فضای بسیار زیادی از این قالب خالی میماند. برای استفاده ی بهینه تر از این فضای خالی می توان آپکد را به صورت کد نشده یعنی با استفاده از ۶ بیت، در نظر گرفت.

	opcode operands				
MOV X,Y	000001 RxRxRxRxRx	RyRyRyRy			
	6+5+5+(16)=32bit				
ADD X,Y	000010 RxRxRxRxRx	AyAyAyAyAyAyAyAy			
	6+5+10+(11)=32bit				
SUB X,Y	000100 RxRxRxRxRx	AyAyAyAyAyAyAyAy			
	6+5+10+(11)=32bit				
ADD X,Y,Z	001000 RxRxRxRxRx	RyRyRyRyRy RzRzRzRzRz			
	6+5+5+5+(11)=32bit				
PUSH X	010000 RxRxRxRxRx				
	6+5+(21)=32bit				
POP X	100000 RxRxRxRxRx				
	6+5+(21)=32bit				

ب) ریز عملیات لازم برای اجرای دستورات این سیستم را بنویسید.

	ب) ریز عملیات لازم برای اجرای دستورات این سیستم را بنویسید.
Instruction	T0: AR ← PC
Fetch	T1: IR[31:16] ← M[AR], PC++
	T2: AR ← PC
	T3: IR[15:0] ← M[AR], PC++
Instruction	با توجه اینکه آیکد رمزشده نیست، نیازی به این مرحله نداریم.
Decode	ب توجه اینک اپنی (مرست نیسی، تیاری به این مرحبه تعاریم.
MOV X,Y	T4.IR[26]: RFAR ← IR[20:16]
	T5.IR[26]: TMP ← RF[RFAR]
	T6.IR[26]: RFAR ← IR[25:21]
	T7.IR[26]: RF[RFAR] \leftarrow TMP, SC \leftarrow 0
ADDVV	[31:26]000001 [25:21]RxRxRxRxRx [20:16]RyRyRyRyRy
ADD X,Y	T4.IR[27]: AR ←IR[20:11]
	T5.IR[27]: O1 ← M[AR]
	T6.IR[27]: RFAR ←IR[25:21]
	T7.IR[27]: O2 ← RF[RFAR]
	T8.IR[27]: AC ← O1 + O2
	T9.IR[27]: RF[RFAR] \leftarrow AC, SC \leftarrow 0
	[31:26]000010 [25:21]RxRxRxRxRx [20:11]AyAyAyAyAyAyAyAyAyAyAy
SUB X,Y	T4.IR[28]: AR ←IR[20:11]
,	T5.IR[28]: O1 ← M[AR]
	T6.IR[28]: RFAR ←IR[25:21]
	T7.IR[28]: O2 ← RF[RFAR]
	T8.IR[28]: AC ← O2 - O1
	T9.IR[28]: RF[RFAR] ← AC, SC←0
	[31:26]000100 [25:21]RxRxRxRxRx [20:11]AyAyAyAyAyAyAyAyAyAy
ADD X,Y,Z	T4.IR[29]: RFAR ←IR[25:21]
	T5.IR[29]: O1 ← RF[RFAR]

	T6.IR[29]: RFAR ←IR[20:16] T7.IR[29]: O2 ← RF[RFAR] T8.IR[29]: AC ← O1 + O2 T9.IR[29]: RFAR ←IR[15:11] T10.IR[29]: RF[RFAR] ← AC, SC←0
	[31:26]001000 [25:21]RxRxRxRxRx [20:16]RyRyRyRyRyR [15:11]RzRzRzRzRz
PUSH X	T4.IR[30]: AR ← SP
	T5.IR[30]: RFAR ← IR[25:21]
	T6.IR[30]: M[AR] ← RF[RFAR], SP, SC←0
	[31:26]010000 [25:21]RxRxRxRxRx
POP X	T4.IR[31]: AR ← SP
	T5.IR[31]: RFAR ← IR[25:21]
	T6.IR[31]: RF[RFAR] \leftarrow M[AR], SP++, SC \leftarrow 0
	[31:26]100000 [25:21]RxRxRxRxRx

ج) منطق واحد كنترل(پايه كنترلي) اين سيستم را طراحي كنيد.

registers	Increment PC = T1 + T3 SP = T6.IR[31] Decrement Sp = T6.IR[30] Load IR = T1 + T3 PC = 0 AR = T0 + T2 + T4.IR[27] + T4.IR[28] + T4.IR[30] + T4.IR[31] RFAR = T4.IR[26] + T6.IR[26] + T6.IR[27] + T6.IR[28] + T4.IR[29] + T6.IR[29] + T9.IR[29] + T5.IR[30] + T5.IR[31] TMP = T5.IR[26] O1 = T5.IR[27] + T5.IR[28] + T5.IR[29] O2 = T7.IR[27] + T7.IR[28] + T7.IR[29] AC = T8.IR[27] + T8.IR[28] + T8.IR[29]
memory	Write = T6.IR[30] Read = T1 + T3 + T5.IR[27] + T5.IR[28] + T6.IR[31] 7 X6 X5 X4 X3 X2 X1 X0 S2 S1 S0

	X7	X6	X5	X4	X3	X2	X1	X0	S2 S1 S0
Memory	0	0	0	0	0	0	0	1	000
RFAR	0	0	0	0	0	0	1	0	0 0 1
PC	0	0	0	0	0	1	0	0	010
SP	0	0	0	0	1	0	0	0	011
IR	0	0	0	1	0	0	0	0	100
TMP	0	0	1	0	0	0	0	0	101
AC	0	1	0	0	0	0	0	0	110

X7 = 0

X6 = T10.IR[29] + T9.IR[28] + T9.IR[27] X5 = T7.IR[26]

X4 = T4.IR[26] + T6.IR[26] + T4.IR[27] + T6.IR[27] + T4.IR[28] + T6.IR[28] + T4.IR[29] + T6.IR[29] + T5.IR[30] + T5.IR[31]

X3 = T4.IR[30] + T4.IR[31]

X2 = T0 + T2

X1 = T5.IR[26] + T7.IR[27] + T7.IR[28] + T5.IR[29] + T7.IR[29] + T6.IR[30]

X0 = T1 + T3 + T5.IR[27] + T5.IR[28] + T6.IR[31]

برای طراحی پایه ی کنترلی ALU به حداقل دو پایه نیاز خواهیم داشت زیرا ۳ دستور داریم که با ALU سر و کار دارند. هم میتوان چهار پایه ی Y0 تا Y3 را به عنوان پایههای ALU در نظر گرفت، هم میتوان دو پایه در نظر گرفت و آنها را به کمک یک Encoder و Y0 تا Y3 برنامه ریزی کرد. در جدول زیر راهحل دوم انتخاب شده است و پایههای کنترلی ALU، پایههای C0 و C1 هستند.

طراحی پایههای کامند	Y3	Y2	Y1	Y0	C1 C0
ALU					
ADD X,Y	0	0	0	1	0 0
SUB X,Y	0	0	1	0	0 1
ADD X,Y,Z	0	1	0	0	10
idle	1	0	0	0	1 1

Y3 = not (T8.IR[29] + T8.IR[28] + T8.IR[27])

Y2 = T8.IR[29]

Y1 = T8.IR[28]

Y0 = T8.IR[27]

لطفا نکات زیر را در نظر بگیرید.

اشكالات خود را مى توانيد از طريق ايميل <u>autcafall2021@gmail.com</u> بپرسيد.

لینک کانال تلگرام درس https://t.me/cafall2021 است. برای اطلاع از اخبار درس دنبال کنید.

موفق باشيد