

## معماري كامپيوتر نيمسال دوم ۱۳۹۶ تمرین دوم




تحویل در روز چهار شنبه مورخ ۱۳۹۶/۱۲/۲۳ تمرینات خود را با فرمت studentID\_studentName\_HW2 در مودل آپلود کنید. لطفا ياسخ ها خوانا و تميز نوشته شوند.

سوالات و مشكلات خود را به ايميل <u>computerarchitecture2018@gmail.com</u> بفرستيد.

#### سوال اول

شکل زیر ساختار کلی یک حافظه نهان ۱ می باشد. با توجه به علایم مشخص شده در شکل برای هر علامت پاسخ خواسته شده را بنویسید.

- هر کلمه ۳۲ بیت است.
- هر بلوک حافظه نهان می تواند ۲۰۴۸ بیت داده ذخیره کند.
  - تعداد ۲۰۴۸ بلوک در حافظه نهان موجود است.
- آدرس حافظه اصلی ۲۲ بیتی است که به هر کلمه اشاره می کند.



<sup>&</sup>lt;sup>1</sup> Cache

<sup>&</sup>lt;sup>2</sup> Main Memory





تحویل در روز چهار شنبه مورخ ۱۳۹۶/۱۲/۲۳ تمرینات خود را با فرمت studentID\_studentName\_HW2 در مودل آپلود کنید. لطفا پاسخ ها خوانا و تمیز نوشته شوند.

سوالات و مشكلات خود را به ايميل <u>computerarchitecture2018@gmail.com</u> بفرستيد.

- هر کدام از a, b, c, d, e چه اندازه ای دارند؟

قسمت  $2^6$  word/block ونتيجه  $2^{11}$  bits/block  $2^5$  bit/word  $2^5$  bit/word  $2^5$  bit/word وسمت  $2^5$  bit/word وسمت  $2^5$  bit/word وسمت  $2^5$  bit/word وسمت  $2^5$  bit/word  $2^5$  bit/

قسمت b: تعداد 2<sup>11</sup> بلوک وجود دارد در نتیجه ۱۱ بیت برای ایندکس نیاز داریم.

قسمت a، d : باقی مانده بیت ها اندازه تگ می شود که برابر است با : 32-11-6=15

قسمت e: تعداد بیت ها در هر بلوک است که برابر است با 2048

- نام بخش هایی که f, g, h به آن اشاره می کنند چیست؟

قسمت f: تگ

قسمت g : ایندکس

قسمت h: آفست

- سایز حافظه نهان (i) چقدر است؟

2048 blocks x 256 bytes / block =  $2^{19}$  bytes (or 0.5 MB)





تحویل در روز چهار شنبه مورخ ۱۳۹۶/۱۲/۲۳ تمرینات خود را با فرمت studentID\_studentName\_HW2 در مودل آپلود کنید. لطفا پاسخ ها خوانا و تمیز نوشته شوند.

سوالات و مشكلات خود را به ايميل computerarchitecture2018@gmail.com بفرستيد.

#### سوال دوم

روش Direct mapping و 2-way set associative را با هم مقایسه کنید و مزایا و معایب هریک را ذکر کنید.

در روش 2-way set associative هر خانه از حافظه کش به بیش از یک خانه از حافظه مربوط میشود مثلا در هر خانه از حافظه کش ۲ آدرس از حافظه اصلی ذخیره شده و زمانی که پردازشگر به دنبال اطلاعاتی در این آدرس از حافظه کش ۲ آدرس از حافظه اصلی ذخیره شده و زمانی که پردازشگر به دنبال اطلاعاتی در این آدرس از حافظه کش میگردد به طور همزمان آدرس و tag با هر دو tag خخیره شده در این آدرس از کش مقایسه میشود در این حالت احتمال میشود اما هزینه بیشتری برای پیاده سازی این مدل نیازمندیم همچنین باید الگوریتم بهینه ای برای جایگزینی هر set پیدا کنیم.

در روش Direct mapping بجای استفاده از چندین set یک set داریم و هر Direct mapping بجای استفاده از چندین set یک set در روش Direct mapping بجای استفاده از چندین است و کنند در این حالت هزینه کمتری نیاز داریم اما احتمال تداخل دو آدرس با index یکسان و miss متفاوت بیشتر است و به همین نسبت نرخ miss افزایش میابد.

### سوال سوم

فرض کنید حافظه نهان از نوع Direct-mapped داریم که بر اساس هم مکانی داده ها را از حافظه اصلی منتقل می کند. اگر بلوک های آن ۴ کلمه ای باشد و اندازه حافظه نهان برابر با ۱۶ کلمه باشد ( در واقع ۴ بلوک داریم) اگر در خواست آدرس های زیر (به ترتیب از چپ به راست) از CPU داده شود برای هر کدام از درخواست ها Hit و یا Miss را مشخص کنید و محتوای نهایی حافظه نهان را مشخص کنید.

1	1	റെ	5.20	١ 1 7	′ 1 N	$\Gamma$	$\sim$	11	1	10		$\sim$	$\sim$	1 '	7
- 1	Д.	~ -	<b>`</b> /I		1 4	าก	ч		4	4	$\neg$	n	ч		•

<sup>&</sup>lt;sup>3</sup> Locality





تحویل در روز چهار شنبه مورخ ۱۳۹۶/۱۲/۲۳ تمرینات خود را با فرمت studentID\_studentName\_HW2 در مودل آپلود کنید. لطفا پاسخ ها خوانا و تمیز نوشته شوند.

سوالات و مشكلات خود را به ايميل computerarchitecture2018@gmail.com بفرستيد.

- 1 Miss Hence fetch words 0, 1, 2, 3 (cache block 0).
- 4 Miss fetch words 4, 5, 6, 7 (cache block 1).
- 8 Miss fetch words 8, 9, 10, 11 (cache block 2).
- 5 Hit in cache: word 5 (in cache block 1).
- 20 Miss fetch words 20, 21, 22, 23 (cache block 1), replaces words 4, 5, 6, 7.
- 17 Miss fetch words 16, 17, 18, 19 (cache block 0), replaces words 0, 1, 2, 3.
- 19 Hit in cache block 0.
- 56 Miss fetch words 56, 57, 58, 59 (cache block 2), replaces words 8, 9, 10, 11.
- 9 Miss fetch words 8, 9, 10, 11 (cache block 2), replaces words 56, 57, 58, 59.
- 11 Hit in cache block 2.
- 4 Miss fetch words 4, 5, 6, 7 (cache block 1).
- 43 Miss fetch words 40, 41, 42, 43 (cache block 2) replaces words 8, 9, 10, 11.
- 5 Hit exists in cache block 1.
- 6 Hit exists in cache block 1.
- 9 Miss fetch words 8, 9, 10, 11 (block 2).
- 17 Hit in cache block 0.

Cache block	Words
0	16,17,18,19
1	4,5,6,7
2	8,9,10,11
3	-





تحویل در روز چهار شنبه مورخ ۱۳۹۶/۱۲/۲۳ تمرینات خود را با فرمت studentID\_studentName\_HW2 در مودل آپلود کنید. لطفا پاسخ ها خوانا و تمیز نوشته شوند.

سوالات و مشكلات خود را به ايميل <u>computerarchitecture2018@gmail.com</u> بفرستيد.

#### سوال چهارم

حافظه نهانی داریم که دارای ظرفیت ۱۶۲۸byte است. چنانچه هر بلاک این حافظه نهان ظرفیت ۳۲ بایت داده داشته باشد (دقت کنید دیتا شامل تگ و بیت اعتبار نمی شود) و بدانیم اطلاعات با روش 2\_way associative در حافظه باشد (دقت کنید دیتا شامل تگ و بیت اعتبار نمی شود) نهان قرار میگیرند. (آدرس فیزیکی ۳۲ بیتی و هر کلمه ٔ نیز ۳۲ بیتی است و حافظه با واحد کلمه آدرس دهی می شود)

الف)این حافظه نهان چند بلاک دارد؟

۱۶ کیلو بایت : 2<sup>14</sup> بایت

هر بلاک  $^{77}$  بایت $^{(2^5)}$  ، تعداد بلاک ها

 $2^{14} / 2^5 = 2^9 = 512$ 

ب) هر داده به چند بیت تگ نیاز دارد؟

برای آدرس دهی ۱۲۵ بلاک نیاز به ۹ بیت داریم.(تعداد بیت های INDEX) که چون روش قرار دادن داده در کش way \_ associative است، بنابراین به ۸ بیت برای آدرس دهی بلاک ا نیاز داریم.

 $(512/2 = 256, 256 = 2^8)$ 

(offset).هر بلاک ۳۲ بایت و هر کلمه ۴ بایت است ، بنابر این هر بلاک ۸ کلمه دارد که به سه بیت برای آدرس دهی هر کلمه در هر بلاک نیازمندیم.(32/4 = 8 = 2<sup>3</sup>

پس:

32-3-8=21

بنابراین با هر ورودی داده ۲۱ بیت تگ هم باید وارد شود.

<sup>4</sup> word





تحویل در روز چهار شنبه مورخ ۱۳۹۶/۱۲/۲۳ تمرینات خود را با فرمت studentID\_studentName\_HW2 در مودل آپلود کنید. لطفا پاسخ ها خوانا و تمیز نوشته شوند.

سوالات و مشكلات خود را به ايميل computerarchitecture2018@gmail.com بفرستيد.

#### سوال پنجم

زمان دستیابی یک حافظه ی حافظه نهان 100ns و زمان دستیابی حافظه ی اصلی 1000ns است. پیش بینی شده است ۸۰ درصد تقاضاهای حافظه برای خواندن و ۲۰ درصد آنها برای نوشتن باشند. چنانچه نسبت برد برای دستیابی های فقط خواندن ۹٫۰ باشد:

الف) زمان دستیابی متوسط سیستم فقط با در نظر گرفتن سیکل خواندن چه قدر است؟

نسبت برد . زمان دسترسی به کش + نسبت باخت . (زمان دسترسی به کش + زمان دسترسی به حافظه) =زمان دستیابی متوسط سیستم فقط با در نظر گرفتن سیکل خواندن

\* فرمول ساده شده ای هم دارد که میتوانستید از آن هم استفاده کنید.

0.9 \* 100 + 0.1 \* (1000 + 100) = 200 ns

ب) زمان دستیابی متوسط سیستم برای تقاضاهای خواندن و نوشتن چه قدر است؟ (راهنمایی: برای محاسبه ی زمان نوشتن فقط مدت زمان لازم برای نوشتن در حافظه ی اصلی را در نظر بگیرید.)

زمان دستیابی متوسط خواندن . درصد سیکل های خواندن + زمان دستیابی متوسط نوشتن .سیکل های نوشتن=زمان دستیابی متوسط سیستم

0.8 \* 200 + 0.2 \* 1000 = 200 + 160 = 360 ns

ج) نسبت برد با در نظر گرفتن سیکل های نوشتن چه قدر است؟

با توجه به اینکه فقط سیکل های خواندن منجر به برد می شوند:

0.8 \* 0.9 = 0.72





تحویل در روز چهار شنبه مورخ ۱۳۹۶/۱۲/۲۳ تمرینات خود را با فرمت studentID\_studentName\_HW2 در مودل آپلود کنید. لطفا یاسخ ها خوانا و تمیز نوشته شوند.

سوالات و مشكلات خود را به ايميل computerarchitecture2018@gmail.com بفرستيد.

### سوال ششم

یک مزیت و یک اشکال فناوری EEPROM را نسبت به فناوری SRAM بیان کنید.

جواب این سوال را میتوانید از منابع مختلفی بیابید و من اینجا برایتان آنهایی را که معروف ترند نوشته ام. موارد جزیی تر هم پذیرفته خواهند شد.

#### مزایای EEPROM نسبت به SRAM:

- ١. عدم نياز به حافظهٔ خارجي
- ۲. مساحت بسیار کمتر از SRAM
  - ٣. امنیت بالای طرح

#### معایب EEPROM نسبت به

- ١. هزينهٔ ساخت بيشتر
- ۲. کند بودن برنامهریزی مجدد
- ٣. مقاومت روشن ترانزیستور بیشتر است
  - ۴. توان استاتیک بیشتر است



## معماري كامپيوتر نيمسال دوم ۱۳۹۶ تمرین دوم



تحویل در روز چهار شنبه مورخ ۱۳۹۶/۱۲/۲۳ تمرینات خود را با فرمت studentID\_studentName\_HW2 در مودل آپلود کنید. لطفا ياسخ ها خوانا و تميز نوشته شوند.

سوالات و مشكلات خود را به ايميل computerarchitecture2018@gmail.com بفرستيد.

#### سوال امتيازي

پردازنده ای را در نظر بگیرید که دارای حافظه نهان دو سطحی (L1, L2) است. در حافظه L1 نرخ موفقیت  $^{4}$   $^{8}$  است و زمان دسترسی به حافظه <sup>۶</sup> 2ns می باشد و در حافظه L2 در ۹۵٪ مواقع داده ها در آن یافت می شوند و در 15ns می توان به آن داده ها دسترسی پیدا کرد. اگر زمان دسترسی به حافظه اصلی 100,000ns باشد، بطور میانگین زمان دسترسی به حافظه چقدر است؟

Access time = Hit Time + (Miss Rate x Miss Penalty)

 $T_{L1} = 2 + (0.97 \times T_2)$ 

 $T_{L2} = 15 + (0.05 \times 100000) = 5015$ 

 $=> T_{L1} = 2 + (0.97 \times 5015) = 4866.55$ 

<sup>&</sup>lt;sup>5</sup> Hit rate

<sup>&</sup>lt;sup>6</sup> Hit time