# Computer Architecture Lab Session 3

**ROM & RAM** 

Bardia Ardakanian 9831072

Ali Asad 9831004

# طراحی یک Read-only memory با زبان

برای نوشتن یک Read-only memory ابتدا موجودیت Rom را تعریف می کنیم، برای سنکروم بودن Rom با اندازه Rom با اندازه Rom برایش clock و reset می گذاریم. در این برنامه ما سعی در طراحی یک ROM با اندازه Rom بوده ایم. به حالتی که اعداد ۱ الی ۱۵ را در خود ذخیره کند.

کد زیر برنامه موجودیت ROM است.

```
library ieee;
use ieee.std logic 1164.all;
use ieee.std logic arith.all;
use ieee.std logic unsigned.all;
--ROM with clock and reset
--each word is 1 bytes (or 8 bits)
--this architecture is 16 x 8
entity ROM is port(
       clk
                             : in std logic;
       rst
                              : in std_logic;
       enable
                                     : in std_logic;
                            : in std logic;
       read
       address
                                     : in integer range 0 to 15;
                             : out std_ulogic_vector(7 downto ∅)
       dout
);
end ROM;
architecture behave of ROM is
       type ROM_Array is array (0 to 15) of std_ulogic_vector (7 downto 0);
       constant content: ROM_Array := (
              "00000000", "00000001", "00000010", "00000011", "00000010", "00000111", "00000100", "00000111", "00001000", "00001001", "00001010", "00001011", "00001110", "00001111", "00001110", "00001111", "00001110", "00001111"
       );
begin
     process(clk, rst, enable, read, address)
     begin
          if(rst = '1') then
               dout <= "ZZZZZZZZ";</pre>
          elsif(clk'event and clk = '1') then
               if (enable = '1') then
                    if (read = '1') then
                         dout <= content(address);</pre>
                    else
                         dout <= "ZZZZZZZZZ";</pre>
                    end if;
               end if;
          end if:
     end process;
end behave;
```

### ROM برای Test Bench

برای طراحی Test Bench ابتدا باید موجودیت ROM\_TB را بسازیم، حال سیگنال های ورودی را تعریف می کنیم. در ابتدا سیگنال ROM را ۱ می گذاریم و هر ۵ نانو ثانیه ان را not می کنیم تا ROM ما سنکروم شود.

بعد از این مرحله سیگنال reset را ۱ می گذاریم تا برنامه از حالت خاصی شروع نشود. مقدار اولیه سیگنال معد از این مرحله سیگنال ۱۵ را بخوانیم. می گذاریم زیرا می خواهیم از خانه ۱ لی ۱۵ را بخوانیم.

بعد از ۲۰ نانو ثانیه تاخیر سیگنال reset را ۰ می کنیم و سیگنال read را هم ۱ می کنیم تا امکان خواندن داده از ROM فراهم شود.

بعد در یک loop مقدار address را هر ۲۰ نانو ثانیه ۱ واحد ببیشتر می کنیم تا روی خانه های حافظه ROM پیمایش داشته باشیم.


کد تست بنچ به صورت زیر است:


```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity ROM_TB is
end ROM TB;
architecture TB of ROM_TB is
component ROM is port(
      clk
                       : in std_logic;
      rst
                       : in std_logic;
      enable
                              : in std_logic;
      read
                       : in std_logic;
      address
                              : in integer range 0 to 15;
                 : out std_ulogic_vector(7 downto 0)
      dout
);
end component;
signal T_Clock, T_Reset, T_Enable, T_Read : std_logic;
signal T Address
                                   : integer range 0 to 15;
                                          : std_ulogic_vector(7 downto ∅);
signal T_Dout
begin
    U_ROM: ROM port map (
           T_Clock,
            T_Reset,
           T_Enable,
            T Read,
            T_Address,
            T_Dout
    );
    clock process: process
    --clock
    begin
        T Clock<='1';
        wait for 5 ns;
        T Clock<='0';
        wait for 5 ns;
    end process;
```


```
process
    begin
      T_Enable <= '1';</pre>
      T_Read <= '0';
      T_Reset <= '1';
      T_Address <= 0;</pre>
      wait for 20 ns;
      T_Reset <= '0';
      T_Read <= '1';
      for i in 0 to 31 loop
          wait for 20 ns;
          T_Address <= T_Address + 1;</pre>
      end loop;
      wait;
    end process;
end TB;
```

# Wave خروجي برنامه

# Wave خروجی Test Becnh برنامه ما به صورت زیر است:








همانطور که در Wave خروجی مشاهده می کنید اعداد خانده شده از روی ROM از ۱۰ الی ۱۵ است و برنامه ما خروجی درست نشان داده است.

### شماتیک ROM

همانطور که مشاهده می کنید واحد کنترلی اجازه خروج داده را از ROM می دهد و خود ROM از یک دیکودر  $^{*}$  به ۱۶ استفاده می کند چون  $^{*}$  هست و ادرس ها  $^{*}$  بیتی هستند.



#### **RAM**

میخواهیم یک Random Access Memory با دو ورودی (Dual Port) طراحی کنیم.

بدين صورت كه همزمان بتواند از اين حافظه بنويسيم يا بخوانيم.

برای طراحی این واحد حافظه در زبان VDHL ، ابتدا موجودیت مورد نظر را تعریف کرده و سپس ورودی و خروجی های مربوطه را مشخص می کنیم.

سپس به طراحی معماری رفتاری این ماژول میپردازیم.

بدین صورت که ابتدا یک subtype ۸ بیتی تعریف میکنیم و سپس ۶۴ واحد از این زیرنوع را تعریف میکنیم. در واقع یک آرایه دوبعدی ساخته ایم که ۴۴\*۸ بیت میتواند ذخیره کند.

این آرایه همان RAM است .

حال در ادامه هر قسمت از عملیات های خواندن و نوشتن را در proccess جداگانه تعریف می کنیم و در صورت اجازه داشتن به نوشتن یا خواندن در هر کدام ، به ترتیب در RAM در آدرس داده شده می نویسیم یا داده را از آدرس داده شده می خوانیم.

در ادامه کد RAM را به زبان VHDL مشاهده میکنید:

```
library ieee;
use ieee.std logic 1164.all;
entity ram is
    port (
               : in std logic;
        arst
               : in std logic;
        clk
        enable : in std_logic;
                : in std logic;
               : in std_logic;
        re
       r addr : in natural range 0 to 63;
       w addr : in natural range 0 to 63;
       data_in : in std_logic_vector(7 downto 0);
       data out : out std logic vector(7 downto 0)
end entity;
architecture behav of ram is
    subtype word t is std logic vector(7 downto 0);
    type ram_type is array(63 downto 0) of word_t;
    signal ram_sig : ram_type;
begin
    process (arst, clk, enable, re)
    begin
       if arst = '1' then
            data_out <= (data_out'range => 'Z');
        elsif (clk'event and clk = '1') then
            if enable = '1' then
                if re = '1' then
                    data_out <= ram_sig(r_addr);</pre>
                else
                    data_out <= (data_out'range => 'Z');
                end if;
```

```
end if;
end if;
end process;
-- End of Read Proccess Section

-- Write Proccess Section

process (clk, enable, we)
begin
   if (clk'event and clk = '1') then
        if enable = '1' then
            if we = '1' then
                ram_sig(w_addr) <= data_in;
        end if;
        end if;
        end if;
end process;
-- End of Write Proccess Section
end behav;</pre>
```

### RAM برای Test Bench

برای اینکه به درستی ماژول RAMی که طراحی کردیم پی ببریم تست بنچ برای آن نوشته و خروجی تست بنچ را با خروجی مورد نظر خود مقایسه میکنیم.

برای طراحی Test Bench ابتدا باید موجودیت ram\_tb را بسازیم، حال سیگنال های ورودی را تعریف می کنیم. در ابتدا سیگنال clock را ۱ می گذاریم و هر ۵ نانو ثانیه ان را not می کنیم تا RAM ما سنکروم شود.

بعد از این مرحله سیگنال reset را ۰ می گذاریم تا برنامه از حالت خاصی شروع نشود. مقدار اولیه سیگنالهای re\_sig, we\_sig و r\_adde\_sig را ۰ می گذاریم و re\_sig, we\_sig را غیر فعال می کنیم.

حال در دو حلقه به تست کد میپردازیم.

در حلقه اول که  $\alpha$  بار اجرا می شود، به ترتیب در آدرس های 05و  $\alpha$ 0 و  $\alpha$ 0 و  $\alpha$ 1 داده های در

05و 0Aو 0Fو 14و 19 را مىنويسيم.

در حلقه دوم که ۵ بار اجرا می شود، به ترتیب از آدرس های 05و OAو 0Fو 14و 19 در RAM داده های

05و OAو OFو 11و 19 را مىخوانيم.


با این حساب عملیات نوشتن و خواندن به درستی انجام می شود.

در ادامه کد تست بنچ و خروجی شبیه سازی را مشاهده می کنید.

```
library ieee;
use ieee.std logic 1164.all;
use IEEE.std logic arith.all;
use ieee.std logic unsigned.all;
entity ram_tb is -- entity declaration
end ram tb;
architecture Testbench of ram_tb is
    component ram is
       port (
           arst : in std_logic;
                   : in std logic;
           enable : in std logic;
                  : in std_logic;
                   : in std logic;
           re
           r addr : in natural range 0 to 63;
           w_addr : in natural range 0 to 63;
           data in : in std logic vector(7 downto 0);
           data_out : out std_logic_vector(7 downto 0)
       );
   end component;
   signal arst_sig, clk_sig, enable_sig, re_sig, we_sig : std_logic;
    signal r_Addr_sig, w_Addr_sig
                                                       : natural range 0 to 63;
                                                        : std_logic_vector(7 dow
    signal data_in_sig, data_out_sig
nto 0);
begin
    ram_compo : ram port map(
       r_Addr_sig, w_Addr_sig,
       data_in_sig, data_out_sig
    );
```

```
clk_proccess : process
    begin
        clk_sig <= '1'; -- clock cycle 10 ns</pre>
        wait for 5 ns;
        clk_sig <= '0';
        wait for 5 ns;
    end process;
    process
    begin
        enable_sig <= '1';</pre>
        we sig <= '0';
        w_Addr_sig <= 0;
        r_Addr_sig <= 0;
        data_in_sig <= (data_in_sig'range => '0');
        wait for 20 ns;
        for i in 0 to 4 loop
            w_Addr_sig <= w_Addr_sig + 5;</pre>
            data_in_sig <= data_in_sig + "101";</pre>
            we_sig <= '1';
            wait for 10 ns;
        end loop;
        for i in 0 to 4 loop
            r_Addr_sig <= r_Addr_sig + 5;</pre>
            re sig
            wait for 10 ns;
        end loop;
    end process;
end Testbench;
```

# خروجی شبیه سازی



طبق توضیحات داده شده، خروجی درست است.

