
## Билет 25

## 1. МЕТОДЫ РАСЧЕТА НЕЛИНЕЙНЫХ ЦЕПЕЙ

Метод линеаризации заключается в замещении нелинейного элемента эквивалентной линейной схемой, справедливой для ограниченного диапазона изменения тока и напряжения в нелинейном элементе. Такое замещение нелинейного элемента позволяет описывать электрическое состояние нелинейной цепи с помощью системы линейных уравнений.



Ріїс. 4.4. Кусочію линенная аппроксимація ВАХ лиода

1 ис. 4.5. Эквивалентная линейная схема днода при прямом смещении

Практическим воплощением метода линеаризации является метод кусочно-линейной аппроксимации, заключающийся в замене заданной нелинейной характеристики ломаной прямой с одной или несколькими точками излома.

Наиболее просто эта задача решается в частном случае, когда нелинейность характеристики мала или участок характеристики, в пределах которого работает нелинейный элемент, известен и может быть аппроксимирован прямой без излома. В этом случае нелинейный резистивный элемент заменяется источником постоянной ЭДС и линейным сопротивлением, равным его дифференциальному сопротивлению [1]. Сказанное можно продемонстрировать для случая применения в нелинейной цепи неуправляемого полупроводникового элемента — диода. Как видно из рис. 4.4, ВАХ диода легко поддается кусочно-линейной аппроксимации. Действительно, реальная ВАХ диода может быть разбита на три области: прямого (участок СD) и обратного (участок АE) смещения, а также область пробоя (участок АВ). В каждой из этих областей ВАХ близка к линейной. Поэтому ВАХ диода может быть представлена тремя отрезками прямых (С'D, E'A, A'B).

Прямая ветвь ВАХ диода (прямая C'D, включающая отрезок CD и его продолжение до перессчения с осью абсцисс), в этом случае может быть аппроксимирована линейной функцией вида

$$U_{100} = U_{100} + Ir_{10}, (4.3)$$


где  $U_{00}$ — напряжение, определяемое отрезком OC' на оснабсцисс от начала координат до пересечения прямой C'D с осью абсцисс (продолжение линейного участка CD прямой ветви BAX диода).

Напряжение  $U_{n0}$  представляет собой остаточное напряжение диода (напряжение отсечки диода при прямом его смещении) и носит название порогового напряжения диода, начиная с которого зависимость тока диода от возрастающего значения, приложенного к нему напряжения можно считать линейной. Диод при прямом смещении может быть заменен эквивалентной линейной схемой, приведенной на рис. 4.5.

## **2.**Эквивалентная схема биполярного транзистора в у-параметрах.

## Схема в h параметрах

На практике для высокочастотных усилителей применяют чаще схему в у параметрах. Формулы для схемы с ОЭ.



$$\dot{I}_{\rm B} = y_{113}\dot{U}_{\rm B3} + y_{123}U_{\rm K3}; \ \dot{I}_{\rm K} = y_{213}\dot{U}_{\rm B3} + y_{223}\dot{U}_{\rm K3}. \ \dot{I}_{\rm K}$$

$$y_{119} = \left(\frac{\Delta I_6}{\Delta U_{69}}\right)_{U_{K9} = 0}$$

величина обратная входному сопротивлению, т. е. входная пронодимость при коротком замыкании;

$$y_{213} = \left(\frac{\Delta I_{K}}{\Delta U_{E3}}\right)_{U_{K3}=0}$$

- проводимость прямой передачи, т. е. величина, характеризующая воздействие входного напряжения на выходной ток при корогком замыкании.

Для случая обратного короткого замыкания

$$y_{129} = \left(\frac{\Delta I_{\rm B}}{\Delta U_{\rm K9}}\right)_{U_{\rm B9}=0}$$

проводимость обратной передачи, т. е. величина, характеричующая воздействие выходного напряжения на входной ток при обратном коротком замыканни;

$$y_{223} = \left(\frac{\Delta I_{\rm K}}{\Delta U_{\rm K3}}\right)_{U_{\rm B3} = 0}$$

выходная проводимость при обратном коротком замыкании.

**3. Резисторно-транзисторная** логика (РТЛ) — технология построения логических электронных схем на базе простых транзисторных ключей.




рис. 10.3. Формировичие унравляющих токов нри каскадировании РТЛ.

Логические элементы, относящиеся к группе РТЛ были, пожалуй, первыми логическими элементами, ориентированными иа интегральное исполнение (в гибридной технологии). Впервые такие элементы начали серийно выпускаться промышленностью в СССР в начале 60-х годов.

Статические характеристики РТЛ




рис. 10.1. Резисторно-транзисторный логический элемент.

Схема классического РТЛ, реализующего суммирование токов в базе биполярного ключа, приведена на рис. 10,1.

В схеме, реализующей логическую функцию "ИЛИ-НЕ", ток  $I_i$ , должен быть равен  $I_{\text{бн}}$  (без учета ответвления тока в параллельные цепи). В схеме "И-НЕ" управляющий ток базы (при тех же условиях)

$$I_{\acute{a}_N} = \sum_{1}^{M} I_i > I_{\acute{a}i}$$
 должен обеспечить переключение и

насыщение биполярного транзистора, а ток  $I_{d_{M-1}} = \sum_{1}^{M-1} I_i < I_{\acute{a}\acute{t}}$  не должен приводить к заметному

изменению выходного напряжения.

Входные характеристики РТЛ при реализации функций "И-НЕ" (б) и "ИЛИ-НЕ" (а) изображены на рис. 10.2.




рис. 10.2. Входные характеристики РТЛ. и) логического элемента "ИЛИ-НЕ" (при одном или иескольких входных воздействиях), 6) логического элемента "И-НЕ".

В схемах РТЛ мы впервые сталкиваемся со специфической для цифровых элементов проблемой электрической связи выходов нескольких предшествующих логических элементов с последующим элементом. Именно эта проблема проявляется наиболее ярко (ради этого, собственно, мы и рассматриваем эту устаревшую схему).

Суть проблемы в том, что величина управляющего тока зависит не только от величины входного напряжения и соответствующего ему входного сопротивления (как было в простейшем ключе), но и от величины (и их комбинации) входных напряжений на других входах схемы. При этом можно отыскать наихудшую комбинацию входных напряжений, при которой взаимное влияние будет наиболее существенным.

Нетрудно убедиться, что в нашем случае такой комбинацией будет:

- ◆ для схемы "ИЛИ-НЕ" на одном входе высокий потенциал (минимальный уровень), на остальных низкий (максимальный уровень);
- ◆ для схемы "И-НЕ" на одном входе низкий потенциал (максимальный уровень), на остальных высокий (максимальный уровень).

Приведенные положения иллюстрируются эквивалентными схемами рис. 10.3.

$$\begin{split} I_6 = & \left(U_{\text{мин}}^{\text{"l"}} - U_{69}\right) \middle/ R_1 - \sum_{1}^{N-1} \left(U_{69} - U_{\text{макс}}^{\text{"0"}}\right) \middle/ R_i > I_{6_H} \text{,} \\ \text{или при } R_1 = R_2 = & \cdots R_N = R_6 \\ & I_6 = & \left(U_{\text{мин}}^{\text{"l"}} - U_{69}\right) \middle/ R_1 - \left(N-1\right) \left(U_{69} - U_{\text{макс}}^{\text{"0"}}\right) \middle/ R_6 \text{,} \end{split}$$

Для схемы а)

**помехоустойчивость** логических схем РТЛ определяется:

- ◆ значениями коэффициентов разветвления и объединения;
- предельными отклонениями параметров схемных элементов и напряжений;
- ♦ заданным быстродействием схемы.

Практически все проблемы РТЛ связаны неизбежным ответвлением управляющих токов в нефункциональные (но отношенню рассматриваемому входу) входные цепи. Как только позволила технология в интегральных схемах были реализованы Диодно-Транзисторные Логические элементы (ДТЛ), использующие во входных цепях элементы-диоды, нелинейные исключающие подобное ответвление. Быстродействие элементов пожалуй, самое низкое использовавшихся в практике логических элементов. Достоинства: Конструктивная простота; Низкая стоимость.

**Недостатки**: Высокая рассеиваемая мощность (как на включенном ключе так и на резисторах); Нечёткий уровень сигналов (уровень единицы от ~0,9В до напряжения питания); Крайне низкое быстродействие; Низкая помехоустойчивость; Сложность разработки; Низкая нагрузочная способность выходов (обычно не более трёх входов других элементов).