

МІНІСТЕРСТВО ОСВІТИ ТА НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ «КИЇВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ» КАФЕДРА ОБЧИСЛЮВАЛЬНОЇ ТЕХНІКИ

# Лабораторна робота №5

з дисципліни «Технології проектування комп'ютерних систем» на тему: «Блок множення»

Виконав: студент 4-го курсу факультету ІОТ групи ІО-41 Демчик В. В. НЗК 4111

Перевірив: проф. Сергієнко А. М.

Тема: Блок множення.

**Мета та основні завдання роботи**: оволодіти знаннями і практичними навичками з проектування обчислювальних блоків послідовної дії, таких як блок множення (MPU), включаючи його керуючий автомат (finite state mashine - FSM). Лабораторна робота також служить для оволодіння навичками програмування та налагодження опису блоків послідовного дії і FSM на мові VHDL.

Завдання на лабораторну роботу: розробити блок множення за наведеними нижче умовами:

| № завдання | Функція, яка обчислюється                          |  |
|------------|--|--|
| 6          | Y=A*В зі зсувом множника вліво, а множеного вправо |  |

Розрядність вхідних операндів – 16 біт.

Виконати описання поведінкової операційного блоку, керуючого автомату, моделі, стенду для тестування. Провести аналіз отриманих графіків роботи схем.

#### Хід проектування:

Оскільки операції знакові, а подання операндів відбувається в прямому коді, то використовуватимемо наступний формат вхідних операндів:

Перші 15 біт – значущі, 16-тий біт – знаковий.

Звідси випливає, що для результату необхідно 30 значущих та 1 знаковий біт. Знаковий біт виводитимемо окремо, а значущі через вихідну шину як 15-бітні слова, за допомогою керуючого біту.

Заданий за варіантом спосіб множення — четвертий. Його структурна схема наступна:




Рис. 4.4. Четвертая схема умножения

## 1. Проектування операційного блоку:

Для операційного блоку нам знадобляться:

- 30-бітний регістр для зберігання значущих бітів операнду А, який крім цього має виконувати лівий зсув та запам'ятовування знаку А.
- 15-бітний регістр для зберігання значущих бітів операнду В, який крім цього має виконувати правий зсув, перевірку молодшого біту, перевірку вичерпності, та запам'ятовування знаку А.
- 30-бітний (на виході) суматор (із 15-бітними входами).
- 30-бітний регістр для зберігання проміжних результатів додавання на суматорі та остаточного результату, який крім того має виконувати корекцію\* результату.
- 2-бітна XOR-схема, на якій відбувається визначення знаку результату.
- 30-бітну схему NOR, на якій відбувається перевірка нульового результату.
- Мультиплексор, який залежно від керуючого сигналу забезпечує подачу на вихідну шину 15-ти старших чи 15-молодших значущих бітів результату.

Операційний блок має наступні входи та виходи:

| Найменування      | Тип (in/out)   | Призначення                                  |  |  |  |
|-------------------|----------------|--|--|--|--|
|                   | Виходи назовні |  |  |  |  |
| C                 | in             | Синхросигнал                                 |  |  |  |
| RST               | in             | Скидання                                     |  |  |  |
| DA                | in             | Шина операнду А                              |  |  |  |
| DB                | in             | Шина операнду В                              |  |  |  |
| OUTHL             | in             | Керуючий біт мультиплексору (1 – видача 15   |  |  |  |
|                   |                | молодших бітів, 0 – видача 15 старших бітів) |  |  |  |
| N                 | out            | Знаковий біт результату                      |  |  |  |
| Z                 | out            | Біт-ознака нульового результату              |  |  |  |
| DP                | out            | Шина результату                              |  |  |  |
| Виходи на автомат |                |  |  |  |  |
| LAB               | in             | Скидання поточних станів регістрів та бітів  |  |  |  |
|                   |                | ознак, завантаження нових                    |  |  |  |
| SHIFT             | in             | Дозвіл зсуву                                 |  |  |  |
| ADD               | in             | Збудження суматора                           |  |  |  |
| REZ               | in             | Дозвіл корекції результату та збудження XOR  |  |  |  |
|                   |                | визначення знаку результату                  |  |  |  |
| B0                | out            | Молодший біт операнду В                      |  |  |  |
| STOP              | out            | Біт-ознака вичерпності операнду В            |  |  |  |

Задля зменшення кількості тактів формування бітів-ознак B0 та STOP на регістрі RG\_B відбувається завчасно, перед основною дією поточного такту, аби на

<sup>\* -</sup> під корекцією результату мається на увазі одноразовий правий зсув, необхідність застосування якого було визначено в процесі відлагодження.


наступному такті автомат вже мав змогу на основі обробки цих бітів видати нові управляючі сигнали до операційного блоку.

## Код операційного блоку:

```
library IEEE;
use IEEE.Numeric_Bit.all;
use CNetwork.all;
entity OB is
port(C: in BIT; --synchro
RST: in BIT; --reset
LAB: in BIT; -- load A,B, reset P
SHIFT: in BIT; --shift A and B flag
OUTHL: in BIT; --get first(1) or last(0) result word
DA: in BIT_VECTOR(15 downto 0); -- A bus
DB: in BIT_VECTOR(15 downto 0); --B bus
ADD: in BIT; --adder start flag
REZ: in BIT; --correction flag
B0: out BIT; --first bit B flag
STOP: out BIT; --stop flag
Z: out BIT; -- result zero flag
N: out BIT; -- result sign
DP: out BIT_VECTOR(14 downto 0)); -- result bus
end OB;
architecture BEH of OB is
signal A:bit_vector(29 downto 0); -- register A data
signal SA:bit; -- A sign bit
signal B:bit_vector(14 downto 0); -- register B data
signal SB:bit; --B sign bit
signal S: unsigned(29 downto 0); -- adder buffer
signal P: unsigned(29 downto 0); -- register P data
begin
-- register A
RG A:process(C,RST)
variable high, low:natural;
begin
if RST='1' then
       A<="0000000000000000000000000000000"; --reset all 30 bits
elsif C='1' and C'event then
       if LAB='1' then
               A(29 downto 15)<="00000000000000"; --reset 15 last bits
               SA<=DA(15); --load A sign bit
               A(14 downto 0)<=DA(14 downto 0); -- load A data bits
               high:=14; --start values of pointers
               low:=0;
       elsif SHIFT='1' then
               if high/=29 then
                       A(high+1 downto low+1)<=A(high downto low); --left shift
                       A(low) < = '0';
                       high:=high+1;
                       low:=low+1;
               end if;
       end if:
end if;
end process;
```


```
-- register B
RG B:process(C,RST)
begin
if RST='1' then
       B<="000000000000000";
                                      --reset register
       STOP<='0'; --reset checks bits
       B0<='0';
elsif C='1' and C'event then
       if LAB='1' then
               STOP<='0':
                              --reset checks bits
               B0 <= '0';
          if DB(0)='1' then B0<='1'; else B0<='0'; end if; --check first bit of B
               if BIT_TO_INT(DB(14 downto 0))=0 then STOP<='1'; else STOP<='0'; end if; --if B=0 then
stop
               SB<=DB(15); --load B sign bit
               B(14 downto 0)<=DB(14 downto 0); --load B data bits
       elsif SHIFT='1' then
               if B(1)='1' then B0<='1'; else B0<='0'; end if;
               if BIT_TO_INT('0'&B(14 downto 1))=0 then STOP<='1'; else STOP<='0'; end if;
               B \le 0' \& B(14 \text{ downto } 1); --\text{right shift}
  end if;
end if:
end process;
-- Adder
SM:S(29 downto 0) <= unsigned(P)+unsigned(A) when ADD='1' else P(29 downto 0);
-- register P (result)
RG P:process(C,RST,P)
variable zi:bit;
begin
if RST='1' then
       P<="0000000000000000000000000000000000"; --reset
elsif C='1' and C'event then
       if LAB='1' then
               elsif REZ='1' then
               P<='0'&P(29 downto 1); --result correction
               N<=SA xor SB;
       else
               P(29 \text{ downto } 0) \le S(29 \text{ downto } 0);
       end if;
end if;
zi:='0'; --zero result check
for i in P'range loop
       zi = zi or P(i);
end loop;
Z<= not zi; -- zero result flag
end process;
--output multiplexor
MUX_P:DP<= bit_vector(P(14 downto 0)) when OUTHL='1' else bit_vector(P(29 downto 15));
end BEH;
```

## Згенерована схема операційного блоку на основі описаної архітектури:



## 2. Проектування керуючого автомату:

З врахуванням всіх особливостей реалізації операційного блоку, а також тієї умови, що автомат має забезпечувати безперервну роботу, маємо алгоритм дії нашого автомату, дещо модифікований в порівнянні зі стандартним алгоритмом множення четвертим способом:



Автомат має наступні входи та виходи:


| Найменування               | Тип (in/out) | Призначення                                 |  |  |
|----------------------------|--------------|---|--|--|
| Виходи назовні             |              |   |  |  |
| С                          | in           | Синхросигнал                                |  |  |
| RST                        | in           | Скидання                                    |  |  |
| START                      | in           | Початок роботи                              |  |  |
| RDY                        | out          | Сигнал про завершення роботи                |  |  |
| Виходи на операційний блок |              |   |  |  |
| LAB                        | out          | Скидання поточних станів регістрів та бітів |  |  |
|                            |              | ознак, завантаження нових                   |  |  |
| SHIFT                      | out          | Дозвіл зсуву                                |  |  |
| ADD                        | out          | Збудження суматора                          |  |  |
| REZ                        | out          | Дозвіл корекції результату та збудження XOR |  |  |
|                            |              | визначення знаку результату                 |  |  |
| B0                         | in           | Молодший біт операнду В                     |  |  |
| STOP                       | in           | Біт-ознака вичерпності операнду В           |  |  |

Як бачимо, подача керуючих сигналів визначається станом автомату, отже по типу це автомат Мура.

#### Код управляючого автомату:

```
entity FSM is
port(
C: in BIT; --synchro
RST: in BIT; --reset FSM
START: in BIT; --start FSM
B0: in BIT:
STOP: in BIT; -- check '1' bits of B
LAB: out BIT; -- load operands
SHIFT: out BIT; --shift A and B
ADD: out BIT; -- add
REZ: out BIT;
RDY: out BIT); --finish
end FSM:
architecture BEH of FSM is
type STATES is (ststart,st1,st2,st3,st4,stfinish); --machine states
signal st:STATES; --current state
begin
STATE:process(C,RST) -- state register
begin
if RST='1' then
st<=ststart;
elsif C='1' and C'event then
        if st=ststart and START='1' then
                st<=st1; --from start to load-operands-state
        elsif st=st1 and STOP='1' then
                st<=stfinish; --if B=0 then finish without other states
        elsif st=st1 and STOP='0' and B0='1' then
                st \le st2; --if B(0)=1 then ADD
        elsif st=st1 and STOP='0' and B0='0' then
                st \le st3; --if B(0)=0 then SHIFT
   elsif st=st2 then
                st<=st3; --after ADD always SHIFT
        elsif st=st3 and STOP='0' and B0='0' then
                st<=st3; --if after SHIFT B(0)='0' then one more SHIFT
        elsif st=st3 and STOP='0' and B0='1' then
                st<=st2; --if after SHIFT B(0)='1' then ADD
        elsif st=st3 and STOP='1' then
                st<=st4: --if after SHIFT B=0 then RSH result
                st<=stfinish; --always go to finish after RSH
        elsif st=stfinish and START='1' then
                st<=ststart;
        end if;
end if:
end process;
-- output signals logic
LAB<='1' when st=st1 else '0';
ADD<='1' when st=st2 else '0';
SHIFT<='1' when st=st3 else '0';
REZ<='1' when st=st4 else '0';
RDY<='1' when st=stfinish else '0';
end BEH;
```

## Згенерована схема керуючого автомату на основі описаної архітектури:




#### 3. Проектування блоку множення:

Проектування блоку множення полягає лише в розміщенні спроектованих в попередніх розділах компонентів та правильному підключенні портів.

#### Код блоку множення: entity MPU is port(C : in BIT; RST: in BIT; START:in BIT; **OUTHL:** in BIT: DA: in BIT\_VECTOR(15 downto 0); DB: in BIT\_VECTOR(15 downto 0); RDY: out BIT; Z: out BIT; N: out BIT; DP: out BIT VECTOR(14 downto 0)); end MPU: architecture BEH of MPU is component OB is port( C: in BIT; --synchro RST: in BIT; --reset LAB: in BIT; -- load A,B, reset P SHIFT: in BIT; --shift A and B flag OUTHL: in BIT; --get first(1) or last(0) result word DA: in BIT\_VECTOR(15 downto 0); -- A bus DB: in BIT\_VECTOR(15 downto 0); -- B bus ADD: in BIT; --adder start flag REZ: in BIT; --correction flag B0: out BIT; --first bit B STOP: out BIT; --stop flag Z: out BIT; -- result zero flag N: out BIT; -- result sign DP: out BIT\_VECTOR(14 downto 0)); -- result bus end component; component FSM is port( C: in BIT; --synchro RST: in BIT; --reset FSM START: in BIT; --start FSM B0: in BIT; --first bit B flag STOP: in BIT; -- check '1' bits of B LAB: out BIT; -- load operands SHIFT: out BIT; --shift A and B ADD: out BIT; -- add REZ: out BIT; --correction flag RDY: out BIT); --finish end component; signal lab, shift, add, b0, stop, rez: bit; begin --operation block U\_OP:OB port map(C,RST, LAB=>lab, SHIFT=>shift, ADD=>add,B0=>b0,OUTHL=>OUTHL, DA=>DA, DB=>DB, STOP=>stop, REZ=>rez,

Z=>Z,N=>N,DP=>DP);

## Згенерована схема блоку множення на основі описаної архітектури:



## Результати симуляції роботи блоку множення:

Для перевірки спочатку завантажимо такі значення А та В:


 $A=0ABC_{16}=00001010101111100_2$ 

 $B = -0CBA_{16} = 1000110010111010_2$ 

Результат має бути:

 $P=889C98_{16}=100010001001110010011000_2$ 

N=1



Потім такі:


 $A = -000A_{16} = 1000000000001010_2$ 

 $B \!\!=\!\! 000 A_{16} \!\!=\!\! 0000000000001010_2$ 

Результат має бути:

 $P=64_{16}=01100100_2$ 


N=1



I в кінці такі:  $A=-000B_{16}=1000000000001011_2$   $B=-000B_{16}=1000000000010101_2$  Результат має бути:

 $P=79_{16}=01111001_2$ 

N=0



Як бачимо, результати всіх трьох тестів відповідають очікуваним. В останньому тесті можна спостерігати безперервну роботу автомату. При цьому можна спостерігати що порівняно з канонічним множенням (додаванням до результату А В разів) кількість тактів значно зменшилася, і дорівнює кількості одиничних бітів в операнді В + 1 такт на зчитування операндів + 1 такт на корекцію + 1 такт на запис результату.