# МІНІСТЕРСТВО ОСВІТИ І НАУКИ, МОЛОДІ ТА СПОРТУ УКРАЇНИ

# НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ «КИЇВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ»

## Архітектура комп'ютерів

Частина 2 «Розробка та дослідження цифрових пристроїв на ПЛІС» Методичні вказівки до виконання лабораторних робіт

для студентів напряму підготовки 6.050102 «Комп'ютерна інженерія» 6.050103 «Програмна інженерія»

Рекомендовано
Вченою радою факультету
інформатики та обчислювальної
техніки НТУУ «КПІ»
Протокол № \_\_ від
\_\_.\_\_\_.2012р.

Київ НТУУ «КПІ» 2012 Архітектура комп'ютерів. Частина 2. Розробка та дослідження цифрових пристроїв на ПЛІС. Методичні вказівки до виконання лабораторних робіт. [Текст] / Уклад.: В.І.Жабін, І.А.Клименко— К.: HTYY «КПІ», 2012. — 36 с.

Методичні вказівки призначені для студентів напряму підготовки 6.050102 «Комп'ютерна інженерія» та 6.050103 «Програмна інженерія» кафедри обчислювальної техніки всіх форм навчання. Наведено завдання та методичні вказівки до виконання лабораторних робіт з окремого розділу дисципліни «Архітектура комп'ютерів» — «Проектування та дослідження цифрових пристроїв на ПЛІС», контрольні питання для самоконтролю, список необхідної літератури.

4

Укладачі:

В.І.Жабін, д.т.н., професор

І.А.Клименко, к.т.н., доцент

Рецензент:

Теленик С.Ф., доктор технічних наук, професор

завідувач кафедри

автоматики і управління в технічних системах,

За редакцією укладачів

# **3MICT**

ВСТУП					4
Лабораторна	робота 2.1				
РОЗРОБКА	ПРОЦЕСОРНОГО	ЯДРА	ЗАСОБАМИ	САПР	
QUARTU	JS II				6
Лабораторна	робота 2.2				
РЕАЛІЗАЦІЯ	та дослідження	н цифро	ЭВИХ ПРИСТРО	ОЇВ НА	
МІКРОС	XEMI <i>CYCLONE II AL</i>	TERA		•••••	.11
СПИСОК РЕН	КОМЕНДОВАНОЇ ЛІТ	ЕРАТУРІ	A		. 15

#### ВСТУП

В методичних рекомендаціях узагальнені матеріали до виконання лабораторних робіт за тематичним розділом «Проектування цифрових пристроїв на ПЛІС» дисципліни «Архітектура комп'ютерів» для студентів напряму підготовки 6.050102 «Комп'ютерна інженерія» та «Програмна інженерія».

До кожної лабораторної роботи надані завдання до виконання роботи, стислі теоретичні відомості, рекомендації до проектування окремих вузлів ЕОМ та створення проектів в системі автоматизації проектування (САПР), посилання на рекомендовану літературу, контрольні питання для самостійної підготовки.

Тематика лабораторних робіт присвячена проектуванню та дослідженню спеціалізованих обчислювальних вузлів на сучасній елементній базі програмованих логічних інтегральних схемах (ПЛІС).

розробки Для проектування, та комплексного налагоджування розроблюваних пристроїв на ПЛІС, в тому числі систем-на-кристалі пропонується використання САПР Quartus II відомого виробника мікросхем Altera. В рукопису надані необхідні рекомендації застосуванню САПР. Для отримання практичних навичок розміщення проектів на мікросхемі та дослідження роботи розроблюваних вузлів під час виконання лабораторних робіт використовується налагоджувальний стенд компанії Altera DE2 Board, що є потужним та багатофункціональним учбовим засобом, широко застосованим у відомих університетах світу під час підготовки фахівців з розробки цифрової техніки на ПЛІС.

Методичні рекомендації містять список рекомендованої додаткової літератури.

Виконання лабораторних робіт дозволить розширити і закріпити теоретичні знання з відповідного розділу дисципліни, опанувати навички проектування і дослідження цифрових систем. Кожній лабораторній роботі повинна передувати самостійна підготовка студентів, в процесі якої вони докладно вивчають опис практичної роботи, відповідні розділи конспекту лекцій та літературні джерела. В процесі підготовки складається звіт про практичну роботу, в якому повинні бути відображені всі пункти теоретичного завдання, а також заготовлені для виконання експериментальної частини практичної роботи таблиці, алгоритми, схеми і таке інше. Перед початком лабораторної роботи результати підготовки перевіряються викладачем. Під час такої перевірки студент повинен представити заготовлений звіт і відповісти на контрольні питання. Перед заняття в лабораторії студент наступного представляє викладачеві цілком оформлений звіт за попередньою роботою. Звіт повинен містити короткі теоретичні відомості, необхідні для виконання завдання, відповіді на контрольні питання, схеми, формули, алгоритми, таблиці, діаграми, графіки, програмний код, звіти компілятора отримані при виконанні завдання та в процесі моделювання та експериментального дослідження розроблених пристроїв, а також висновки. виконання практичної роботи студент одержує після співбесіди за тематикою виконаної роботи.

## Лабораторна робота 2.1

# РОЗРОБКА ПРОЦЕСОРНОГО ЯДРА ЗАСОБАМИ САПР QUARTUS II

Література [7, 8, 9, 10, 11].

Mema poботи: вивчення САПР Quartus II для проектування ОС.

#### Завдання:

З урахуванням сучасної технології *SoC* розробити на сучасній елементній базі *FPGI* фрагмент процесорного ядра, що складається з арифметико-логічного пристрою (АЛП) і блоку управління (БУ). Тип блоку управління, арифметичну операцію, яка виконується в АЛП, а також необхідні параметри для проектування функціональних блоків процесорного ядра вибрати з табл. 5 - табл. 12. Побудувати модель розробленого пристрою з допомогою САПР *Quartus* II. Промоделювати роботу пристрою, дослідити часові параметри.

### Зміст звіту:

У звіті з лабораторної роботи подати графічну схему фрагмента ОС, розроблену засобами САПР Quartus II (Block Editor). Подати результати синтезу розробленого пристрою в САПР: графічну схему в логічних примітивах САПР (Netlist Viewers), результати розміщення та трасування в мікросхемі (Chip Planner), звіт компілятора про кількість задіяних ресурсів та призначення контактів (Compilation Reports: Instants, Primitives, Pins, Nets, Logic Clouds), звіт часового аналізатора про часові параметри пристрою, результати моделювання у вигляді часових діаграм (Simulation Report).

Таблиця 5. Функціональне призначення АЛП

				, , , , , , , , , , , , , , , , , , , ,			
$a_3$	$a_4$	$a_2$	$a_1$	F			
0	0	0	0	$Z = Y \times X$ , множення першим способом			
0	0	0	1	$Z = Y \times X$ , множення другим способом			
0	0	1	0	$Z = Y \times X$ , множення третім способом			
0	0	1	1	$Z = Y \times X$ , множення четвертим способом			
0	1	0	0	$Z = \frac{Y}{X}$ , способом ділення із зсувом дільника			
0	1	0	1	$Z = \frac{Y}{X}$ , способом ділення із зсувом залишку			
0	1	1	0	$Z = \sqrt{X}$			
0	1	1	1	C=A+B, додавання із плаваючою комою			
1	0	0	0	С=А-В, віднімання із плаваючою комою			
1	0	0	1	Пристрій для перетворення чисел з десяткової			
				системи числення в двійкову			
1	0	1	0	Пристрій для перетворення чисел з двійкової			
				системи числення в десяткову			
1	0	1	1	Обчислення функції			
				$Z = X^2 + 4Y$			
1	1	0	0	Обчислення функції			
				$Z = (X \times V)/8 + 4Y$			
1	1	0	1	Обчислення функції			
				Z=1/X+4Y			
1	1	1	0	Обчислення функції			
				Z = 2X/V - Y			
1	1	1	1	Обчислення функції			
				Z = 1/(X + 2Y)			

Таблиця 6. Вихідні дані до проектування БМУ

		Спосіб адресації	Структура	Ємність	Використати зону $\beta_4$
$a_4$	$a_2$	мікрокоманд	ПМК	ПМК (слів)	для перевірки слова
					МК
0	0	примусовий	лінійна		на непарність
0	1	примусовий	матрична	64	на парність
1	0	відносна	лінійна		на непарність
1	1	Бідпоспа	, , , , , , , , , , , , , , , , , , ,		на парність

Спосіб мікропрограмування – горизонтальний;

Забезпечити занесення початкової адреси мікроалгоритму в регістр адреси мікрокоманд.

Таблиця 7. Вихідні дані до проектування БМУ

$a_6$	$a_5$	$a_4$	Тривалість мікрооперації	Початкова адреса мікропрограми
			підсумовування	
0	0	0	7	18h
0	0	1	4	0ah
0	1	0	3	06h
0	1	1	6	0eh
1	0	0	11	13 <i>h</i>
1	0	1	4	07 <i>h</i>
1	1	0	5	11 <i>h</i>
1	1	1	2	0bh

# Таблиця 8. Вихідні параметри для проектування блоку множення

$a_6$ $a_2$ $a_1$ Спосіб множення Розрядність операндів	1
---	---

0	0	0	1	16
0	0	1	2	8
0	1	0	3	16
0	1	1	4	8
1	0	0	1	8
1	0	1	2	16
1	1	0	3	8
1	1	1	4	16

Таблиця 9. Вихідні дані до проектування блоку ділення та обчислення кореня

$a_1$	Операція	$a_6$	Розрядність операндів
0	$Z = \frac{Y}{V}$ , способом ділення із зсувом дільника	0	8
U	$Z = \frac{1}{X}$ , спосооом ділення із зсувом дільника	1	6
1	$Z = \frac{Y}{Y}$ , способом ділення із зсувом залишку		8
	X	1	6
0	$Z = \sqrt{X}$	0	8
	_ •••	1	6
1	$Z = X^2$	0	8
1	$L - \Lambda$	1	6

<sup>\* —</sup> під час виконання операцій всі аргументи є правильними додатними дробами  $Y = 0, y_1 y_2 \dots y_n$  та  $X = 0, x_1 x_2 \dots x_n$ , причому Y < X.

Таблиця 10. Вихідні дані до проектування пристрою перетворення чисел

			Кількість		Розрядність
$a_1$	Операція	$a_6$	двійкових	$a_3$	двійкового

			тетрад		числа
	перетворення	0	2		
1	з десяткової системи числення в двійкову	1	3		
	перетворення	0	2	0	7
0	з двійкової системи		2	1	8
	числення в десяткову	1	3	0	7
		1	3	1	8

*Таблиця 11*. Вихідні дані до проектування пристрою для виконання обчислень із плаваючою комою

$a_1$	Операція	$a_6$	$a_0$	Операнди	$a_3$	Код
1	C=A+B	0	0	A > 0; B > 0	0	ДК
	C II B	0	1	A < 0; B > 0	Ü	A.C
0	C=A-B	1	0	A < 0; B < 0	1	ЗК
		1	1	A > 0; B < 0	1	

*Таблиця 12*. Вихідні дані до проектування пристрою для виконання обчислень із плаваючою комою

$a_6$	Розрядність порядку	$a_3$	$a_2$	Розрядність мантиси
0	4	0	0	6
	•	0	1	5
1	3	1	0	8
		1	1	7

## Контрольні запитання:

1. Навести основні функції САПР Quartus II, основні структурні складові.

- 2. Основні етапи проектування в САПР *Quartus* II.
- 3. Структура проекту САПР *Quartus* II. Створення файлів верхнього рівня проекту. Етапи графічного проектування.
  - 4. Етапи компіляції. Перегляд результатів компіляції.
- 5. Моделювання в САПР *Quartus* II. Виконання, налаштування, перегляд результатів.
- 6. Структура бібліотеки вбудованих функціональних елементів Ouartus II.
- 7. Призначення мегафункцій. Навести основні етапи проектування власної мегафункції, на основі вбудованих мегафункцій САПР Quartus II. Дати пояснення на простому прикладі.
- 8. Етапи створення блоків пам'яті в САПР *Quartus* II. Створення файлу ініціалізації пам'яті.

## Лабораторна робота 2.2

# РЕАЛІЗАЦІЯ ТА ДОСЛІДЖЕННЯ ЦИФРОВИХ ПРИСТРОЇВ НА MIKPOCXEMI *CYCLONE II ALTERA*

# Література [8, 9, 10, 11, 12]

**Мета роботи:** Вивчити мову опису обчислювальних систем на функціональному рівні *MSBI*. Отримає навички розробки програм синхронізації обміну даними між функціональними вузлами багатопроцесорної ОС. Отримати навички розробки вузлів ОС із використанням ПЛІС.

#### Завдання:

В якості вихідних даних для виконання лабораторної роботи використати проект створений та налагоджений під час виконання

лабораторної роботи №1. В меню *Setting* вибрати тип використовуваного пристрою ПЛІС (рис. 1): EP2C35F672C6 (назву сімейства мікросхеми можна побачити на мікросхемі, яка встановлена на платі Altera Development Kit DE2 (рис. 2). Виконати імпорт описів виводів ПЛІС на платі DE2 для чого після створення проекту застосувати команду «Import Assignments» (рис. 3) та підключити до проекту файл із призначеннями контактів, що знаходиться в комплекті з платою DE2 pin assignments.csv. Виконати повторну компіляцію вихідного проекту виконати завантаження розробленого пристрою в обрану ПЛІС. Перевірити його працездатність на макеті, для чого передбачити введення вихідних даних і видачу результату на систему індикації макета.

Під час моделювання помножувач має отримувати дані від перемикачів на платі і видавати результат на семисегментні індикатори. Опис модуля *top-level* lab3 MulVerilog.v на мові *Verilog* наведений у Додатку A.1.




Рис.1. Вибір сімейства мікросхем



Рис.2. Маркування мікросхеми




Рис.3. Призначення контактів мікросхеми




Рис.4. Підключення до проекту файлу з призначеннями контактів

Для цієї роботи знадобиться опис дешифратора індикаторів, який потрібно додати в проект.

Для програмування плати застосувати команду «*Program Device*». У вікні програматора (рис. 5) вибрати команду «*start*» для завантаження конфігурації в мікросхему.




Рис. 5. Вікно програматора

Для перевірки роботи пристрою слід задати на перемикачах 2 восьмирозрядних числа, після натискання кнопки КЕУ0 і отримати результат множення, що може бути сформованим на індикаторах, як зображено на рис. 6.



Рис. 6. Виведення результату на платі *DE*2

## Зміст протоколу:

Результат моделювання заданого пристрою в САПР *Quartus* II: Результати синтезу розробленого пристрою виконаного САПР – графічну

схему пристрою в логічних примітивах САПР (Netlist Viewers), результати розміщення та трасування пристрою в мікросхемі (Chip Planner), звіт компілятора про кількість задіяних ресурсів і призначених контактів (Compilation Reports: Instans, Primitives, Pins, Nets, Logic Clouds), звіт часового аналізатора про часові параметри пристрою.

### Контрольні запитання:

- 1. Поясніть основну ідею та загальний принцип використання мікросхем ПЛІС. Наведіть приклади основних відомих сімейств ПЛІС.
- 2. Наведіть основні параметри, загальну структурну організацію й структуру однієї комірки мікросхеми сімейства *Cyclon* II.
- 3. Охарактеризуйте особливості роботи з редактором контактів *Pin Planner*.
- 4. Поясніть основний принцип призначення контактів компілятором. Охарактеризуйте банки контактів мікросхеми *Cyclon* II. За якими способами можна виконати користувальницьке призначення контактів проекту?
  - 5. Опішить структуру та функції налагоджувального стенду DE2

## СПИСОК РЕКОМЕНДОВАНОЇ ЛІТЕРАТУРИ

- 1. Майерс Г. Архитектура современных ЭВМ. М.: Мир, 1985.
- 2. Жабин В.И. Архитектура вычислительных систем реального времени. Киев: BEK+, 2003. 176 с.
- 3. Прангишвили И.В., Стецюра Г.Г. Современное состояние проблемы создания ЭВМ с нетрадиционной архитектурой, управляемых

- потоком данных // Измерения, контроль, автоматизация. -1981, №1/35. с.36-48.
- 4. Водяхо А.И., Смолов В.Б., Плюснин В.У., Пузанков Д.В. Функционально ориентированные процессоры. Л.: Машиностроение, 1988. 224 с.
- 5. Валях Е. Последовательно-параллельные вычисления. М.: Мир, 1985. 456 с.
- 6. Додонов А.Г., Кузнецова М.Г. Реконфигурация как средство повышения живучести вычислительных структур//Моделирование и управление в распределенных системах. Киев: Наук.думка, 1988. С. 53-61.
- 7. Жабін В.І., Жуков І.А., Клименко В.В., Стиренко С.Г. Арифметичні та управляючі пристрої цифрових ЕОМ: Навчальний посібник. К.: Видавництво ВЄК +, 2008. 176 с.
- 8. Поляков А.К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры. М.: СОЛОН-Пресс, 2003. 320 с.
- 9. Комолов Д.А. Системы автоматизированного проектирования фирмы Altera. М.: Издательское предприятие РадиоСофт, 2002. 352 с.
- 10. <u>Quartus II Handbook Version 11.1</u>. 2010 http://www.altera.com/literature/hb/qts/quartusii\_handbook.pdf?GSA\_pos= 5&WT.oss\_r=1&WT.oss=quartus.
- 11. DE2 Development and Education Board. 2010 http://www.altera.com/education/univ/materials/boards/de2/unv-de2-board.html?GSA\_pos=3&WT.oss\_r=1&WT.oss=DE2.
- 12. Cyclone II Device Handbook. 2010 http://www.altera.com/literature/lit-cyc2.jsp?GSA\_pos=4&WT.oss\_r=1&WT.oss=cyclon.

- 13. <u>ModelSim-Altera Software Support.</u> 2010 http://www.altera.com/support/software/products/modelsim/mod-modelsim.html?GSA\_pos=4&WT.oss\_r=1&WT.oss=ModelSim.
- 14. Лонгботтом Р. Надежность вычислительных систем.М.: Энер гоатомиздат, 1985. 288 с.
- 15. Жабін В.І., Жуков І.А., Клименко В.В., Ткаченко В.В. Мікропроцесорні системи: Навчальний посібник. К.: Видавництво «СПД Гуральник», 2009. 492 с.
- 16. Каляев А.В. Многопроцессорные системы с программируемой архитектурой. М.: Радио и связь, 1984. 240 с.
- 17. Палагин А.В., Опанасенко В.Н. Реконфигурируемые вычислительные системы. Киев: Просвіта. 2006. 295 с.

# **А.1.** Програмний код модуля *top-level* з реалізацією введення/виведення даних з периферійних пристроїв плати *DE*2

```
module lab3 MulVerilog
          CLOCK 50,
          SW,
          KEY,
          HEXO,
          HEX1,
          HEX2,
          HEX3,
          HEX4,
          HEX5,
          HEX6,
          HEX7
     );
     input CLOCK 50; //Тактовий генератор 50МГц
     input[17:0] SW;
                         //перемикачі
     input[3:0] KEY;
                         //кнопки
     //індикатори
     output[6:0] HEXO;
     output[6:0] HEX1;
     output[6:0] HEX2;
     output[6:0] HEX3;
     output[6:0] HEX4;
     output[6:0] HEX5;
     output[6:0] HEX6;
     output[6:0] HEX7;
     wire[15:0] mplResult;
     //begin
          Multiplier MPL
          (
               .clock(CLOCK 50),
               .start(KEY[0]),
               .a(SW[15:8]),
               .b(SW[7:0]),
               .r(mplResult)
          );
          //initialization of numbers for multiplication
```

```
//A number of
seg7 lut LED 7
(
     .hex(SW[15:12]),
     .outSel(HEX7)
);
seg7 lut LED 6 (
     .hex(SW[11:8]),
     .outSel(HEX6)
);
//initialization of numbers for multiplication
//B number of
seg7 lut LED 5 (
     .hex(SW[7:4]),
     .outSel(HEX5)
);
seg7 lut LED 4 (
     .hex(SW[3:0]),
     .outSel(HEX4)
);
//initialization of result for multiplication
seg7 lut LED 3 (
     .hex(mplResult[15:12]),
     .outSel(HEX3)
);
seg7 lut LED 2 (
     \frac{1}{1}.hex(mplResult[11:8]),
     .outSel(HEX2)
);
seg7 lut LED 1 (
     .hex(mplResult[7:4]),
     .outSel(HEX1)
);
seg7 lut LED 0
     .hex(mplResult[3:0]),
     .outSel(HEX0)
);
```

endmodule