МІНІСТЕРСТВО ОСВІТИ І НАУКИ, МОЛОДІ ТА СПОРТУ УКРАЇНИ

Національний технічний університет України "Київський політехнічний інститут"

КОМП'ЮТЕРНА СХЕМОТЕХНІКА

Методичні вказівки до виконання лабораторних робіт по кредитному модулю **«КОМП'ЮТЕРНА СХЕМОТЕХНІКА»** для студентів напрямку 6.050102 «Комп'ютерна інженерія»

Рекомендовано вченою радою факультету інформатики та обчислювальної техніки HTVV «КПІ»



МІНІСТЕРСТВО ОСВІТИ І НАУКИ, МОЛОДІ ТА СПОРТУ УКРАЇНИ

Національний технічний університет України "Київський політехнічний інститут"

КОМП'ЮТЕРНА СХЕМОТЕХНІКА

Методичні вказівки до виконання лабораторних робіт по кредитному модулю **«КОМП'ЮТЕРНА СХЕМОТЕХНІКА»**

для студентів напрямку 6.050102 «Комп'ютерна інженерія»

Затверджено

на засіданні кафедри обчислювальної техніки

ФІОТ НТУУ «КПІ»

Протокол № 10 від 11.04.12

Київ НТУУ «КПІ» 2012

УДК 681.3

ББК 0513-048р

К

Комп'ютерна схемотехніка: Методичні вказівки до виконання лабораторних робіт для студ. напрямку підготовки 6.050102 «Комп'ютерна інженерія» / О.М. Долголенко, В. І. Корнійчук, О.О.Кучмій -К.: НТУУ «КПІ», 2012. — 22 с.

Гриф надано вченою радою ФІОТ (протокол № 10 від 28 травня 2012 р.)

Методичні вказівки вміщують завдання до виконання лабораторних робіт по кредитному модулю «Комп'ютерна схемотехніка». Наведені варіанти завдань. До кожної роботи надається необхідний теоретичний матеріал і перелік рекомендованої літератури. Призначені для студентів напряму підготовки 6.050102 «Комп'ютерна інженерія».

Навчальне електронне видання

Укладачі: Долголенко Олександр Миколайович, к. т. н., с.н.с., ст. викл.

Корнійчук Віктор Іванович, к.т.н., доцент, доцент. Кучмій Оксана Олександрівна, старший викладач.

Відповідальний

редактор: Луцький Γ .М., д.т.н., професор, професор

Рецензенти: $Cимоненко B.\Pi., \, \partial.m.н., \, npoфесор, \, npoфесор$

Новацький А.О., к.т.н, доцент кафедри АУТС

За редакцією авторів

3MICT

ВСТУП	4
1. МЕТОДИЧНІ ВКАЗІВКИ ЩО ДО ВИКОНАННЯ	
ЛАБОРАТОРНИХ РОБІТ	5
1.1 Мета циклу лабораторних робіт	5
1.2 Зміст та оформлення лабораторних робіт	5
2. ЛАБОРАТОРНІ РОБОТИ	<i>6</i>
Лабораторна робота 1.	<i>6</i>
Лабораторна робота 2.	12
Лабораторна робота 3.	15
СПИСОК ЛІТЕРАТУРИ	19
СПИСОК ОСНОВНОЇ ЛІТЕРАТУРИ	19
СПИСОК ДОДАТКОВОЇ ЛІТЕРАТУРИ	19

ВСТУП

Дисципліна «Комп'ютерна схемотехніка» є нормативною дисципліною підготовки фахівців рівня бакалавр з напрямку 050102 «Комп'ютерна інженерія» і призначена для вивчення принципів побудови типових вузлів, блоків, пристроїв та машин; способів оцінки їх якості; методів їх проектування; структур комп'ютера та комп'ютерних систем. Дисципліна вивчається на третьому курсі, тому вважається, що студенти вже засвоїли курси "Прикладна теорія цифрових автоматів" та "Комп'ютерна електроніка".

Цикл лабораторних робіт складається з семи робіт. Метою проведення циклу лабораторних робіт ϵ придбання студентами практичних навиків проектування типових вузлів, блоків , пристроїв та обчислювачів на великих інтегральних схемах, що програмуються за потребами споживачів, та визначати їх характеристик.

Методичні вказівки для кожної роботи включають:

- теоретичний матеріал у вигляді прикладів її виконання;
- посилання на список рекомендованих джерел;
- варіанти завдань для виконання циклу лабораторних робіт.

1. МЕТОДИЧНІ ВКАЗІВКИ ЩО ДО ВИКОНАННЯ ЛАБОРАТОРНИХ РОБІТ

1.1 Мета циклу лабораторних робіт

Метою проведення циклу лабораторних робіт ϵ придбання студентами практичних навиків проектування типових вузлів, блоків , пристроїв та обчислювачів на великих інтегральних схемах, що програмуються за потребами споживачів, та визначати їх характеристики.

1.2 Зміст та оформлення лабораторних робіт

Протокол виконання кожної лабораторно роботи включає:

- титульний лист;
- завдання на лабораторну роботу;
- проектування заданого варіанту пристрою;
- програми моделювання розробленого пристрою на ЕОМ;
- висновки.

2. ЛАБОРАТОРНІ РОБОТИ

Лабораторна робота 1. Дослідження ІСТК засобами моделювання на ЕОМ. Завдання до лабораторної роботи

На PLMT (рис.1.1) с параметром $N=(C_{10}+1)$ моd6+4 побудувати m- розрядний ICTR, що виконує мікрооперації (MO): W_R (запис), R (скидання в 0), M (зберігання), +1,+2,+...+K, де $m=[\log_2(n^*M_R/8)]$, [x]- найближче до x більше ціле число, $n=8+8C_8$, $K=12-C_{11}$, $M_R=2^R$, $R=7+C_7$. Оцінити складність отриманої схеми та її швидкодію(PLMT вносить затримку 2нс, із них на PLM – 1 нс, на T-1 нс).





Рис. 1.1

Приклад виконання завдання

Проектування багатофункціонального лічильника (ICTR). На ПЛІС розглянемо випадок, коли N=4 (рис.1.1), кількість розрядів ICTR дорівнює 20 і ICTR повинен виконувати 7 мікрооперацій (MO), а саме: R - установка в 0, WR - прийом коду D,+ і (i=1,2,3,4), M - режим зберігання.

Для завдання вказаних режимів код MO повинен містити не менше 3 біт. Приклад кодування MO представлений в табл. 1.1, де $F_2F_1F_0$ - код MO. При кодуванні MO коди підібрані так, щоб при виконанні MO "і" код цієї MO співпадав з числом

i. В цьому випадку МО лічби доцільно здійснювати за допомогою SM (рис.1.2). Отже, завдання проектування ICTR зводиться до проектування на основі PLMT RG, SM i CTR.



Лічильники такого типу застосовують для формування адреси наступної команди в пристроях управління (CU) обчислювачах (CPU), що працюють з командами змінної довжини. Через це адреса наступної команди дорівнює адресі поточної команди, збільшеній на і, де і - число байт, яке займає поточна команда.

Проектування RG. Позначимо стан i -го розряду RG символом Q^{t+1} , де t+1 означає стан i -го розряду після завершення перехідних процесів від дії вхідних сигналів. Відповідно до виконуваної операції заповнюємо колонку Q^{t+1} табл.1.1.


		la	олиця	1.1
МО	$F_2F_1F_0$	Q ^{t+1}	Dτ	R
М	000	Q=S	S	0
+1	001	S	S	0
+2	010	S	S	0
+3	011	S	S	0
+4	100	S	S	0
R	101	0	Х	1
WR	110	D	D	0
_	111	Х	Х	Χ

При $F_2F_1F_0=0\,0\,0$ реалізується режим зберігання, отже, стан RG не повинен змінюватися, тобто $Q^{t+1}=Q^t$. У режимах +1, +2, +3 і +4 стан RG збільшується на відповідну величину. Цей стан формуватиметься на виході S SM, отже, $Q^{t+1}=S$. Аналогічно, в режимах R $Q^{t+1}=0$ та WR $Q^{t+1}=D$. Оскільки код $F_2F_1F_0=111$ не відповідає ні одній із операцій, то Q^{t+1} може бути довільним.

Для побудови RG використовується D -тригер PLMT, для установки якого в стан Q^{t+1} необхідно у момент часу t подати на його вхід сигнал Q^{t+1} , тобто $D_T = Q^{t+1}$. Відповідно до цього правила заповнюємо колонку функції D_T збудження тригера. Встановити в 0 тригер PLMT можна двома способами: $D_T = 0$ або R = 1. При R = 1 стан D_T може бути довільним, оскільки асинхронне скидання в 0 здійснюється не залежно від стану входу D_T .

По отриманих таблицях функцій D_T і R складаємо діаграми Вейча (рис.1.3), з яких виходить :


$$\begin{array}{l}
 DT = DF_{2}F_{1} \vee F_{2}S \vee F_{1}S \\
 R = F_{2}F_{0}
 \end{array}$$
(1.1)



При налаштуванні PLMT на реалізацію цих функцій необхідно стежити, щоб кількість вхідних змінних не перевищувала N_I . Так як в обраному варіанті N=4, а D_T та R залежать від 5 змінних (F_2 , F_1 , F_0 , D и S), то на одній PLMT реалізувати їх неможливо. Для скорочення кількості вхідних змінних перетворимо вираз (1.1) до вигляду:

$$\begin{split} &\mathsf{D}_{\mathsf{T}} = \mathsf{D}\mathsf{F}_{2}\mathsf{F}_{1} \vee \bar{\mathsf{F}}_{2}\mathsf{S} \vee \bar{\mathsf{F}}_{1}\mathsf{S} = \mathsf{D}\big(\mathsf{F}_{2}\mathsf{F}_{1}\big) \vee \mathsf{S}\Big(\overline{\overline{\mathsf{F}_{2}} \vee \bar{\mathsf{F}_{1}}}\Big) = \\ &= \mathsf{D}\big(\mathsf{F}_{2}\mathsf{F}_{1}\big) \vee \mathsf{S}\Big(\overline{\mathsf{F}_{2}\mathsf{F}_{1}}\Big) = \mathsf{D}\mathsf{X}_{1} \vee \mathsf{S}\overline{\mathsf{X}}_{1} \\ &\mathsf{R} = \mathsf{F}_{2}\mathsf{F}_{0} = \mathsf{X}_{2}, \end{split} \tag{1.2}$$

Якщо X_1 и X_2 реалізувати на окремих PLMT, то будь-який розряд RG можна буде реалізувати на одній PLMT (рис.1.4). Отже, для реалізації 3-розрядного RG необхідно 3+2=5 PLMT (рис.1.5).



Таблиця 1.2				
Qi Fi qi	q _{i+1} S _i			
0 0 0	0 0			
0 0 1	0 1			
0 1 0	0 1			
0 1 1	1 0			
1 0 0	0 1			
1 0 1	1 0			
1 1 0	1 0			
1 1 1	1 1			




Рис. 1.5

Проектування SM. SM (рис.1.3) призначений для додавання до коду, що зберігається в ICTR, константи F. Виходячи з цього складаємо табл.1.2 відповідності до вхідних Q і F і вихідних S і q сигналів SM, де q_i - перенесення в і -й розряд SM. З табл.1.2 після мінімізації отримуємо:

$$S = \overline{Q} \overline{F} q_{i} \vee Q \overline{F} \overline{q_{i}} \vee \overline{Q} \overline{F} \overline{q_{i}} \vee Q \overline{F} q_{i}$$

$$q_{i+1} = Q F \vee Q q_{i} \vee F q_{i}$$
(1.3)

де індекси 'і' в змінних S, Q и F умовно опущені.

Для реалізації SM по виразах (3) необхідно 2 PLMT на розряд (рис.1.7). Якщо ж врахувати, що $q_0 = 0$, то $q_1 = Q_0 F_0$,

$$\begin{split} &S1 = \overline{Q_1} \ \overline{F_1} \ Q_0 F_0 \lor Q_1 \overline{F_1} (\overline{Q_0 F_0}) \lor \overline{Q_1} F_1 (\overline{Q_0 F_0}) \lor Q_1 F_1 Q_0 F_0 = \\ &= \overline{Q_1} \ \overline{F_1} Q_0 F_0 \lor Q_1 \overline{F_1} \ \overline{Q_0} \lor Q_1 \overline{F_1} \ \overline{F_0} \lor \overline{Q_1} F_1 \overline{Q_0} \lor \overline{Q_1} F_1 \overline{F_0} \lor Q_1 F_1 Q_0 F_0 \,. \end{split}$$

3 цього випливає, що функцію переносу q_i можна реалізувати на вхідній PLM PLMT SM першого розряду. Схема SM представлена на рис. 1.6




Рис.1.6




Рис.1.7

Проектування СТR. Представимо СТR як сукупність трьох вузлів: набору тригерів, ланцюгів перенесення і збудження тригерів. Ланцюги перенесення формують сигнали перенесення C_i ($i = \overline{3,19}$) в кожний розряд Q_i СТR (рис.1.3).


$$C_3 = C_R;$$

 $C_i = Q_{i-1}C_{i-1}$ (1.4)

Для реалізації цього перенесення на один розряд потрібна одна PLMT. Для проектування ланцюгів збудження тригерів складемо табл. 1.3 перемикань і -го тригера. (довільні значення X функцій Q^{t+1} , R и D_T обумовлені трьома причинами: при $F_1F_2F_3$ =000 C_0 =0; при правильній роботі схеми рівності $F_1F_2F_3$ =111 не виникає, оскільки ця комбінація змінних не використовується для кодування MO; при R=1 значення на вході D не впливає на роботу схеми).

Табпиня 1.3

						1 407 171	ця т.э
режим F ₂ F ₁	F ₂ F ₁ F ₀		t+1	Ci	=0	Ci	=1
режини	121110	C _i =0	C _i =1	Dτ	R	Dτ	R
NO	0 0 0	Q ^t	Χ	Q ^t	0	Χ	0
+1	0 0 1	Q ^t	Q ^t	Q ^t	0	Q ^t	0
+2	0 1 0	Q ^t	ľď	Q ^t	0	١ť	0
+3	0 1 1	Q ^t	Q ^t	Q ^t	0	Qt	0
+4	1 0 0	Q ^t	Q ^t	Q ^t	0	Q ^t	0
R	1 0 1	0	0	Χ	1	Χ	1
WR	1 1 0	D	Χ	D	0	D	0
-	1 1 1	Χ	Χ	Χ	Χ	Χ	Χ



По табл. 1.3 складаємо діаграми Вейча (рис. 1.9), з яких отримуємо

$$\begin{split} & \mathsf{D}_T = \mathsf{DF}_2\mathsf{F}_1 \vee \overline{\mathsf{Q}} \ \overline{\mathsf{F}_1} \, \mathsf{C}_i \vee \mathsf{Q} \overline{\mathsf{F}_1} \, \overline{\mathsf{C}_i} \vee \mathsf{Q} \overline{\mathsf{F}_2} \ \overline{\mathsf{C}_i} \vee \overline{\mathsf{Q}} \ \overline{\mathsf{F}_2} \, \mathsf{C}_i = \\ & = \mathsf{DX}_1 \vee \overline{\mathsf{Q}} \mathsf{C}_i \ \overline{\mathsf{X}_1} \vee \mathsf{Q} \overline{\mathsf{C}_i} \ \overline{\mathsf{X}_1}, \\ & \mathsf{R} = \mathsf{F}_2\mathsf{F}_0 = \mathsf{X}_2. \end{split}$$

Схема формує сигнали DT і R, і повна схема CTR, показані на рис.1.10 і 1.11. Складність схеми визначається кількістю використаних PLMT в RG, SM і CTR, а саме: 5+5+32=42 PLMT. При підрахунку швидкодії вважатимемо що усі зміни інформаційних сигналів, що управляють, відбуваються по наростанню синхросигналу C після перемикання тригерів, на яких вказана інформація повинна зберігається в плині усього наступного часу T, де T - період сигналу C. Аналіз швидкодії схеми полягає у визначенні мінімального періоду T, необхідного для правильної роботи схеми. Таким чином, усі інформаційні сигнали, що управляють, поступають на ICTR із затримкою τ_T , де τ_T – час переключення тригера PLMT.




Рис.1.10

Далі формуються сигнали X1 і X2 на PLMT 4 і 5 за час τ_L , де τ_L – час перемикання PLM, і паралельно з ними формуються сума S_0 і q_1, q_2 $i q_3 = C_0 = C_3$. Отже, сигнал C_0 буде сформований за $\tau_T + 3\tau_L$. Цей і-ий ($i = \overline{4,19}$) сигнал поступає на ланцюги перенесення CTR і формує сигнали перенесення C_i ($i=\overline{4,19}$), на що йде $16\tau_L$. Сигнал C_{19} поступає на останній розряд CTR, реалізований на PLMT 11. Після проходження вхідної логіки PLMT 11 можна здійснювати подачу наростання сигналу С. Відповідно, період $T = \tau_T + 3\tau_L + 16\tau_L + \tau_L = \tau_T + 20\tau_L$. При $\tau_T = \tau_I = 1$, Т=21нс.

Лабораторна робота 2. Дослідження LSM засобами моделювання на ЕОМ. Завдання до лабораторної роботи.

На PLMT с параметром $N=(C_{10}+2) \text{mod} 6+4$ $n=8+8C_8$ -розрядний LSM з частково-груповим перенесенням і заданим набором з $K=C_{11}+5$ операцій: P+Q, P-Q, PQ, PQ

 $P+Q,P-Q,PQ,P\overline{Q}$ V $\overline{P}Q,\overline{P}\overline{Q},\overline{P}V$ $\overline{Q},P,0,P$ V Q, $P\overline{Q}$, $P-1,\overline{P}$ V Q, $2\overline{P}$ аблиця 2.2 Визначити складність і швидкодію отриманої схеми.

	Таблиця 2.
i	O_{i}
0	0
1	PVQ
2	$P\overline{Q}$
3	P-1
3 4 5 6	\overline{P} VQ
5	2P
6	\overline{P}
7	$\overline{PQV} \overline{P} \overline{Q}$
8	1
9	$PV\overline{O}$

PO

P+1

 \overline{P} \overline{O}

 $\overline{P}V\overline{O}$

P

10

11

12

13


14

F ₀ F ₁		F ₂ =1
□0□1	D _i - C _i	Di
00	1	Х
01	Х	P_iQ_i
10	P _i - Q _i	X
11	P _i + Q _i	$P_i \overline{Q}_i \vee \overline{P}_i Q_i$

Таблиця 2.3				
F₀F₁	F ₂ =0		F ₂ =1	
□0□1	Xi	Yi	Xi	Yi
00	Pi	١Ė	Pi	Х
01	Pi	Х	Pi	$P_i \overline{Q}_i$
10	Pi	Ιġ	Pi	Х
11	Pi	Q_{i}	Pi	Qi

Приклад виконання завдання

Сучасні СРU мають великий набір команд для виконання арифметичних (додавання, віднімання го-гіта ін.) і логічних (І, АБО та ін.) операцій. Для виконання операцій додавання і віднімання ці команди використовують суматор (SM), а логічні операції виконуються на спеціальних LN, які в сукупності з SM утворюють багатофункціональний SM (LSM). При проектуванні таких LSM є природним їх спрощення за рахунок якнайповнішого викорис-



тання SM для виконання логічних операцій. З цією метою і -й розряд LSM можна представити як сукупність чотирьох блоків (рис.2.1) : ЛЕ 2K-НЕ (суматор по модулю 2) на три входь, блок CG генерації перенесення в старший розряд і двох LN (LNP і LNQ), необхідних для формування операндів порозрядних логічних операцій. Управляють LSM кодом F0 - Fi, який задає тип виконуваної операції.

Складність LSM визначають набір виконуваних операцій і тип ЛЕ, використовуваних для побудови LSM. Нехай для визначеності LSM повинен виконувати арифметичні операції (АТ) складання і віднімання і функціонально повний набір порозрядних логічних операцій (ЛО) модульної алгебри (константа 1, функції І і 2К- НЕ), а для побудови LSM використані PLM 4(1 з 8 ЛЕ І).

Для управління таким LSM потрібний трьохрозрядний код (F₀,F₁,F₂). Проектування LSM складається з ряду етапів, кожен з яких може впливати на складність LSM. На першому етапі необхідно скласти табл.2.1 кодувань операцій.

Оскільки наборів (F_0 , F_1 , F_2) вісім, а операцій 5, то на трьох наборах (001, 010 и 101) операції не визначені. Ці набори в табл.2.2 відмічені знаком х. Із табл.2.2 виходить, що F_2 задає тип виконуваної операції: при F_2 =0 — АО (перенесення не блокується), при F_2 =1 — ЛО (перенесення блокується). Таке призначення F_2 дозволяє блокувати СG тільки одним сигналом (F_2), що позитивно впливає на складність LSM оскільки усувається залежність C_{i+1} від F_0 и F_1 . В цьому випадку

$$C_{i+1} = x_i y_i \overline{F}_2 \vee x_i C_i \overline{F}_2 \vee y_i C_i \overline{F}_2.$$

Звідси витікає, що CG реалізується на одній PLM. Одна PLM потрібна і для побудови ЛЕ 2К-НЕ:

$$D_i = x_i y_i \overline{C}_i \vee x_i \overline{y}_i C_i \vee \overline{x}_i y_i C_i \vee x_i y_i C_i.$$

Якби вдалося видалити з LSM блок LNP, а блок LNQ реалізувати на одній PLM, то складність LSM була б мінімальною і рівною три PLM на один розряд. Спробуємо це здійснити. Для цього вважатимемо, що блок LNP при будь-якій операції передає на ЛЕ 2К-НЕ цифру P_i , В цьому випадку на вході і виході LNP $_i$ завжди буде одна і та ж цифра P_i , і, отже, необхідність у блоці LNP відпадає. Для визначення функції Y_i , що реалізовується блоком LNQ, складемо табл.2.3 значень Y_i при X_i = P_i . Для заповнення табл.2.3 необхідно розв'язати 8 незалежних рівнянь для кожного з восьми наборів сигналів, що управляють F_0 , F_1 и F_2 . На наборі 000 $P_i \oplus Y_i = 1$. Оскільки $P_i \oplus \overline{P_i} = 1$, то $Y_i = \overline{P_i}$.

Для набора 011 маємо $P_i \oplus Y_i = P_i Q_i$. Додавши до лівої та правої частин рівняння P_i , отримаємо $P_i \oplus Y_i \oplus P_i = P_i Q_i \oplus P_i$ або, оскільки $P_i \oplus P_i = 0$, то $Y_i = P_i (Q_i \oplus 1) = P_i \overline{Q_i}$.

На наборах 001, 010 і 101 Y_i може набувати довільного значення, що в табл.2.3 відображено знаком x.

При коді 100 виконується операція віднімання шляхом додавання прямого коду P_i і зворотного коду Q_i з урахуванням перенесення в молодший розряд. Наприклад, прямий код 9=1001, прямий код 6=0101, то

T CI, перепесения в mostogamin

Отримуємо C₀=1 0011. Результат 0011=3.

При коді 110 виконується операція додавання P_i+Q_i з урахуванням переносів, а при коді 111 виконується порозрядна операція $P_i\oplus Q_i=P_i\overline{Q}_i\vee \overline{P}_iQ_i$ без міжрозрядних переносів. Представивши Y_i картою Вейча (рис.2.2), отримаємо


$$Y_{i} = Q_{i}F_{0}F_{1} \vee \overline{Q}_{i}F_{0}\overline{F}_{1} \vee P_{i}\overline{Q}_{i}\overline{F}_{0}F_{1} \vee \overline{P}_{i}\overline{F}_{0}\overline{F}_{1}. \tag{2.1}$$

Якщо кодом 000 позначити операцію P_i - Q_i , а кодом 100 - операцію «константа 1», то карта Вейча для такого кодування зміниться (рис.2.3), що спростить функцію

 $Y_i=Q_iF_0F_1\sqrt{Q}_iF_0F_1\sqrt{P}_i\overline{Q}_iF_0\sqrt{P}_iF_0\overline{F}_1$, однак не вплине на її реалізацію, а саме, для побудови LNQ необхідна одна PLM 4×1


При невдалому кодуванні операцій або неоптимальній мінімізації складність реалізації LNQ могла б зрости. Наприклад, з рис.2.2 випливає, що $Y_i = Q_i F_0 F_1 \lor \overline{Q}_i F_0 \overline{F}_1 \lor \overline{P}_i \overline{P}_0 F_2 \lor \overline{P}_i \overline{F}_0 F_2$, і залежить від 5 аргументів, і, як наслідок, не може бути реалізована по цьому виразу на одній PLM 4×1.

Після визначення значення Y_i можна скласти повну (тобто без символів x) таблицю виконуваних LSM операцій. При реалізації LNQ по виразу (2.1) це буде:



$$\begin{split} &\Pi p\text{и код} i \ 010 \colon \ \text{Y}_{\scriptscriptstyle i} = \text{P}_{\scriptscriptstyle i}\text{Q}_{\scriptscriptstyle i} \ \text{и } \ \text{D}_{\scriptscriptstyle i} - \text{C}_{\scriptscriptstyle i} = \text{P}_{\scriptscriptstyle i} \oplus \text{P}_{\scriptscriptstyle i}\overline{\text{Q}}_{\scriptscriptstyle i}, \\ & \text{при код} i \ 001 \colon \ \text{Y}_{\scriptscriptstyle i} = \overline{\text{P}}_{\scriptscriptstyle i} \ \text{и } \ \text{D}_{\scriptscriptstyle i} = \text{P}_{\scriptscriptstyle i} \oplus \overline{\text{P}}_{\scriptscriptstyle i} = 1, \\ & \text{при код} i \ 101 \colon \ \text{Y}_{\scriptscriptstyle i} = \overline{\text{Q}}_{\scriptscriptstyle i} \ \text{и } \ \text{D}_{\scriptscriptstyle i} = \text{P}_{\scriptscriptstyle i} \oplus \overline{\text{Q}}_{\scriptscriptstyle i} = \text{P}_{\scriptscriptstyle i}\text{Q}_{\scriptscriptstyle i} \vee \overline{\text{P}}_{\scriptscriptstyle i}\overline{\text{Q}}_{\scriptscriptstyle i}. \end{split}$$

Повний набір виконуваних LSM операцій наведений в табл.2.4. Повна схема 8-бітного LSM показана на рис.2.4 і вміщує 3×8=24 PLM, що реалізують власне LSM і 3 PLM, формуючих ознаку нульового (RZ) результату. Для формування вихідного переносу СО та знака SI додаткової PLM не потрібно. Затримка, що вноситься LSM, визначається найдовшою послідовністю включених PLM, а саме: сім PLM для отримання С₇, одна PLM для отримання D₇ и дві – для RZ, що складає 10 PLM.



	Таблиця 2.4			
F ₀ F ₁	F ₂ =0	F ₂ =1		
□ 0□ 1	D _i - C _i	Di		
00	1	1		
01	$P_i + P_i \overline{Q}_i$	P _i Q _i		
10	P _i - Q _i	$P_iQ_i \vee \overline{P}_i\overline{Q}_i$		
11	P _i + Q _i	$P_i\overline{Q}_i \vee \overline{P}_iQ_i$		

Лабораторна робота 3. Дослідження RAM засобами моделювання на EOM . Завдання до лабораторної роботи

На PLMT (рис.1.1) с параметром $N=(C_{10}+6) \text{mod} 6+4$, де $M_R=2^R$, $R=7+C_7$, розробити RAM місткістю $M=2^7+2^5*C_{10}$ слів з розрядністю $n=8+8C_8$ біт з $K_R=1+C_3$ шинами, а саме:(AD<>), (A,D<>),(A,D,Q).

Визначити складність і швидкодію отриманої схеми.

Приклад виконання завдання

Приклад проектування RAM місткістю 8Кх8 з трьома шинами (A, D, Q) на PLMT (рис.1.1) з параметром N=10. Таке RAM (рис.3.1) містить 8Кх8 (від 0.0 до 7.8191) тригерів з схемами І і два DC на 8К виходів, підключених до ABW0, - ABW8191 ABR0 - ABR8191. Реалізація такого RAM на PLMT залежить від того, в якому режимі працюватиме PLMT: з керованим C (рис.3.2) або ∇ (рис.3.3). Вказані режими задаються налаштуванням MUX PLMT (рис.1.1).

У режимі з керованим С синхросигнал С формується ЛЕ І РЬМ. Цей ЛЕ можна використати для реалізації функцій DC на 13 входів. Ця кількість входів визначається місткістю RAM (для нумерації 8К слів потрібно 13 біт). Оскільки РЬМТ по умові завдання має тільки 10 входів, то повністю реалізувати функції DC на 13 входів неможливо. Це завдання можна вирішити показаним на рис. 3.4 способом.

RAM 8Кх8 містить п'ять DC на 1, 2, 3, 3 і 3 входів, 8Кх8=64К запам'ятовуючих PLMT, з номерами 0.0-7.8191 і набору PLMT, що працюють в режимі PLM (без тригера) з керованим ∇, що служать для об'єднання однойменних виходів PLMT у бітові шини читання Q0, - Q7 (на рис.3.4 показані тільки PLM, що формують шину Q0). Режим запису синхронізований сигналом WR. Це необхідно для того, щоб здійснити запис даних в RAM у момент часу, коли усі перехідні процеси завершилися і на шині D0 - D7 встановилися достовірні дані. Адреса чарунки, в яку буде здійснюватися запис, визначається сигналами на A0-A5 (поступають на вхід &C усіх запам'ятовуючих PLMT) і сигналами з виходів DC 1, 2; DC 15-22 і DC 23-30 (поступають на вхід PLMT за принципом «кожен з кожним»: вихід 1, вихід 15, вихід 23; вихід 1, вихід 15, вихід 24; ; вихід 2, вихід 22, вихід 30).

Внаслідок цього, на виході ЛЕ &З формуватиметься добуток сигналів

або
$$C=W$$
 $\bigotimes_{R}^{12} A_i^{a_i}$, де $A^a=egin{cases} \overline{A} & npu & a=0 \\ A & npu & a=1 \end{cases}$, а $_i$ – константи, котрі в сукупнос-

ті задають адресу чарунки $A=(a_{12}, a_{11}, ..., a_0)$.

$$A_5^{a_5}A_4^{a_4}A_3^{a_3}A_2^{a_2}A_1^{a_1}A_0^{a_0}$$
 з шини $A0-A5$, $A_6^{a_6}W_R$ з виходу $DC1$,2, $A_9^{a_9}A_8^{a_8}A_7^{a_7}$ з виходу $DC15-22$, $A_{12}^{a_{12}}A_{11}^{a_{11}}A_{10}^{a_{10}}$ з виходу $DC23-30$.

Наприклад, якщо адреса чарунки 2096=0100000110000, то це значить, що на входи &С підключені: прямі розряди адреси A_5 и A_4 та інверсні розряди A_3 - A_0 ; перший вихід DC1,2, на котрому формується сигнал \overline{A}_6W_R ; 15 вихід DC 15-22, на котрому формується сигнал $\overline{A}_9\overline{A}_8\overline{A}_7$, и 25 вихід DC 23-30, на котрому формується сигнал $\overline{A}_{12}\overline{A}_{11}\overline{A}_{10}$. Тому, при A_{12} - A_0 =2096 на виходах ЛЕ &C 2096 чарунки буде сигнал C=W_R, котрий і здійснить запис коду D₀-D₇ по входах PLM і D в запам'ятовуючі PLMT RAM.

Читання слів з RAM - асинхронне: стан виходів Q0 - Q7 вибраною за адресою A12-A0 чарунки відповідатиме коду, що зберігається в запам'ятовуючих PLMT вибраної чарунки. Здійснює таку вибірку набір PLMT, що працюють в режимі PLM з керованим ∇ . У одному розряді, наприклад Q0 (рис.2.4), таких PLM буде 8К/4=2К штук. Чотири виходи запам'ятовуючих PLMT, мультиплексуються адресою A₁A₀, а інші біти адреси керують через DC 3-6, DC 7-14, DC 15-22 та DC 23-30 третім станом PLM. В наслідок цього, на виходах PLM ∇ з адресою Q буде формуватися сигнал $Q_0 = (\stackrel{3}{V}Q_{0,(a_1a_0)}A_1^{a_1}A_0^{a_0}) \stackrel{12}{\&} A_i^{a_i}$. Наприклад, 11 при A12-

A0=2096=0100000110000 на входи ЛЕ1 ∇ PLM ∇ надійде сигнал з виходів запам'ятовуючих PLMT з адресами, у котрих $A_1=A_0=0$, а дозвіл по ∇ буде тільки у PLM ∇ з адресою 0100000110000. Тому на вихід Q_0 поступить сигнал з тригера PLMT з адресою 2096. Виходи всіх 2К однойменних PLM ∇ під'єднуються до шини Q_0 . RAM (рис.3.4) вміщує: 8x8K/4=16K=16384 PLMT, що використовуються для читання; 8x8K=64K=65536 PLMT, що використовуються в накопичувачі; 3x8+4+2=30 PLMT, що використовуються в DC. В сумі це складатиме 81950 PLMT.

У режимі з керованим ∇ (рис.3.3) синхросигнал С діє на тригери усіх PLMT (рис.3.5) незалежно від того, чи йде в ці тригери запис даних чи ні. Внаслідок цього, невибрані тригери в режимі запису або усі тригери при W_R =0 встановляться в нуль. Для запобігання цьому функції D_T збудження тригерів повинні мати вигляд

$$D_T = DA_{12}^{a_{12}} \cdot \dots \cdot A_0^{a_0} W_R VQ(\overline{(A_{12}^{a_{12}} \cdot \dots \cdot A_0^{a_0})W_R}),$$

де D - біт, що підлягає запису в тригер, Q - стан тригера.

Приведені вирази необхідно так перетворити, щоб його можна було реалізувати на PLMT з 8-ма схемами І (рис.1.1), тобто представити у вигляді диз'юнкції 8-и добутків. Це можна зробити так:


$$\begin{split} D_T &= D(A_{12}^{a_{12}}A_{11}^{a_{11}})(A_{10}^{a_{10}}A_9^{a_9})...(A_4^{a_4}A_3^{a_3})A_2^{a_2}A_1^{a_1}A_0^{a_0}W_R \vee Q(A_{12}^{a_{12}}A_{11}^{a_{11}})\vee...\vee\\ &\vee Q(\overline{A_4^{a_4}A_3^{a_3}})\vee Q(\overline{A_2^{a_2}A_1^{a_1}A_0^{a_0}})\vee Q\overline{W_R}, \end{split}$$


що потребує використання шести DC (рис.3.5).

Виходи ЛЕ &E∇ PLMT використані для вибору чарунки при читанні. Для цього на входи ЛЕ &E∇ підключені відповідні виходи DC, а саме: для вибору чарунки з номером 0 на вказані входи підключають вихід «0» для усіх DC (виводи 1, 9, 13, 17, 21 і 25). Для вибору чарунки з номером, наприклад, 573, цей номер переводять в двійкову систему числення і розбивають його на групи по 2, 2, 2, 2 і 3 розряди: 573=00 01 00 01 11 111. Цифри у відповідних групах вказують на номери виходів DC, які потрібно підключити до виходів &E∇ чарунки №573 (висновки 0,

1, 0, 1, 3, 7). Виходи однойменних розрядів (0.0 - 0.81911) усіх чарунок підключені до відповідної розрядної шини читання (Q0, ., Q7). Таке з'єднання допустиме, оскільки PLMT працюють в режимах ∇ .

Запис слів в RAM відбувається через PLM. Для цього на входь PLM подають синхросигнал запису WR і підключають виходи DC описаним вище способом. Складність RAM на PLMT з керованим ∇ дорівнює 28+8К*8=65364 PLMT, що на 20% простіше, ніж попередня схема.





СПИСОК ЛІТЕРАТУРИ

СПИСОК ОСНОВНОЇ ЛІТЕРАТУРИ

- 1. Процюк Р. О., та інш. Комп'ютерна схемотехніка.- К.: Корнейчук, 2006.- 468 с
- 2. Шкурко А.И., Процюк Р.О., Корнейчук В.И. Компьютерная схемотехника в примерах и задачах.- К.: Корнейчук, 2003.- 144 с.
- 3. Корнейчук В.И., Юрченко О.А., Пацюра И.В. Логические схемы цифровых устройств.- К.: СВІТ, 1996.- 94 с.
- 4. Корнейчук В.И. и др. Интегральные схемы оперативной памяти.- К.: ВИ-ПОЛ, 1995.- 72 с.
- 5. Самофалов К.Г. и др. Цифровые ЭВМ: Теория и проектирование 3-е изд.-К.: Вища школа, 1989. - 424 с.
- 6. Корнійчук В.І., Тарасенко В.П. Основи комп'ютерної арифметики.- К.: "Корнійчук", 2007.- 176 с.

СПИСОК ДОДАТКОВОЇ ЛІТЕРАТУРИ

- 1. Андрэ Ф. Микроконтроллеры семейства SX фирмы Scenix/ Пер. с англ.- М.: Додэка-XXI, 2002.- 272 с.
- 2. Антонов А.П. Язык описания цифровых устройств AlteraHDL. Практический курс.- М.: ИП РадиоСофт, 2001.- 224 с..
- 3. Бибило П.Н. Синтез логических схем с использованием языка VHDL.- М.: Солон, 2002.- 384 с.
- 4. Бродин В.Б., Калинин А.В. Системы на микроконтроллерах и БИС программируемой логики.- М.: Эком, 2002.- 400 с.
- 5. Вл. Стешенко. EDA. Практика автоматизированного проектирования радиоэлектронных устройств.- М.: Нолидж, 2002.- 768 с.
- 6. Грушвицкий Р.И. и др. Проектирование систем на микросхемах программируемой логики.- СПб.: БХВ, 2002.- 608 с.
- 7. Густав Олссон, Джангуидо Пиани. Цифровые системы автоматизации и управления.- СПб.: Невский диалект, 2001.- 557 с.
- 8. Евсеев Г.А. Реанимация, проверка, наладка персонального компьютера.- М.: ДЕСС, 2001.- 288 с.
- 9. Кнышев Д.А., Кузелин М.О. Плис фирмы "Xilinx": описание структуры основных семейств.- М.: ДОДЭКА-XXI, 2001.- 240 с.
- 10. Комолов Д.А. и др. Системы автоматизированного проектирования фирмы Altera MAX+plus II и Quartus II. Краткое описание и самоучитель.- М.: РадиоСофт, 2002.- 352 с.
- 11. Кучумов А.И. Электроника и схемотехника: Учебное пособие.- М.: Гелиос APB, 2002.- 304 с.

- 12. Ленк Д. 500 практических схем на популярных ИС: Пер. с англ.- М.: ДМК, 2001.- 448 с.
- 13. Мельников А.В., Рябцев В.Г. Контроль модулей памяти компьютеров.- К.: "Корнійчук", 2001.- 172 с.
- 14. Микропроцессорные системы: Уч. пос. для вузов/ Е.К. Александров и др.-СПб.: Политехника, 2002.- 935 с.
- 15. Микросхемы ТТЛ. Том 1 = TTL Taschenbuh. Teil 1: Пер. с нем.- М.: ДМК, 2001.- 384 с. (Справочник)
- 16. Микросхемы ТТЛ. Том 2 = TTL Taschenbuh. Teil 2: Пер. с нем.- М.: ДМК, 2001.- 544 с. (Справочник)
- 17. Мюллер С, Зекер К. Модернизация и ремонт ПК, .: Пер. с англ.- М.: Вильямс, 2011.- 992 с.
- 18. Нефедов А.В. Интегральные микросхемы и их зарубежные аналоги: Справочник. В 12 т.- М.: РадиоСофт, 2001.
- 19. Новиков Ю.В. Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования.- М.: Мир, 2001.- 379 с.
- 20. Платонов Ю.М. Диагностика, ремонт и профилактика персональных компьютеров.- М.: Горячая линия-Телеком, 2002.- 312 с.
- 21. Предко М. Справочник по РІС-микроконтроллерам: Пер. с англ.- М.: ДМК, 2002.- 512 с.
- 22. Пухальский Г.И. Проектирование микропроцессорных систем: Учебное пособие для вузов.- СПб.: Политехника, 2001.- 544 с.
- 23. Сайков Б.П. Сбои компьютера: диагностика, профилактика, лечение.- М.: ЛБЗ, 2002.- 320 с.
- 24. Соловьев В.В. Проектирование цифровых систем на основе ПЛИС.- М.: Горячая линия-Телеком, 2001.- 636 с.
- 25. Соломенчук В.. Аппаратные средства персональных компьютеров.- СПб.: БХВ, 2003.- 512 с.
- 26. Солонина А.И. и др. Алгоритмы и процессоры цифровой обработки сигналов.- СПб.: БХВ, 2001.- 464 с.
- 27. Солонина А.И. и др. Цифровые процессоры обработки сигналов фирмы Motorola.- СПб.: БХВ, 2000.- 512 с.
- 28. Старостин О. Зарубежные микропроцессоры и их аналоги. Справочник-каталог. В 10 т..- М.: ИП РадиоСофт, 2001.
- 29. Степаненко И.П. Основы микроэлектроники: Уч. пос. для вузов. 2-е изд., перераб. и доп. М.: ЛБЗ, 2001. 488 с.
- 30. Стешенко В.Б. ПЛИС фирмы "Altera": элементная база, система проектирования и языки описания аппаратуры.- М.: Додэка-ХХІ, 2002.- 576 с.
- 31. Стешенко В.Б. ПЛИС фирмы Altera: проектирование устройств обработки сигналов.- М.: ДОДЭКА, 2000.- 128 с.
- 32. Тавернье К. РІС-микроконтроллеры. Практика применения: Пер. с франц.-М.: ДМК, 2002.- 272 с.
- 33. Тавернье К. Схемы синтезаторов речи: Пер. с франц.- М.: ДМК, 2001.- 176 с. (В помощь радиолюбителю)
- 34. Угрюмов Е. Цифровая схемотехника. СПб.: БХВ, 2000. 528 с.

- 35. Фромберг Э.М. Конструкции на элементах цифровой техники.- М.: Горячая линия-Телеком, 2002.- 364 с.
- 36. Частиков А.П. Архитекторы компьютерного мира.- СПб.: БХВ, 2002.- 384 с.
- 37. Шелестов И.П. Радиолюбителям: полезные схемы.- М.: Солон, 2002.- 240 с.
- 38. Шрайбер Г. 400 новых радиоэлектронных схем: Пер. с фр.- М.: ДМК, 2001.- 368 с.
- 39. Яценков В.С. Микроконтроллеры MicroCHIP. Практическое руководство.- М.: Горячая линия-Телеком, 2002.- 296 с