Міністерство освіти і науки України Національний технічний університет України «Київський політехнічний інститут» Факультет інформатики та обчислювальної техніки Кафедра обчислювальної техніки

Архітектура комп'ютерів Лабораторна робота №1

> Виконав: студент групи IO-92 Зубко Павло

> > .

Обґрунтування варіанту

Номер залікової книжки: $9209_{10} = 100011111111001_2$

Спосіб множення – 4

Адресація відносна

Структура лінійна

Ємність ПМК 64 слова


В4 - непарність

Спосіб мікропрограмування – горизонтальне (мінімальне)


Початкова адреса 0Bh

Час виконання операції підсумування -2


1.1 Операційна схема



1.2 Змістовний мікроалгоритм




1.3 Функціональна схема з відображенням управляючих сигналів



1.4 Закодований мікроалгоритм

Таблиця кодування мікрооперацій				
MO	УС			
RG1:=0	R=Y2			
RG2:=X	W2=Y2			
RG3:=Y	W3=Y2			
RG1:=RG1+RG3	W1=Y1			
RG3:=0.r(RG3)	SR=Y3			
RG2:=l(RG2).0	SL=Y4			

Таблиця кодування логічних умов				
ЛУ	Позначення			
RG2[n-1]	X1			
RG2=0	X2			



1.5. Розташування команд в пам'яті

01011	Π(1)	0B
01100		0 C
01101	(2)	0D
01110	(5)	0 E
01111	(4)	0F
10000	(6)	10
10001	(3)	11
10010		12

1.6. Визначення формату мікрокоманди

1.6.1 Формат зони β1

Сигнали мультиплексора $m=log_2|2+2|=2$

Сигнали зміщення $s=log_2|5|+1=4$

1.6.2 Формат зони β2

N=4 тому, що кількість управляючих сигналів – 4


1.6.2 Формат зони β3

 $N = log_2 |1| + 1 = 2$

1.6.4 Формат зони β4

N=1Перевірка на непарність

1.7. Стан пам'яті



1.8. Схема