Федеральное агентство по образованию

Восточно-Сибирский государственный технологический университет

Выполнение арифметических операций в АЛУ для чисел с фиксированной запятой

Часть І

Практическое пособие

Базарова С. Б-М., Чемерисюк А. С., Тулохонов Э. А., Гомбоев Е. Ш., Варфоломеев А. В.

г. Улан-Удэ 2006 г. Базарова С. Б-М., Чемерисюк А. С., Тулохонов Э. А., Гомбоев Е. Ш., Варфоломеев А. В.: Выполнение арифметических операций в АЛУ для чисел с фиксированной запятой. Часть I: Практическое пособие- ВСГТУ. — Улан-Удэ 2006. — 77 с.

В практическом пособии представлен материал по выполнению арифметических операций в АЛУ над числами с фиксированной запятой.

Приведены алгоритмы выполнения операций, структурные схемы АЛУ для операций сложения, умножения, деления. Приведены примеры потактного выполнения операций на функциональных устройствах АЛУ.

Практическое пособие предназначено для студентов специальности 230101 «Вычислительные машины, комплексы, системы и сети»

Рецензент Бильгаева Н.Ц., директор РП ФЦТ при ВСГТУ, доц., к.т.н.

Ключевые слова: формат чисел с фиксированной запятой, алгоритм выполнения операции, структура АЛУ для операции, потактное выполнение операции в АЛУ, примеры потактного выполнения операций на функциональных устройствах АЛУ.

Глава 1. Представление чисел в ЭВМ


1.1 Представление числа в ЭВМ в форме с фиксированной запятой

В ЭВМ применяют две формы представления чисел: с фиксированной запятой (точкой) и с плавающей запятой (точкой). Эти формы называют также соответственно естественной и полулогарифмической. В ЭВМ используются двоичная, восьмеричная и шестнадцатеричная системы счисления.

При представлении чисел с фиксированной запятой положение запятой фиксируется в определенном месте относительно разрядов числа. Обычно подразумевается, что запятая находится или перед старшим разрядом, или после младшего. В первом случае могут быть представлены только числа, которые по модулю меньше 1, во втором – Используют только целые числа. два варианта представления целых чисел: со знаком и без знака. В последнем случае все разряды разрядной сетки служат для представления модуля числа. При представлении числа со знаком для кода знака выделяется «знаковый» разряд (обычно крайний слева). В знаковом разряде 0 соответствует положительному числу, отрицательному числу.

По сложившейся в вычислительной технике традиции нумерация разрядов (бит) в разрядной сетке микропроцессоров персональных компьютеров (ПК) и микро-ЭВМ ведется справа налево, а в машинах общего назначения (например, ЕС ЭВМ) – слева направо.

На рис. 1.1.а показан пример формата данных для представления двоичного числа со знаком с фиксированной запятой для 32-разрядных микропроцессоров (МП) семейства x86, а на рис. 1.1.б - представление числа в машинах общего назначения. На разрядной сетке вверху указаны веса разрядов, а внизу – нумерация разрядов.



- а) формат 32-разрядного знакового слова МП семейства х86;
- б) формат 32-разрядного знакового слова процессора ЕС ЭВМ

Рисунок 1.1 - Форматы данных для представления целых двоичных чисел в процессорах:

Если запятая фиксирована справа от младшего разряда, то в п-разрядной сетке знаковых целых чисел можно представлять положительные и отрицательные

целые двоичные числа, модуль которых:

$$1 \le |X| \le 2^{n-1} - 1$$
,

что при n=32 соответствует диапазону абсолютных десятичных чисел от 1 до $2,1\times10^9$.

Если запятая фиксирована перед старшим разрядом, то числа (правильные дроби) могут быть с точностью до $2^{-(n-1)}$ представлены в диапазоне:

$$2^{-(n-1)} \le |X| \le 1 - 2^{-(n-1)}$$
.

Формат дробных чисел представлен на рис. 1.2.

Рисунок 1.2 - Формат данных для дробных знаковых чисел

Первые ЭВМ были машинами с фиксированной запятой, причем запятая фиксировалась перед старшим разрядом числа.

В настоящее время в ПК, как правило, форму с фиксированной запятой применяют для представления целых чисел (запятая фиксирована после младшего разряда).

Существуют следующие форматы представления чисел с фиксированной запятой: байт со знаком (8 бит), байт без знака (8 бит), слово со знаком (16 бит), слово без

1.2 Представление числа в форме с плавающей запятой

В машинах, предназначенных для решения широкого круга вычислительных задач, основным является представление чисел с плавающей запятой.

Представление числа с плавающей запятой в общем случае имеет вид:

$$X = S^{p_X} \times m_X; \quad |m_X| < 1,$$

где m_X — мантисса числа X;

 p_{X} – порядок;

S – основание характеристики (обычно целая степень числа 2).

Форма представления числа с плавающей запятой называется также полулогарифмической, так как часть числа — характеристика — выражена в логарифмической форме.

Мантисса (правильная дробь со знаком) и порядок (целое число со знаком) представляются в системе счисления с основанием, равным S (в соответствующей

двоично-кодированной системе). Знак числа совпадает со знаком мантиссы.

Порядок p, который может быть положительным или отрицательным целым числом, определяет положение запятой в числе X.

Диапазон представимых в машине чисел с плавающей запятой зависит от основания системы счисления и числа разрядов, выделенных для изображения порядка. В двоичной системе счисления для 32-разрядных чисел с несмещенным порядком нулевой разряд является знаковым для числа, а первый разряд является знаковым для порядка. Так как нулевой и первый разряды определяют соответственно знак мантиссы и знак порядка, то разряды [2÷7] будут определять модуль порядка, а разряды [8÷31] - модуль мантиссы. Формат данного числа изображен на рис. 1.3.



Рисунок 1.3 - Пример машинного кода числа в форме с плавающей запятой с несмещенным порядком

Арифметические действия над числами с плавающей запятой требуют выполнения, помимо операций над мантиссами, определенных операций над порядками (сравнение, вычитание и др.). Для упрощения операций над порядками их сводят к действиям над целыми положительными числами (целыми числами без знаков), применяя представление чисел с плавающей запятой со «смещенным порядком».

В случае представления числа с плавающей запятой со смещенным порядком к его порядку p прибавляется целое число – смещение $N=2^q$, где q — число двоичных разрядов, используемых для модуля порядка.

Для удобства выполнения операций над порядками они обычно кодируются следующим образом. Если для размещения кодов порядков в разрядной сетке отводится (q+1) разряд, то отрицательные и положительные порядки представляются увеличенными на 2^q , т.е. $p_{cm} = p + 2^q$.

В результате порядки в диапазоне:

$$-2^{q} \le p \le 2^{q} - 1$$

преобразуются в p_{cm} , диапазон которых: $0 \le p_{cm} \le 2^{q+1} - 1$ (происходит увеличение порядка на 2^q).

Диапазон представимых в машине чисел с плавающей запятой зависит от основания системы счисления и числа разрядов, выделенных для отображения порядка. Существуют следующие форматы представления

чисел с плавающей запятой: число с плавающей запятой одинарной точности (32 бита; порядок — 8 бит, мантисса — 24 бита), число с плавающей запятой двойной точности (64 бита; порядок — 12 бит, мантисса — 52 бита), число с плавающей точкой повышенной точности (80 бит; порядок — 16 бит, мантисса — 64 бита).

В двоичной системе счисления для кодировки порядка 32-разрядных чисел используется семь битов: шесть битов — на значение порядка, один бит — на знак порядка. Коды отрицательных порядков будут иметь бит 0 в старшем разряде 7-разрядного двоичного кода. Коды положительных порядков — бит 1. Нулевому порядку будет соответствовать код 10000000 b. Во избежание путаницы смещенный порядок называют характеристикой числа.




Рисунок 1.4 - Пример машинного кода числа в форме с плавающей запятой со смещенным порядком

Значения модулей порядков для 32-разрядных чисел лежат в диапазоне -64 (1000000 b) \div +63 (0111111 b). Тогда в смещенном виде (порядок увеличивается на 64) порядки будут кодироваться положительными числами,

причем значению порядка -64 будет соответствовать код 0000000 b, а значению +63 — код 1111111 b. Таким образом, при кодировании положительных порядков и нуля в старшем разряде порядка всегда будет присутствовать 1.

Точность вычислений чисел с плавающей запятой определяется числом разрядов мантиссы. С увеличением числа разрядов мантиссы увеличивается точность вычислений, но увеличивается и время выполнения арифметических операций.

Любое число в формате с плавающей запятой должно быть представлено в ЭВМ в нормализованном виде для повышения точности отображения числа. Число $X = S^{p_X} \times m_X$ называется нормализованным, если мантисса m_X удовлетворяет условию:

$$\frac{1}{S} \leq |m_X| < 1,$$

т.е. в двоичной системе счисления старший разряд мантиссы отличен от нуля. В процессе вычислений может получиться ненормализованное число. В этом случае ЭВМ, если это предписано командой, автоматически нормализует его («нормализация результата» операции).

Пусть мантисса S-ричного числа содержит в r старших разрядах нули. Тогда нормализация заключается в сдвиге мантиссы на r разрядов влево и уменьшении порядка на r единиц, при этом в младшие r разрядов мантиссы записывается θ . При нулевой мантиссе нормализация невозможна.

Задачи, решаемые на ЭВМ, предъявляют различные требования к точности вычислений. Поэтому во многих машинах используется несколько форматов с плавающей запятой с различным числом разрядов мантиссы.

Пример - Пусть X = +24,5. Перевести число X в формат числа с плавающей запятой, $X = S^{p_X} \times m_X$.

Для модуля порядка (см. рис. 1.3) выделим 7 разрядов (разряды $[1\div7]$), а для мантиссы в данном примере уменьшим количество разрядов с целью уменьшения вычислений и выделим для нее 10 разрядов (разряды $[8\div17]$).

Определим мантиссу числа m_X . Для этого представим в двоичном виде целую и дробную части числа. Алгоритм перевода целого десятичного числа в двоичный вид широко описан в технической литературе и в данном пособии не приводится. Целая часть числа X=24 соответствует двоичному числу $11000\ b$. Для отображения

целой части числа необходимо 5 битов. Целую часть числа X занесём в соответствующие разряды мантиссы m_X .

Определим двоичный вид дробной части числа. В общем случае алгоритм преобразования дробной части десятичного числа к двоичному виду можно разбить на следующие этапы:

- 1. Вычесть из исходного десятичного числа его целую часть. Результат число *R*.
- 2. Умножить число R на 2.
- 3. Если R ≥ 1, то:
 - а) очередная цифра дробной части в двоичном виде равна I;
 - б) из числа R вычесть 1.

Если же R < I, то очередная цифра дробной части в двоичном виде равна θ .

4. Пункты *2* и *3* повторяются до получения необходимого числа разрядов.

Количество итераций алгоритма (количество полученных цифр дробной части) зависит от разрядности мантиссы. Для данного примера разрядность мантиссы равна 10. Для целой части числа X необходимо 5 битов, на дробную часть числа X также выделяется 5 разрядов - 5 итераций.

Итак, определим двоичный вид дробной части числа X:

- 1. R = 24.5 24 = 0.5.
- 2. $R = R \times 2 = 0.5 \times 2 = 1$.
- 3. Так как $R \ge 1$, то:
 - а) очередная цифра дробной части в двоичном виде равна I;

6)
$$R = R - I = I - I = 0$$
.

- 2. $R \times 2 = 0 \times 2 = 0$.
- 3. Так как R < I, то очередная цифра дробной части в двоичном виде равна 0.
- 2. $R \times 2 = 0 \times 2 = 0$.
- 3. Так как R < I, то очередная цифра дробной части в двоичном виде равна θ .
- 2. $R \times 2 = 0 \times 2 = 0$.
- 3. Так как R < 1, то очередная цифра дробной части в двоичном виде равна 0.
- 2. $R \times 2 = 0 \times 2 = 0$.
- 3. Так как R < 1, то очередная цифра дробной части в двоичном виде равна 0.

Согласно алгоритму преобразования, дробная часть числа X в двоичном виде представляется как $0,10000\ b$ и дописывается в мантиссу m_X после разрядов целой части

числа. Таким образом, мантисса числа X имеет вид $m_X = +1100010000 \ b$.

Определим порядок числа p_X . В общем случае порядок p_X равен числу разрядов, используемых для представления целой части числа. То есть $p_X = +5$, или в двоичном виде в данной разрядной сетке $p_X = 0000101 \ b$.

Возвращаясь к полулогарифмической форме представления числа с плавающей запятой, запишем:

$$X = m_X \times S^{p_X} = +0,1100010000 \times 2^{+5},$$

где m_X — нормализованная мантисса числа, представлена как число с запятой перед старшим разрядом, m_X = +1100010000;

$$p_X = +5$$
 – порядок числа.

Число X с фиксацией запятой после целой части будет иметь следующий двоичный вид: 11000,10000.

Чтобы убедиться в правильности представления числа в формате с плавающей запятой, произведём обратное преобразование с учетом весов разрядов целой и дробной части числа. Веса разрядов мантиссы

уменьшаются слева направо (вес разряда равен 2^{p_x-n} , где n изменяется от 1 до 10).

$$11000,10000 = 1 \times 2^{4} + 1 \times 2^{3} + 0 \times 2^{2} + 0 \times 2^{1} + 0 \times 2^{0} + 1 \times 2^{-1} + 0 \times 2^{-2} + 0 \times 2^{-3} + 0 \times 2^{-4} + 0 \times 2^{-5} = 24,5.$$

Представим порядок p_X как смещённый порядок. Для этого к порядку p_X прибавим целое число – смещение $N=2^q$, где q – число двоичных разрядов, используемых для модуля порядка (см. рис. 1.4). В данной разрядной сетке q=6, следовательно, $N=2^6=64$ (N=1000000 b). Таким образом, смещённый порядок числа X равен: $p_{X_{CM}}=1000101b$.

Так как число X положительное, то его знаковый разряд равен 0. Число X в формате с плавающей запятой со смещенным порядком приведено на рис. 1.5.

Веса разрядов	2 ⁶	2 ⁵	24	2 ³	2 ²	2 ¹	2 ⁰	2 ⁴	2^3	2 ²	21	2 ⁰	2-1	2-2	2-3	2-4	2-5
0	1	0	0	0	1	0	1	1	1	0	0	0	1	0	0	0	0
Знак	Смещённый порядок									Ma	нтис	ca					

Рисунок 1.5 - Формат представления числа X = 24,5 в формате с плавающей запятой со смещённым порядком

Пример - Пусть X = +0,073. Перевести число X в формат числа с плавающей запятой, $X = S^{p_X} \times m_X$.

Также как и в предыдущем примере для модуля порядка выделим 7 разрядов. Для мантиссы также выделим 10 разрядов.

Определим мантиссу числа m_X . Для этого представим в двоичном виде целую и дробную части числа. Целая часть числа X=0 соответствует двоичному числу 0 b. Для отображения целой части числа не используется ни одного бита.

Определим двоичный вид дробной части числа. Так как целой части числа X в мантиссе нет, то на дробную часть числа X выделяется все 10 разрядов мантиссы. Соответственно необходимо 10 итераций цикла получения дробной части числа X.

Итак, определим двоичный вид дробной части числа X:

- 1. R = 0.073 0 = 0.073.
- 2. $R = R \times 2 = 0.073 \times 2 = 0.146$.
- 3. Так как R < 1, то очередная цифра дробной части в двоичном виде равна 0.
- 2. $R \times 2 = 0.146 \times 2 = 0.292$.

- 3. Так как R < I, то очередная цифра дробной части в двоичном виде равна 0.
- 2. $R \times 2 = 0.292 \times 2 = 0.584$.
- 3. Так как R < 1, то очередная цифра дробной части в двоичном виде равна θ .
- 2. $R \times 2 = 0.584 \times 2 = 1.168$.
- 3. Так как $R \ge 1$, то:
 - а) очередная цифра дробной части в двоичном виде равна I;

6)
$$R = R - 1 = 1,168 - 1 = 0,168$$
.

- 2. $R = R \times 2 = 0.168 \times 2 = 0.336$.
- 3. Так как R < I, то очередная цифра дробной части в двоичном виде равна θ .
- 2. $R \times 2 = 0.336 \times 2 = 0.672$.
- 3. Так как R < 1, то очередная цифра дробной части в двоичном виде равна 0.
- 2. $R = R \times 2 = 0.672 \times 2 = 1.344$.
- 3. Так как $R \ge 1$, то:
 - а) очередная цифра дробной части в двоичном виде равна 1;

б)
$$R = R - 1 = 1,344 - 1 = 0,344$$
.

2. $R = R \times 2 = 0.344 \times 2 = 0.688$.

- 3. Так как R < 1, то очередная цифра дробной части в двоичном виде равна 0.
- 2. $R = R \times 2 = 0.688 \times 2 = 1.376$.
- 3. Так как $R \ge 1$, то:
 - а) очередная цифра дробной части в двоичном виде равна 1;

6)
$$R = R - 1 = 1,376 - 1 = 0,376$$
.

- 2. $R \times 2 = 0.376 \times 2 = 0.752$.
- 3. Так как R < I, то очередная цифра дробной части в двоичном виде равна θ .

Согласно алгоритму преобразования, дробная часть числа X в двоичном виде представляется как $0,0001001010\,b$ и дописывается в мантиссу m_X после разрядов целой части числа (для данного примера разрядов целой части числа в мантиссе нет). Таким образом, мантисса числа X имеет вид $m_X = +0001001010\,b$.

Определим порядок числа p_{X} . В общем случае порядок p_{X} равен числу разрядов, используемых для представления целой части числа. То есть $p_{X}=0$.

Возвращаясь к полулогарифмической форме

представления числа с плавающей запятой, запишем:

$$X = m_X \times S^{p_X} = +0,0001001010 \times 2^0$$

где m_X — мантисса числа, представленная как число с запятой перед старшим разрядом, m_X = +0001001010 b;

$$p_X = 0$$
 – порядок числа.

Число X с фиксацией запятой будет иметь следующий двоичный вид: 0.0001001010.

Так как старший разряд мантиссы не равен 1, то мантисса не нормализована. Произведём нормализацию мантиссы. Для этого необходимо сдвинуть мантиссу влево на 3 разряда. При этом порядок меньшится на 3 $(p_X = 0 - 3 = -3)$.

Таким образом, в полулогарифмической форме можно записать $X = m_X \times S^{p_X} = +0,1001010000 \times 2^{-3}$,

Чтобы убедиться в правильности представления числа в формате с плавающей запятой, произведём обратное преобразование с учетом весов разрядов дробной части числа. Вес n-го разряда мантиссы равен 2^{p_x-n} , где n изменяется от 1 до 10.

 $0.10010100000 \times 2^{-3} = 1 \times 2^{-4} + 0 \times 2^{-5} + 0 \times 2^{-6} + 1 \times 2^{-7} + 0 \times 2^{-8} + 1 \times 2^{-9} + 0 \times 2^{-10} + 0 \times 2^{-11} + 0 \times 2^{-12} + 0 \times 2^{-13} = 0.072265625 \approx 0.073.$

Представим порядок p_X как смещённый порядок. Для этого к порядку p_X прибавим целое число — смещение $N=2^q$, где q — число двоичных разрядов, используемых для модуля порядка (см. рис. 1.4). В данной разрядной сетке q=6, следовательно, $N=2^6=64$ (N=1000000 b). Таким образом, смещённый порядок числа X равен: $p_{X_{CM}}=0111101$ b (-3 + 64 = 61).

Так как число X положительное, то его знаковый разряд равен 0. Число X в формате с плавающей запятой со смещенным порядком приведено на рис. 1.6.

Веса разрядов	2 ⁶	2 ⁵	2 ⁴	2^3	2^2	2 ¹	2°	2-1	2-2	2-3	2-4	2-5	2-6	2-7	2-8	2-9	2-10
0	0	1	1	1	1	0	1	0	0	0	1	0	0	1	0	1	0
Знак	C	Смещённый порядок]	Ман	тисс	ca					

Рисунок. 1.6 - Формат представления числа X = 0.073 в формате с плавающей запятой

Глава 2. Арифметико-логические устройства 2.1 Классификация АЛУ

Арифметико-логическое устройство (АЛУ) служит для выполнения арифметических и логических преобразований над словами, называемыми в этом случае операндами. Выполняемые в АЛУ операции можно разделить на следующие группы:

- операции двоичной арифметики для чисел с фиксированной запятой;
- операции двоичной арифметики для чисел с плавающей запятой;
- операции десятичной арифметики;
- операции индексной арифметики (при модификации адресов команд);
- операции специальной арифметики;
- операции над логическими кодами (логические операции);
- операции над алфавитно-цифровыми полями.

К арифметическим операциям относятся сложение, вычитание, вычитание модулей («короткие операции») и умножение и деление («длинные операции»). Группу логических операций составляют операции дизъюнкции

(логическое ИЛИ) и конъюнкции (логическое И) над многоразрядными двоичными словами, сравнение кодов на равенство.

Специальные арифметические операции включают в себя нормализацию, арифметический сдвиг (сдвигаются только цифровые разряды, знаковый разряд остается на месте), логический сдвиг (знаковый разряд сдвигается вместе с цифровыми разрядами).

Можно привести следующую классификацию АЛУ.

По способу действия над операндами АЛУ делятся на следующие группы:

- последовательные;
- параллельные.

В последовательных АЛУ операнды представляются в последовательном коде, а операции в АЛУ производятся последовательно во времени над отдельными разрядами операндов.

В параллельных АЛУ операнды представляются параллельным кодом, и операции совершаются параллельно во времени над всеми разрядами операндов.

По способу представления чисел различают АЛУ:

- для чисел с фиксированной запятой;
- для чисел с плавающей запятой;

- для десятичных чисел.

АЛУ с плавающей запятой отличается от АЛУ с фиксированной запятой тем, что кроме узлов, служащих для выполнения действий над мантиссами чисел, включает в свой состав узлы, необходимые для выполнения действий над порядками (характеристиками) чисел.

По характеру использования элементов и узлов АЛУ делятся на:

- блочные;
- многофункциональные.

блочном АЛУ операции над числами с фиксированной и плавающей запятой, десятичными числами и алфавитно-цифровыми полями выполняются в отдельных блоках, при этом повышается скорость работы, так как блоки ΜΟΓΥΤ параллельно выполнять соответствующие операции, но значительно возрастают затраты оборудования. В многофункциональных АЛУ операции над всеми формами представления чисел выполняются одними и теми же схемами, которые коммутируются нужным образом в зависимости от требуемого режима работы.

2.2 АЛУ для сложения и вычитания чисел с фиксированной запятой

Сложение и вычитание чисел с фиксированной запятой производится по формуле:

$$Z = X \pm Y$$
.

где X, Y, Z – n-разрядные знаковые числа в формате с фиксированной запятой.

При сложении и вычитании чисел с фиксированной запятой в АЛУ производится сложение двоичных кодов, включая разряды знаков.

Для операций сложения и вычитания n-разрядных (нулевой разряд знаковый) двоичных чисел с фиксированной запятой в состав АЛУ должны входить n-разрядный параллельный комбинационный сумматор Cм, регистр сумматора PгCм, входные регистры сумматора PгB и PгA, входной регистр АЛУ PгI. На АЛУ поступают операнды X и Y, а результат содержит операнд Z.

На рис. 2.1 представлена упрощенная структурная схема АЛУ.

Известно, что отрицательные числа в ЭВМ представлены в дополнительном коде, и при выполнении операций с этими числами они должны быть также представлены в дополнительном коде. В данном учебном

пособии в примерах отрицательные числа представлены в прямом коде, а их перевод в дополнительный код осуществляется перед выполнением каждого алгоритма.




Рисунок. 2.1 - Структурная схема АЛУ для операций сложения и вычитания

При выполнении операции в АЛУ помимо результата операции формируется 2-разрядный код признака результата, который принимает следующие значения:

Результат операции	Признак результата
0	00
<0	01
>0	10
Переполнение	11

Примем, что код признака результата формируется комбинационной схемой, на входы которой поступают сигналы, соответствующие значениям всех разрядов сумматора, а также сигналы переносов из знакового разряда p[0] и в знаковый из старшего цифрового разряда p[1]. Признак нулевого значения результата формируется, если булева функция: $\sum_{i=1}^{3} \overline{C_M[i]} = 1$, $\Pi p = 00$.

Условие выработки признака отрицательного результата: $C_M[0] \times \left(p[0] \times p[1] \vee \overline{p[0] \times p[1]}\right) = 1$, $\Pi p = 01$.

Условие выработки признака положительного результата: $\overline{C}_{\mathcal{M}}[0] \times \left(p[0] \times p[1] \vee \overline{p[0] \times p[1]}\right) = 1$, $\Pi p = 10$.

Если при выполнении сложения двух операндов возникает перенос из знакового разряда суммы при

отсутствии переноса в этот разряд или перенос в знаковый разряд при отсутствии переноса из разряда знака, то имеется переполнение разрядной сетки, соответственно при отрицательной и положительной суммах. Если нет переноса из знакового разряда и нет переноса в знаковый разряд суммы или есть оба эти переноса, то переполнения нет. Если в знаковом разряде содержится 0, то сумма положительна и представлена в прямом коде, а если в знаковом разряде содержится 1, то сумма отрицательна и представлена в дополнительном коде.

При выполнении алгебраического сложения (Z = X + Y) поступившие в АЛУ коды операндов находятся на входных регистрах $P extit{B} extit{B}$ и $P extit{A} extit{C} extit{M}$ сумматора. Код суммы формируется на выходах схемы $C extit{M} extit{U} extit{U}$ и фиксируется в регистре $P extit{B} extit{C} extit{M}$.

Операция алгебраического вычитания

$$Z = X - Y = X + (-Y)$$

может быть сведена к изменению знака вычитаемого Y и операции алгебраического сложения. Если вычитаемое Y после изменения знака становится отрицательным операндом, то это число необходимо перевести в дополнительный код, что выполняется следующей процедурой: принятый в PzI код числа передается инверсно в PzA и при сложении осуществляется подсуммирование I в младший разряд сумматора.

Передача информации в регистрах АЛУ производится отдельными микрооперациями, инициируемыми управляющими сигналами. Слово из PeI в PeA может быть передано в прямом (при сложении) или в инверсном (при вычитании) кодах.

Алгоритм сложения и вычитания чисел с фиксированной точкой приведен на рис. 2.2. Микрооперации в блоках, выполняемые в разных тактах, разделяются горизонтальной чертой.




Рисунок 2.2 - Алгоритм сложения и вычитания чисел с фиксированной запятой

 Π ример - Π усть X = +7, Y = +5. Вычислить Z = X - Y. X, Y, Z - числа с фиксированной запятой.

Используем алгоритм вычитания чисел с фиксированной запятой (рис. 2.2).

В данном примере для представления чисел с фиксированной запятой выделим 6 разрядов, причём старший разряд — знаковый. Операнд X показан на рис. 2.3.1, операнд Y показан на рис. 2.3.2.а. Так как производится вычитание X-Y, то операнд Y необходимо представить в дополнительном коде (рис. 2.3.2.б) и произвести сложение операндов X и Y.

Веса разрядов	2 ⁴	2^3	2 ²	21	2^0		
0	0	0	1	1	1		
Знак	Модуль операнда						

Веса разрядов	2 ⁴	2^3	2 ²	2 ¹	2 ⁰				
0	0	0	1	0	1	a,			
1	1	1	0	1	1	б			
Знак	M	Модуль операнда							

2)

1)

1) операнд X = +7 в прямом коде;

2) операнд Y: a) операнд Y = +5 в прямом коде;

б) операнд Y = -5 в дополнительном коде

Рисунок 2.3 - Операнды X и Y в формате числа с фиксированной запятой

Операция вычитания Z = X - Y приводится к операции сложения операнда X в прямом коде и операнда Y в дополнительном коде (рис. 2.4.а). При сложении операндов был выработан признак результата $\Pi p = 10$,

который указывает на то, что полученный результат положителен и представлен в прямом коде. Полученный результат вычитания операндов приведен на рис. 2.4.б.

Веса разрядов		2 ⁴	2 ³	2 ²	21	20
1	0	0	0	0	1	0
П	p	M	[одул	ь оп	еранд	ца

Веса разрядов	2 ⁴	2 ³	2 ²	2 ¹	2 ⁰			
0	0	0	0	1	0			
Знак	Модуль операнда							

a) ϵ

а) сложение операндов X и Y и выработка признака результата Πp ; б) результат вычитания Z = X - Y = +7 - (+5) = 7 - 5 = +2

Рисунок 2.4 - Выработка результата

Пример - Пусть X = +2, Y = -7. Вычислить Z = X + Y. X, Y, Z - числа c фиксированной запятой.

Используем алгоритм сложения чисел с фиксированной запятой (рис. 2.2).

В данном примере для представления чисел с фиксированной запятой также выделим 6 разрядов (старший разряд — знаковый). Операнд X показан на рис. 2.5.1. Так как операнд Y (рис. 2.5.2.a) отрицательный, он должен быть представлен в дополнительном коде (рис. 2.5.2.б).

Веса разрядов	2 ⁴	2 ³	2 ²	21	2 ⁰		
0	0	0	0	1	0		
Знак	Модуль операнда						

Веса разрядов	2 ⁴	2 ³	2 ²	21	2 ⁰				
1	0	0	1	1	1	a)			
1	1	1	0	0	1	б)			
Знак	M	Модуль операнда							

1)

2)

- 1) операнд X = +2 в прямом коде;
- 2) операнд Y: а) операнд Y = -7 в прямом коде; б) операнд Y = -7 в дополнительном коде

Рисунок 2.5 - Операнды X и Y в формате числа с фиксированной запятой

Далее произведем сложение операнда X в прямом коде и операнда Y в дополнительном коде (рис. 2.6.1). При выполнении операции сложения операндов был выработан признак результата $\Pi p = 01$, который указывает на то, что полученный результат отрицателен и представлен в дополнительном коде. Полученный результат сложения операндов приведен на рис. 2.6.2.а.

		Веса разрядов		2^3	2 ²	2 ¹	2 ⁰
Ì	0	1	1	1	0	1	1
	П	[p	M	Іодул	ь оп	еранд	ца

Веса разрядов	2 ⁴	2 ³	2 ²	2 ¹	2 ⁰					
1	1	1	0	1	1	C				
1	0	0	1	0	1	6				
Знак	M	Модуль операнда								

1)

2

- 1) сложение операндов X и Y и выработка признака результата Пр;
- 2) результат сложения операнд Z = X + Y = 2 + (-7) = -5:
 - а) операнд представлен в дополнительном коде;
 - б) операнд представлен в прямом коде.

Рисунок 2.6 - Выработка результата

2.2 АЛУ для умножения чисел с фиксированной запятой

В ЭВМ операция умножения чисел с фиксированной запятой с помощью соответствующих алгоритмов сводится к операциям сложения и сдвига.

При умножении двух чисел произведение формируется суммированием частичных произведений. В зависимости от цифры множителя к сумме частичных произведений прибавляется либо множимое, либо ноль.

Произведение двух п-разрядных чисел c фиксированной запятой может иметь 2n значащих Поэтому необходимо разрядов. предусмотреть формирования АЛУ возможность В произведения, имеющего двойную длину.

Структура АЛУ для выполнения умножения должна содержать регистры множимого, множителя и сумматор частичных произведений.

В зависимости от способа формирования суммы частичных произведений различают четыре метода выполнения умножения. На рис. 2.7 представлены методы выполнения умножения (обозначение метода на рисунке соответствует обозначению метода в тексте):

а) умножение, начиная с младших разрядов множителя, со сдвигом суммы частичных произведений вправо и при неподвижном множимом, регистры и

сумматор частичных произведений имеют одинарную длину;

- б) умножение, начиная с младших разрядов множителя, при сдвиге множимого влево и неподвижной сумме частичных произведений, регистр множимого и сумматор частичных произведений имеют двойную длину;
- в) умножение, начиная со старших разрядов множителя, при сдвиге суммы частичных произведений влево и неподвижном множимом, сумматор частичных произведений имеет двойную длину, регистр множителя и множимого одинарной длины;
- г) умножение, начиная со старших разрядов множителя, при сдвиге вправо множимого и неподвижной сумме частичных произведений, сумматор частичных произведений и регистр множимого имеют двойную длину.

Рассмотрим метод умножения целых чисел с фиксированной запятой, представленных в прямом коде, начиная с младших разрядов, со сдвигом суммы частичных произведений вправо. Этот метод получил наибольшее применение в ЭВМ, т.к. позволяет использовать регистры одинарной длины.





Рисунок 2.7 - Методы выполнения умножения

Пусть X – множимое, Y – множитель. X и Y числа со знаком в формате с фиксированной запятой (см. рис. 2.8).



унок 2.8 -Числа со знаком в форма

Рисунок 2.8 - Числа со знаком в формате с фиксированной запятой

Произведение чисел $Z = X \times Y$ можно представить как $Z = z_0 \times |Z|$,

где z_0 – знак произведения;

|Z| - модуль произведения.

Модуль произведения |Z| можно представить в виде скобочной записи:

$$|Z| = |X| \times |Y| = |X| \times (y_1 \times 2^{n-2} + y_2 \times 2^{n-3} + \dots + y_{n-1} \times 2^0) =$$

$$= |X| \times y_1 \times 2^{n-2} + |X| \times y_2 \times 2^{n-3} + \dots + |X| \times y_{n-1} \times 2^0.$$

Вынесем коэффициент 2^{n-2} за скобки:

$$|Z| = 2^{n-2} \times (|X| \times y_1 + 2^{-1} \times (|X| \times y_2 + ... + 2^{-1} \times |X| \times y_{n-1})...),$$

где у_і – значение і-го разряда модуля множителя;

 $|X| \times y_i$ — частичная сумма для і-го разряда множителя $(|X| \times y_i = 0, \text{ если } y_i = 0 \text{ и } |X| \times y_i = |X|, \text{ если } y_i = 1);$

 2^{-1} × (|X| × y_i) — сдвиг вправо частичной суммы произведения.

Если знаки сомножителей одинаковы, то знак произведения положительный, иначе – отрицательный.

Произведение в формате двойной длины имеет один знаковый разряд и 2n-1 цифровых разрядов. Результат умножения n-разрядных чисел, где n-1 цифровых разрядов, содержит 2(n-1)=2n-2 цифровых разрядов.

При умножении, начиная с младших разрядов, после завершения обработки цифровых разрядов необходимо произвести корректирующий сдвиг вправо модуля

произведения. Результат правильно расположится в разрядной сетке двойной длины.

При данном методе регистр множителя в АЛУ и сумматор частичных произведений должны иметь цепи сдвига вправо. Регистр множимого может не иметь цепей сдвига.

Структурная схема АЛУ для умножения празрядных целых двоичных чисел со знаком представлена на рис. 2.9.




Рисунок 2.9 - Структурная схема АЛУ для умножения чисел в формате с фиксированной запятой

Схема АЛУ содержит: входной регистр множимого P21; регистры множителя P22 и P22, на которых с

помощью косой передачи вправо выполняется сдвиг множителя вправо; триггер знака Te3h1 для хранения знака множимого, триггер знака Te3h2 для хранения знака множителя; сумматор Cm для образования суммы частичных произведений; регистр PeA для формирования частичного произведения; регистр PeB для накопления суммы частичных произведений; регистр сумматора, где образуется новое значение суммы; счетчик циклов CuU.

Последовательность действий в каждом цикле выполнения умножения определяется младшим разрядом регистра множителя, куда последовательно одна за другой поступают цифры множителя. В зависимости от цифры множителя регистру $P_{2}A$ присваивается либо множимое. либо ноль. Затем производится сложение частичного произведения (РгА) и суммы частичных произведений (PzB). Поскольку старшие разряды регистра множителя Pz2освобождаются, они могут быть использованы для хранения младших разрядов произведения, поступающих из младшего разряда сумматора. После проведения (n-1)-го цикла умножения в младшем разряде Рг2 содержится знаковый разряд множителя Ү. Двойная длина результата формируется сцеплением РгСм и Рг2. Необходимо выполнить корректирующий сдвиг вправо модуля произведения. После коррекции в цепочке РгСм:Рг2 цифровые содержатся только разряды модуля Затем формируется знак произведения. результата

умножения. И на n-разрядную шину выхода последовательно выдаются n старших и n младших разрядов произведения.

Умножение чисел с фиксированной запятой можно разделить на следующие этапы:

- начальная установка;
- вычисление сумм частичных произведений;
- коррекция результата в формате двойной длины.

Алгоритм умножения целых положительных чисел, представленных в прямом коде, начиная с младших разрядов, со сдвигом суммы частичных произведений вправо представлен на рис. 2.10.

Этапы выполнения операции умножения в алгоритме разделены пунктирной линией. Микрооперации, выполняемые в разных тактах, в блоках разделяются горизонтальной чертой.




Рисунок 2.10 - Алгоритм умножения чисел с фиксированной запятой

Вычисление произведений сумм частичных выполняется в блоках 2-6. Этот этап выполняется циклически до тех пор, пока счетчик циклов не станет равен нулю. В зависимости от значения младшего разряда модуля множителя К частичному произведению прибавляется либо 0, либо модуль множимого, для чего соответствующее значение присваивается РгА. На сумматоре См производится суммирование РгА и РгВ. Полученная сумма передается в РгСм со сдвигом вправо на один разряд, и затем передается в РгВ. Модуль множителя, хранящийся в P22, с помощью P22 сдвигается вправо на один разряд, при этом старший разряд Рг2 остается

свободным, и в него заносится младший разряд суммы, выходящий при сдвиге за пределы *РгСм*. Счетчик циклов уменьшается на единицу и проверяется на равенство нулю.

Коррекция результата в формате двойного слова выполняется в блоке 7. Когда счетчик циклов установится в 0, в РгСм и Рг2 будут содержаться соответственно старшие и младшие разряды модуля произведения, требующие сдвига на один разряд вправо для правильного расположения в разрядной сетке регистров. После сдвига определяется знак произведения. Значения триггеров ТгЗн2 и ТгЗн2 суммируются по модулю два. Знак произведения фиксируется в нулевом разряде РгСм.

После этого результат операции из *PгСм* и *Pг2* последовательно поступает на шину выхода.

Пример - Пусть X=+27, Y=-5. Вычислить $Z=X\times Y$, где X, Y, Z - числа c фиксированной запятой.

Используем алгоритм умножения целых чисел со знаком в формате с фиксированной запятой, начиная с младших разрядов, со сдвигом суммы частичных произведений вправо.

В данном примере для представления чисел X и Y выделим 6 разрядов, причём старший разряд знаковый

(5 циклов умножения). Множимое X и множитель У показаны на рис. 2.11.

Веса разрядов	2 ⁴	2^3	2^2	2 ¹	2 ⁰	Веса разрядов	2 ⁴	2^3	2 ²	2 ¹	
0	1	1	0	1	1	1	0	0	1	0	
Знак	Множимое +27				Знак	1	Мнох	китеј	ıь -:	5	

а) множимое X = +27; б) множитель Y = -5

б)

Рисунок 2.11 - Числа в формате с фиксированной запятой

Умножение чисел с фиксированной запятой представим в виде таблицы (табл. 2.1) с указанием номеров блоков, состояния счётчика *СчЦ*, состояния сумматора, состояний регистров *Pг1*, *Pг2*, *Pг2*, *Pг2*, *PгA*, *PгВ*, *РгСм*. Пустые клетки в табл. 2.1. означают, что содержимое данного функционального узла не изменилось относительно предыдущего значения.

Таблица 2.1 - Пример умножения чисел с фиксированной запятой

№ бл.	СчЦ	Рг1	Рг2	РгА	РгВ	См	РгСм	Рг2'
	5	011011			000000			
1			100101					
		011011	000101					
4				011011				
						011011		
5							001101	100010
	4		100010		001101			
3				000000				
_						001101		
5							000110	110001
	3		110001	011011	000110			
4				011011		100001		
_						100001	010000	111000
5	2		111000		010000		010000	111000
	2		111000	000000	010000			
3				000000		010000		
_						010000	001000	011100
5	1		011100		001000		001000	011100
3	1		011100	000000	001000			
3				000000		001000		
5						001000	000100	001110
)	0		001110		000100		000100	001110
	U		001110	000000	000100			
				000000		000100		
						000100	000010	000111
							100010	000111
7			000111				100010	
			500111		000111		100010	
						000111		
							000111	
							000111	
							JUJIII	

После завершения циклов умножения и коррекции результата в знаковый разряд результата P = C M[0] заносится знак произведения. Знак произведения определяется при сложении "по модулю два" знаков сомножителей, которые содержатся в T = 3 + 1 и T = 3 + 2. Клетка в табл. 2.1. с данным действием закрашена серым цветом.

Результат умножения чисел в формате двойной длины представлен на рис. 2.12.

Стар	ршая часть (РгСм)						Младшая часть (Рг2)					
Веса разрядов	210	2 ⁹	2 ⁸	27	2 ⁶	2 ⁵	2 ⁴	2^3	2 ²	2 ¹	2^0	
1	0	0	0	1	0	0	0	0	1	1	1	
Знак		Модуль произведения										

Рисунок 2.12 - Число $Z=X\times Y=+27\times (-5)=-135$ с фиксированной запятой в формате двойной длины

Далее на выходную шину *ШИВых* в начале выдаются старшие разряды результата умножения, а затем – младшие разряды (см. табл. 2.1).

2.3 АЛУ для ускоренного умножения чисел с фиксированной запятой

Операция умножения относится к длинным операциям. Для уменьшения времени ее выполнения существуют методы ускорения умножения. Они делятся на аппаратные и логические. Как те, так и другие, требуют дополнительных затрат оборудования. При использовании аппаратных методов дополнительные затраты оборудования прямо пропорциональны числу разрядов в операндах. Эти методы вызывают усложнение схемы АЛУ. При реализации логических методов ускорения дополнительные затраты оборудования не зависят от разрядности операндов. Усложняется в основном схема управления АЛУ. В ЭВМ для ускорения умножения часто используются комбинации этих методов.

К аппаратным методам ускорения умножения относятся ускорение выполнения операций сложения и сдвига, позволяющих за один такт производить сдвиг информации в регистрах сразу на несколько разрядов, совмещение во времени операций сложения и сдвига, построение комбинационных схем множительных устройств, реализующих «табличное» умножение.

Среди логических методов наиболее распространены методы, позволяющие за один цикл умножения обработать несколько разрядов множителя.

Рассмотрим логический метод ускоренного умножения двумя разрядами n-разрядных (при четном n) целых чисел без знака, начиная с младших разрядов, со сдвигом суммы частичных произведений вправо.

Пусть *X*-множимое, *Y*-множитель, беззнаковые числа с фиксированной запятой. Умножение двумя разрядами можно записать в формульном виде:

$$Z = X \times Y = X \times (y_1 y_2 \times 2^{n-1} + y_3 y_4 \times 2^{n-3} + \ldots + y_i y_{i+1} \times 2^{n-i} + \ldots + y_{n-1} y_n \times 2^1) =$$

$$= X \times y_1 y_2 \times 2^{n-1} + X \times y_3 y_4 \times 2^{n-3} + \ldots + X \times y_i y_{i+1} \times 2^{n-i} + \ldots + X \times y_{n-1} y_n \times 2^1,$$
где весовой коэффициент частичного произведения 2^{n-i} определяется старшим разрядом пары разрядов $y_i y_{i+1}$.

В формуле вынесем коэффициент 2ⁿ⁻¹ за скобки:

$$Z = 2^{n-1} \times (X \times y_1 y_2 + 2^{-2} \times (X \times y_3 y_4 + ... + 2^{-2} \times (X \times y_i y_{i+1} + ... + 2^{-2} \times (X \times y_{n-1} y_n) ...),$$

где $y_i y_{i+1}$ – значения пары разрядов множителя Y;

 $X \times y_i y_{i+1}$ — частичная сумма для пары разрядов множителя, а умножение на 2^{-2} осуществляется путем сдвига частичного произведения на два разряда вправо.

В зависимости от пары разрядов множителя к сумме частичных произведений прибавляются следующие значения:

- при $y_i y_{i+1} = 00$ к сумме частичных произведений прибавляется 0 и производится сдвиг частичного произведения на два разряда вправо;
- при $y_i y_{i+1} = 01$ к сумме частичных произведений прибавляется множимое X и сумма частичных произведений сдвигается на два разряда вправо;
- при $y_i y_{i+1} = 10$ прибавляется удвоенное множимое 2X и сумма частичных произведений сдвигается на два разряда вправо;
- при $y_i y_{i+1} = 11$, к сумме частичных произведений необходимо прибавить утроенное множимое 3X. Представим 3X как 4X X. Вместо прибавления к сумме частичных произведений утроенной мантиссы множимого из суммы частичных произведений вычитается множимое X и сумма частичных произведений сдвигается на два разряда вправо. В следующем цикле будет проведена корректировка 4X. Корректирование суммы частичных произведений фиксируется в триггере коррекции.

После сдвига на два разряда вправо сумма частичных произведений уменьшится в 4 раза, поэтому значение коррекции 4X в следующем цикле аналогично будет уменьшено в 4 раза. Величина коррекции будет равна X.

Если триггер коррекции взведен, то значение, прибавляемое к сумме частичных произведений, будет модифицироваться в зависимости от следующей пары разрядов множителя. При значениях пары разрядов 00, 01 к сумме частичных произведений множителя прибавляются величины X, 2X соответственно и обнуляется триггер коррекции. При паре разрядов множителя 10 к сумме частичных произведений необходимо прибавить величину 3X (сумма коррекции X и значения, прибавляемого к сумме частичных произведений 2X). И аналогично выше описанному, в данном цикле вычитается X и взводится триггер коррекции. При паре разрядов множителя 11 к сумме частичных произведений необходимо прибавить 4X (сумма коррекции X и значения, прибавляемого к сумме частичных произведений 3X). В данном цикле прибавляется 0 и взводится триггер для коррекции в следующем цикле.

Правила обработки для всех возможных вариантов пар разрядов множителя и триггера коррекции при умножении двумя разрядами приведены в табл. 2.2.

Таблица 2.2 - Правила обработки пар разрядов множителя

Текущее	$y_i y_{i+1}$	Значение,	Новое
значение	J 1 J 1+1	прибавляемое к сумме	значение
триггера		частичных	триггера
коррекции		произведений	коррекции
0	00	0	0
0	01	X	0
0	10	2X	0
0	11	-X	1
1	00	X	0
1	01	2X	0
1	10	-X	1
1	11	0	1

При логическом методе ускоренного умножения количество циклов сокращено вдвое и минимизировано количество выполняемых действий в каждом цикле.

На рис.2.13 представлена структурная схема АЛУ для ускоренного умножения чисел без знака с фиксированной запятой. АЛУ включает: входной регистр множимого *Pг1*; регистры множителя *Pг2* и *Pг2'*, на которых с помощью косой передачи вправо выполняется сдвиг множителя вправо на два разряда; сумматор *См* для образования суммы частичных произведений; регистр *PгA* для формирования частичного произведения; регистр *PгB* для накопления суммы частичных произведений; регистр

сумматора, где образуется новое значение суммы; счетчик циклов $Cu\mathcal{U}$; триггер коррекции T.





Рисунок 2. 13 - Структурная схема АЛУ для ускоренного умножения чисел в формате с фиксированной запятой

Алгоритм ускоренного умножения целых чисел без знака приведён на рис. 2.14. В блоках микрооперации, выполняемые в разных тактах, разделяются горизонтальной чертой.






Рисунок 2.14 - Алгоритм ускоренного умножения

Последовательность выполнения операции ускоренного умножения на функциональных узлах АЛУ можно обобщить и выделить следующие этапы:

- начальная установка;
- вычисление суммы частичных произведений;
- вывод результата.

На рис. 2.14 этапы выполнения операции умножения разделены пунктирной линией.

Рассмотрим выполнение ускоренного умножения двумя разрядами, начиная с младших разрядов, со сдвигом суммы частичных произведений вправо.

Пример - Пусть X=12,Y=29. Вычислить $Z=X\times Y=12\times 29$. X,Y,Z - числа без знака с фиксированной запятой. При умножении использовать алгоритм ускоренного умножения двумя разрядами.

В данном примере для представления чисел выделим 6 разрядов. Множимое X и множитель Y показаны на рис. 2.15.

Веса разрядов	2 ⁵	2 ⁴	2 ³	2 ²	21	2 ⁰
Значение	0	0	1	1	0	0

Веса разрядов	2 ⁵	24	2 ³	2 ²	21	20
Значение	0	1	1	1	0	1

a) b a) множимое X = 12; b множитель Y = 29

Рисунок 2.15 - Числа в формате с фиксированной запятой

Ускоренное умножение двумя разрядами чисел с фиксированной запятой представим в виде таблицы (табл. 2.3) с указанием номеров блоков, состояния счётчика

Таблица 2.3 - Пример вычисления произведения

№ бл.	СчЦ	T	Рг1	Рг2	Рг2'	РгА	РгВ	См	РгСм
1	3	0	001100	0111 01			000000		
6						001100			
16								001100	
27					000000				000011
22									000011
24					000111		000011		
	2			000111					
7		1							
						110011			
9								110110	
								110111	
17					110111				001101
23									111101
24					110001		111101		
	1			1100 01					
10		0							
						000000			
11								111101	
					110001				011110
14									111110
						001100	111110		
15								001010	
					010001				000101
20									000101
24					011100		000101		
27	0			011100					
						000000	011100		000101
28								011100	
20									011100
									011100

C4U, триггера коррекции T, состояния сумматора, состояний регистров P2CM, P2B, P2C2, P2C3, P2C4.

Необходимо отметить, что в начале этапа умножения 6-разрядных чисел в C заносится число 3. Результат ускоренного умножения чисел в формате двойной длины представлен на рис. 2.16.

	Старшая часть (РгСм)						Младшая часть (РгВ)					
Веса разрядов	211	210	2 ⁹	2 ⁸	27	2 ⁶	2 ⁵	2 ⁴	2^3	2^2	2 ¹	2^0
Значение	0	0	0	1	0	1	0	1	1	1	0	0

Рисунок 2.16 - Число $Z = X \times Y = 12 \times 29 = 348$ с фиксированной запятой в формате двойной длины

Результат в формате двойной длины при использовании функциональных узлов одинарной длины располагается в двух регистрах: старшая часть в PeCm, младшая часть в PeB. В табл. 2.3 на выходную шину UUBых вначале выдается старшая часть результата умножения, а затем — младшая часть.

2.4 АЛУ для деления чисел с фиксированной запятой

В ЭВМ операция деления чисел с фиксированной запятой с помощью соответствующих алгоритмов сводится к операциям вычитания (иногда также сложения) и сдвига.

Реализовать деление можно двумя основными способами.

<u>Деление с неподвижным делимым и сдвигаемым вправо</u> <u>делителем.</u> Алгоритм деления аналогичен алгоритму деления "уголком", используемому при ручном счёте.

Рассмотрим особенности данного способа на примере целых чисел. Пусть

$$Z=X/Y$$

где X – делимое, представляемое обычно двойным словом (2n-1 цифровых разрядов);

Y— делитель;

Z- частное, представляемое словами, содержащими n-1 цифровых разрядов.

Будем для простоты считать, что делению подвергаются числа, представленные в прямом коде. Так как Z частное ((n-1) разрядное число), то диапазон представления частного - от 0 до 2^{n-1} . Это возможно только при (|X|-|Y'|)<0, где $|Y'|=|Y|\cdot 2^{(n-1)}$. Для получения (|X|-|Y'|) следует вычесть из делимого |X| делитель |Y|, выровняв их так, чтобы младший разряд |Y| был под n-м разрядом делимого. Этого можно добиться, сдвинув

делитель $\mid Y \mid$ относительно делимого $\mid X \mid$ на n-1 разрядов влево.

Если результат вычитания |X| - |Y| (это вычитание называется пробным) больше 0, то $|Z| \ge 2^{n-1}$ и деление невозможно, если меньше 0, то можно выполнить деление. Иными словами можно сказать, что если результат пробного вычитания больше 0, то при данном делимом делитель слишком мал и частное получается с переполнением.

Рассмотрим пример деления. Пусть делимое X = -38 и делитель Y = +7. Представим делимое и делитель в прямом коде (старший разряд — знаковый, который в отрицательных числах равен 1, а в положительных равен 0).

 $X_{\rm np}=10100110$ и делитель $Y_{\rm np}=0111$. Тогда модуль делимого |X|=00100110 и модуль делителя |Y|=0111 (для получения модулей делимого и делителя в их старшие разряды заносятся нули). Частное Z должно быть представлено прямым кодом с 4 двоичными разрядами, старший из которых отображает знак и в модуле частного |Z| должен быть равен 0. Выполним деление |X| на |Y| уголком:



В соответствии с правилами деления очередной цифрой частного является 1, если после вычитания из остатка делителя получается положительный результат, и 0, если результат отрицателен. В последнем случае восстанавливается остаток, который был до вычитания. Затем делитель смещается на разряд вправо и процедура повторяется. В рассматриваемом примере при отрицательном результате пробного вычитания согласно общему правилу фиксируется цифра частного $Z_0 = 0$ для единообразия процедур деления. На её место после завершения деления модулей заносится знак результата.

Так как знаки делимого X и делителя Y в примере различны, то знак частного Z отрицателен, поэтому от |Z| = 0101 переходим к прямому коду $Z_{\rm np}$ = 1101.

Недостатком такого способа является двойная длина сумматора и его регистров в АЛУ. Поэтому данный способ не нашёл широкого распространения.

<u>Деление с неподвижным делителем и сдвигаемым влево</u> <u>делимым.</u> Этот способ позволяет строить АЛУ с n – разрядными регистрами и сумматором (см. рис. 2.17).




Рисунок 2.17 - Структура АЛУ для деления чисел с фиксированной запятой с неподвижным делителем

Здесь неподвижный n - разрядный делитель Y хранится в Pel, а делимое X, сдвигаемое влево относительно делителя, находится в n - разрядном регистре Pel. Арифметико-логические устройства рассмотренного типа широко используются для деления.

Данный способ имеет две разновидности:

деление с неподвижным делителем с восстановлением остатка (алгоритм деления представлен на рис. 2.18);

деление с неподвижным делителем без восстановления остатка (алгоритм деления представлен на рис. 2.21).

<u>Алгоритм деления с неподвижным делителем с</u> <u>восстановлением остатка</u> можно разделить на следующие этапы.


- 1. Берутся модули от делимого и делителя (то есть знаковые разряды делимого и делителя обнуляются). Необходимо отметить, что, как в алгоритме деления с восстановлением остатка, так и в алгоритме деления без восстановления остатка, знак частного фиксируется положительным (т.е. старший разряд равен нулю). Для деления с восстановлением остатка обнуление происходит в блоке 6 при первом проходе цикла получения разрядов частного. В счётчик циклов СчЦ устанавливается значение разрядности регистров п.
- 2. Исходное значение частичного остатка полагается равным старшим разрядам делимого двойной длины. Так как в данном алгоритме число X одинарной длины, то первоначально примем, что в старших разрядах делимого 0 (PzB=0), а в младших разрядах делимого число X (Pz2=X). Младшая и старшая части делимого содержатся в разных регистрах одинарной длины.

- 3. Частичный остаток удваивается путём сдвига на 1 разряд влево. При этом в освобождающийся при сдвиге младший разряд частичного остатка заносится очередная цифра делимого из разрядов младшей половины делимого (из нулевого разряда $P \ge 2[0]$).
- 4. Из сдвинутого частичного остатка вычитается делитель и анализируется знак результата вычитания.
- 5. Если результат вычитания положителен $(C_M[0] = 0)$, то очередная цифра модуля частного равна 1 $(P \ge 2 \text{ '[n-1]} := 1)$. Если же результат вычитания отрицателен $(C_M[0] = 1)$, то очередная цифра модуля частного равна 0 $(P \ge 2 \text{ '[n-1]} := 0)$. В последнем случае остаток восстанавливается таким, каким он был до вычитания (восстановление из $P \ge B$).
- 6. Этапы 3, 4 и 5 последовательно выполняются для получения всех цифр модуля частного.
- 7. Знак частного положителен, если знаки делимого и делителя одинаковы, в противном случае отрицательный.

Поясним процесс восстановления остатка. Если вычитание даёт отрицательный результат (CM[0] = 1), то предыдущий частичный остаток, хранящийся в P2B, передаётся в P2CM, для чего предварительно обнуляется P2A.

В РгСм приём осуществляется со сдвигом влево на 1 разряд. Это обеспечивает восстановление прежнего остатка и смещение его относительно делителя перед очередным вычитанием.

Рассмотренный метод носит название деление с восстановлением остатка. Недостатком этого метода является необходимость дополнительного времени на восстановление остатка.






Рисунок 2.18 - Алгоритм деления целых чисел с фиксированной запятой с восстановлением остатка

Деление с восстановлением остатка всегда требует для получения одной цифры частного сдвиг частичного

остатка, вычитание делителя, а иногда и восстановление остатка.

Пример - Пусть X = +23, Y = +5. Вычислить Z = X/Y, где X, Y, Z – числа c фиксированной запятой. При делении использовать алгоритм деления чисел c фиксированной запятой c восстановлением остатка.

В данном примере для представления чисел с фиксированной запятой выделим 6 разрядов (т.е. n=6), причём старший разряд — знаковый. Так как делимое и делитель положительные, то их знаковые разряды равны 0.

Делимое X показано на рис. 2.19.а, делитель Y показан на рис. 2.19.б.

Веса разрядов	2 ⁴	2^3	2 ²	2 ¹	2 ⁰
0	1	0	1	1	1
Знак	M	одул	ь дел	имо	го

Веса разрядов	2 ⁴	2 ³	2 ²	2 ¹	2 ⁰
0	0	0	1	0	1
Знак	M	Іодул	іь де.	пител	IЯ

a) b) a) делимое X = +23; b) делимель Y = +5

Рисунок 2.19- Числа в формате с фиксированной запятой

Представим деление чисел с фиксированной запятой с восстановлением остатка, в соответствии с алгоритмом, представленным на рис. 2.18, в виде таблицы (см. табл. 2.4), с указанием номеров блоков, состояния счётчика *СчЦ*, состояния разрядов сумматора, состояний разрядов

регистров P2A, P2B, P2CM, P22, P22, P21. В C4U устанавливается значение n = 6 (или 110 в двоичном виде).

Таблица 2.4 - Пример алгоритма деления чисел с фиксированной запятой с восстановлением остатка

№ бл.	СчЦ	РгА	РгВ	См	РгСм	Рг2	Рг2'	Рг1
1	110					010111		000101
3		000000	000000	000000				
5			000000		000000	101110	101110	
6	101	111010		111011	110111		011100	
7		000000		000000	000001			
9	100	111010	000001	111100	111000	011100	111000	
13							111000	
7		000000		000001	000010			
9	011	111010	000010	111101	111011	111000	110000	
13							110000	
7		000000		000010	000101			
9	010	111010	000101	000000	000001	110000	100000	
12							100001	
9	001	111010	000001	111100	111001	100001	000010	
13							000010	
7		000000		000001	000011			
9	000	111010	000011	111110	111100	000010	000100	
13							000100	
7		000000		000011	000110			
10		000000	000100	000100	000011	000100		
14					000100			

В результате деления на выходной шине ШИВых образуется остаток от деления, равный десятичной 3 (000011 в двоичном виде), а на выходной шине ШИВых, образуется целая часть частного, равная десятичному числу 4 (000100 в двоичном виде). Так как знаки делимого и делителя одинаковы, то частное положительное.

То есть частное можно записать в виде:

$$Z = \frac{X}{Y} = \frac{+23}{+5} = +4\frac{3}{5}$$
 (4 – целая часть, 3 – в остатке).

Целая часть частного Z показана на рис. 2.20.a, а остаток от деления показан на рис. 2.20.б.

Веса разрядов	2 ⁴	2^3	2 ²	2 ¹	2^0
0	0	0	1	0	0
Знак	M	Іодул	іь ча	стноі	0.

Веса разрядов	2 ⁴	2 ³	2 ²	2 ¹	20
0	0	0	0	1	1
Знак	N	Лоду	ль ос	статк	a

а) (4) а) частное Z = +4; б) остаток от деления (+3)

Рисунок 2.20- Числа в формате с фиксированной запятой

Обычно в ЭВМ для деления используется другой метод – деление без восстановления остатка.

<u>Алгоритм деления с неподвижным делителем без</u> <u>восстановления остатка</u> можно разделить на следующие этапы.

- 1. Берутся модули от делимого и делителя. В счётчик циклов CиU устанавливается значение разрядности регистров n.
- 2. Исходное значение частичного остатка полагается равным старшим разрядам делимого двойной длины. Так как число X одинарной длины, то первоначально примем, что в старших разрядах делимого 0 ($P \ge B = 0$), а в младших разрядах делимого число X ($P \ge 2 = X$). Младшая и старшая части делимого содержатся в разных регистрах одинарной длины.
- 3. Частичный остаток удваивается путём сдвига на 1 разряд влево. При этом в освобождающийся при сдвиге младший разряд частичного остатка заносится очередная цифра делимого из разрядов младшей половины делимого (из нулевого разряда *Pг2*[0]).
- 4. Если остаток положителен ($C_M[0] = 0$), то из сдвинутого частичного остатка вычитается делитель. Если

же остаток отрицателен ($C_M[0] = 1$), то к сдвинутому частичному остатку прибавляется делитель.

- 5. Если результат вычитания положителен (CM[0] = 0), то очередная цифра модуля частного равна 1 (Pe2'[n-1]:=1). Если же результат вычитания отрицателен (CM[0] = 1), то очередная цифра модуля частного равна 0 (Pe2'[n-1]:=0).
- 6. Этапы 3, 4 и 5 последовательно выполняются для получения всех цифр модуля частного.
- 7. Знак частного положителен, если знаки делимого и делителя одинаковы, в противном случае отрицательный.

Алгоритм деления с восстановлением остатка представлен на рис. 2.21. Из алгоритма видно, что, пока не определены все цифры частного ($C \cdot U \not = 0$), в зависимости от знака частичного остатка либо подсуммируется делитель (при $C \cdot M[0] = 1$), либо вычитается делитель (при $C \cdot M[0] = 0$). У полученного нового частичного остатка анализируется знак и по нему определяется цифра частного. По завершении всех циклов деления ($C \cdot U \not = 0$) выдаётся результат. При этом, если остаток отрицателен ($C \cdot M[0] = 1$), то он восстанавливается путём подсуммирования делителя (см блок 9 на рис. 2.21).




Рисунок 2.21 - Алгоритм деления целых чисел с фиксированной запятой без восстановления остатка 69

Частичные остатки после выполнения сложения при делении без восстановления остатка получаются такими же, как и после сдвига восстановленного остатка при делении с восстановлением остатка.

Деление без восстановления остатка всегда требует для получения одной цифры частного сдвига частичного остатка, а также сложения или вычитания делителя.

Рассмотрим деление чисел с фиксированной запятой без восстановления остатка, в соответствии с алгоритмом, представленным на рис. 2.21.

Пример - Пусть X = +19, Y = +7. Вычислить Z = X/Y, где X, Y, Z – числа c фиксированной запятой. При делении использовать алгоритм деления чисел c фиксированной запятой без восстановления остатка.

Так же, как и в предыдущем примере, для представления чисел с фиксированной запятой выделим 6 разрядов (n=6), старший разряд — знаковый. Так как делимое и делитель положительные, то их знаковые разряды равны 0. Делимое X показано на рис. 2.22.а, делитель Y показан на рис. 2.22.б.

Веса разрядов	2 ⁴	2^3	2 ²	2 ¹	2 ⁰
0	1	0	0	1	1
Знак	Модуль делимого				

Веса разрядов	2 ⁴	2 ³	2 ²	21	2 ⁰	
0	0	0	1	1	1	
Знак	Модуль делителя					

Рисунок 2.22 - Числа в формате с фиксированной запятой

Представим деление чисел с фиксированной запятой без восстановления остатка в виде таблицы (см. табл. 2.5) с указанием номеров блоков, состояния счётчика циклов CиU, состояния разрядов сумматора Cм, состояний разрядов регистров PгCм, PгB, PГB,

В результате деления на выходной шине ШИВых образуется остаток от деления, равный десятичному числу 5 (000101 в двоичном виде), а на выходной шине ШИВых, образуется целая часть частного, равная десятичному числу 2 (000010 в двоичном виде). Так как знаки делимого и делителя одинаковы, то частное — число положительное.

То есть частное можно записать в виде:

$$Z = \frac{X}{Y} = \frac{+19}{+7} = +2\frac{5}{7}(2 - \text{целая часть}, 5 - \text{в остатке})$$

Таблица 2.5 - Пример алгоритма деления чисел с фиксированной запятой без восстановления остатка

№ бл.	СчЦ	См	РгСм	РгА	РгВ	Рг2	Рг2'	Рг1
1	110					010011		000111
3		000000		000000	000000			
5			000000				100110	
10		111001		111000	000000	100110		
12	101		110011				001100	
15							001100	
9		111010		000111	110011	001100		
12	100		110100				011000	
15							011000	
9		111011		000111	110100	011000		
12	011		110110				110000	
15							110000	
9		111101		000111	110110	110000		
12	010		111011				100000	
15							100000	
9		000010		000111	111011	100000		
12	001		000101				000000	
16							000001	
10		111110		111000	000101	000001		
12	000		111100				000010	
15							000010	
11		000101	111110	000111	111110			
13			000101					
17		000010		000000	000010	000010		
18			000010					

Целая часть частного Z показана на рис. 2.23.а. Остаток от деления показан на рис.2.23.б.

Веса разрядов	2 ⁴	2 ³	2 ²	21	2 ⁰
0	0	0	0	1	0
Знак	Модуль частного				

Веса разрядов	2 ⁴	2^3	2 ²	2 ¹	2^0
0	0	0	1	0	1
Знак	Модуль остатка				

a) b) a) частное Z = +2; b) остаток от деления b)

Рисунок 2.23 Числа в формате с фиксированной запятой

Список литературы

- 1. Бильгаева Н. Ц., Бильгаева Л. П. Методические указания к курсовой работе по дисциплине «Прикладная теория цифровых автоматов» для студентов специальности 22.01. –Улан-Удэ, 1991. 30 с.
- 2. Букреев И. Н. и др. Микроэлектронные схемы цифровых устройств. 3-е изд., перераб. и доп. / И. Н. Букреев, В. И. Горячев, Б. М. Мансуров. М.: Радио и связь, 1990. 416 с.: ил.
- 3. Гук М. Процессоры Pentium II, Pentium Pro и просто Pentium СПб: ЗАО «Издательство Питер», 1999. 288 с.: ил.
- 4. Гук М., Юров В. Процессоры Pentium 4, Athlon и Duron. СПб: Питер, 2001. 512 с.: ил.
- 5. Дроздов Е. А. и др. Многопрограммные цифровые вычислительные машины / Под ред. проф. А. П. Пятибратова. М., Воениздат, 1974.
- 6. Жирков В. Ф., Хартов В. Я. Исследование функциональных узлов ЭВМ. М.: Изд-во МВТУ. 1985.
- 7. Каган Б. М. Электронные вычислительные машины и системы: Учеб. пособие для вузов. М.: Энергия, 1979.-528 с., ил.

- 8. Каган Б. М. Электронные вычислительные машины и системы: Учеб. пособие для вузов. М.: Энергоатомиздат, 1985. 552 с., ил.
- 9. Майоров С. А., Новиков Г. И. Структура электронных вычислительных машин. 2-е изд., перераб. и доп. Л.: Машиностроение. Ленингр. отд-ние, 1979. 384 с., ил.
- 10. Угрюмов Е. П. Проектирование элементов и узлов ЭВМ: Учебное пособие для спец. ЭВМ вузов. М.: Высшая школа. 1986.
- 11. Хвощ С. Т, Варлинский Н. И., Попов Е. А. Микропроцессоры и микроЭВМ в системах автоматического управления. Л.: Машиностроение, 1987. 640 с.

Содержание

Глава 1. Представление чисел в ЭВМ	3
1.1 Представление числа в ЭВМ в форме с	
фиксированной запятой	3
1.2 Представление числа в ЭВМ в форме с	
плавающей запятой	6
Глава 2. Арифметико-логические устройства	21
2.1 Классификация АЛУ	21
2.2 АЛУ для сложения и вычитания чисел с	
фиксированной запятой	24
2.2 АЛУ для умножения чисел	
с фиксированной запятой	. 32
2.3 АЛУ для ускоренного умножения	
чисел с фиксированной запятой	. 45
2.4 АЛУ для деления чисел	
с фиксированной запятой	50
Список литературы	74

ВЫПОЛНЕНИЕ АРИФМЕТИЧЕСКИХ ОПЕРАЦИЙ В АЛУ ДЛЯ ЧИСЕЛ С ФИКСИРОВАННОЙ ЗАПЯТОЙ

Практическое пособие Часть 1

Авторы - Базарова С. Б-М., Чемерисюк А. С., Тулохонов Э. А., Гомбоев Е. Ш., Варфоломеев А. В.

Рецензент – Бильгаева Н.Ц.

Подписано в печать 7.11.2006 г. Формат 60х84 1/16. Усл. п.л. 4,41, уч.-изд.л. 4,0. Тираж 150 экз. Заказ 292. Издательство ВСГТУ. г.Улан-Удэ, ул. Ключевская, 40а