

МІНІСТЕРСТВО ОСВІТИ ТА НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ «КИЇВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ» КАФЕДРА ОБЧИСЛЮВАЛЬНОЇ ТЕХНІКИ

Лабораторна робота №2

з дисципліни «Технології проектування комп'ютерних систем» на тему: «Лічильник команд»

Виконав: студент 4-го курсу факультету ІОТ групи ІО-41 Демчик В. В. НЗК 4111

Перевірив: проф. Сергієнко А. М.

Тема: Лічильник команд.

Мета та основні завдання роботи: оволодіти знаннями і практичними навичками з проектування таких комбінаційних пристроїв з пам'яттю, як лічильник команд (ІСТR). Лабораторна робота також служить для оволодіння навичками програмування та налагодження опису тригерів і логічних схем на мові VHDL.

Завдання на лабораторну роботу: розробити ICTR для 16-розрядних операндів, який працює за наведеними нижче умовами:

№ завдання	Функції ICTR	Додаткові умови
6	М – без змін	Розрядність А – 16
	R - скидання	Стан лічильника після
	WR – запис адреси довгого переходу	скидання $-11*32 = 352$
	+D – додавання зміщення зі знаком	Розрядність D - 13
	+1, +2, +3	

Виконати описання поведінкової моделі. Провести аналіз отриманих графіків роботи схем.

Хід проектування:

Складаємо карту кодування операцій ІСТК:

Опис операції	МО	$F_2F_1F_0$
Без змін	M	0 0 0
+1	+1	0 0 1
+2	+2	0 1 0
+3	+3	0 1 1
Скидання	R	1 0 1
Запис	WR	1 1 0
Додавання	+D	1 1 1

Код програми:

Поведінкова модель:

```
use CNetwork.all;
library ieee;
use ieee.numeric_bit.all;


entity ICTR is
port(CLK : in BIT;
R : in BIT;
WR: in BIT;
D : in BIT_VECTOR(12 downto 0);
F : in BIT_VECTOR(2 downto 0);
A : out BIT_VECTOR(15 downto 0)
);
end ICTR;
```

architecture BEH of ICTR is


```
signal RG: BIT_VECTOR(2 downto 0);
signal SM: BIT_VECTOR(3 downto 0);
signal CTR:BIT_VECTOR(15 downto 3);
signal CTRi:SIGNED(16 downto 0);
begin
-- SUM -----
SUM:SM<= INT_TO_BIT( (BIT_TO_INT(RG)+ BIT_TO_INT(F)),4);
-- RG -----
R_3:process(R,CLK)
begin
if R='1' then
RG<="000":
elsif CLK='1' and CLK'event then
case F is
       when "001"|"010"|"011"|"100"=>RG<=SM(2 downto 0);
       when "101" => RG<="000";
       when "110" \Rightarrow RG\leqD(2 downto 0);
       when others=> null;
end case;
end if;
end process;
-- CT -----
CT:process(CLK,R)
begin
if R='1' then
CTRi<="00000000101100000";--11*32=352=0001 0110 0000
elsif CLK='1' and CLK'event then
if F="101" then
CTRi<="00000000111100000";
elsif F="110" then
CTRi(15 downto 3)<= "0000"&SIGNED(D(12 downto 3));
elsif F="111" then
CTRi <= CTRi + SIGNED(D(12 downto 0));
elsif (F(2) = 0') or F=100'') and SM(3) = 1' then
CTRi<= CTRi+1;
end if:
end if;
end process;
CTR<= BIT VECTOR(CTRi(15 downto 3));
A<=CTR&RG;
end BEH;
```

Результати симуляції:


Скидання: $(352_2 = 160_{16})$




Без змін:




Запис:



+D:



+1:



+2:



+3:

	2660 г	2680	ı 27 <u>.</u> 00	ı 27,20	ı 27	40 г	2760	ı 27 <u>8</u>	2800	ı 282	28.40	ı 28 <u>,</u> 60	1 3	2880	ı 29	00 г	2920	ı 2	29,40 ı	2960	ns
CLK																					
R																					
WR																					
F																					
F(2)																					
F(1)																					
F(0)																					
D			Xoo	65						A						0082					
А	161					X	0164					0167							\longrightarrow	0162	