2. МІКРОПРОЦЕСОРИ НА ОСНОВІ СЕКЦІОНОВАНИХ ІНТЕГРАЛЬНИХ СХЕМ

2.1. Загальні відомості

Секціоновані мікропроцесорні серії інтегральних схем (ІС) призначені для розробки МПС з будь-якою системою команд і довільною розрядністю.

Найпоширенішим набором таких IC ε серія К1804, яка складається з наступних IC:

orben s macry	min ie.
К1804ГГ1	 генератор тактових сигналів
K1804BA1,	 чотирирозрядні приємопередавачі;
K1804BA2,	
K1804BA3	
К1804ВЖ1	– шістнадцятирозрядна схема виправлення помилок в
	3П;
K1804BH1	– блок пріоритетного переривання на 8 запитів;
K1804BP1	- схема прискореного переносу;
K1804BP2	– блок управління станами та зсувами;
K1804BP3	– розширювач блока пріоритетного переривання;
K1804BC1,	 чотирирозрядні процесорні елементи;
K1804BC2	
К1804ВУ1,	 чотирирозрядні генератори адрес мікрокоманд;
К1804ВУ2	
К1804ВУ3	- схема управління генератором адрес мікрокоманд;
К1804ВУ4	– дванадцятирозрядний генератор адрес мікрокоманд
	(формувач адреси наступної мікрокоманди);
К1804ВУ5	 чотирирозрядний генератор адрес мікрокоманд;
К1804ИР1	 чотирирозрядний регістр;
К1804ИР2,	– восьмирозрядні регістри.
К1804ИР3	

Розглянемо основні IC серії К1804 та приведемо особливості проектування мікропроцесорних систем на їх основі.

2.2. Процесорний елемент

IC K1804BC1 виконана за технологією ТТЛШ і ε чотирирозрядним універсальним процесорним елементом (ПЕ), призначеним для

побудови блоків обробки даних. Структурна схема ΠE зображена на рис. 2.1.




Рис. 2.1. Структурна схема процесорного елементу ІС К1804ВС1

Процесорний елемент К1804ВС1 складається з наступних функціональних частин:

АЛБ	– арифметико-логічний блок;
НОЗП	- надоперативний запам'ятовуючий пристрій, що
	складається з шістнадцяти регістрів $R15 - R0$;
RA, RB	– регістри тимчасового зберігання адрес операндів за
	каналом A i B ;
3C <i>Q</i> , 3C <i>B</i>	– зсувачі;
MS, MR , MY	- мультиплексори вибору операндів $S i R$ та даних Y
СУ	 схема управління.

Умовне позначення ΠE зображене на рис 2.2, призначення виводів мікросхеми описане в табл. 2.1.




Рис 2.2. Умовне графічне позначення мікросхеми ПЕ К1804ВС1

Молодший розряд ПЕ має номер 0, а старший – номер 3.

Виходи Y мають три стани (0, 1] і високоомний). Встановлення в високоомний стан цих виходів здійснюється подачею на вхід OE одиничного потенціалу $\overline{OE}=1$.

Виводи SQ3, SQ0, SB3 і SB0 є двоспрямованими і мають також три стани. При виконанні на зсувачах 3CB і 3CQ зсуву вправо виводи SB3 і SQ3 є входами, а виводи SB0 і SQ0 — виходами. При зсуві інформації вліво функції виводів змінюються на протилежні. Якщо зсув на зсувачі не виконується, то відповідні йому виводи знаходяться в високоомному стані. Вихід Z виконаний за схемою з відкритим колектором. Решта виходів IC мають два стани (0 та 1).

Таблиця 2.1. Функціональне призначення виводів мікросхеми ПЕ K1804BC1

Номери	Позначен-	Функціональне призначення
виводів	ня	
1 - 4	AA3 - AA0	Входи адрес регістрів НОЗП за каналом A
12 - 14, 26,	I8 - I0	Входи мікрокоманди
28, 27,		
5 – 7		
8 (9)	SB3 (SB0)	Вхід (вихід) старшого (молодшого) роз-
		ряду ЗСВ
11	Z	Вихід ознаки нульового результату в АЛБ
15	CLK	Вхід синхросигналів
16 (21)	SQ3 (SQ0)	Вхід (вихід) старшого (молодшого) роз-
		ряду 3C <i>Q</i> .
17-20	AB0 - AB3	Входи адреси регістрів НОЗП за каналом
		B
22 - 25	D3 - D0	Входи даних
29	CI	Вхід переносу в АЛБ
31	F3	Вихід старшого розряду АЛБ
32,35	G,P	Виходи прискореного переносу
33	CO	Вихід переносу з АЛБ
34	OVR	Вихід ознаки переповнювання результату
36 - 39	<i>Y</i> 0 – <i>Y</i> 3	Виходи даних
40	OE	Вхід дозволу видачі даних
33	СО	Вихід переносу з АЛБ

В ПЕ використовується двоадресний НОЗП, який забезпечує видачу інформації за двома незалежними каналами A і B (рис. 2.1.). Інформація на виходах A і B визначається відповідно адресами AA і AB. Якщо на входах AA і AB встановлені однакові адреси регістрів, то на виходи A і B видається вміст одного й того самого регістру. Адреси регістрів дорівнюють двійковим еквівалентам їх номерів. Наприклад, регістр R5 має адресу 0101 і таке інше. Запис інформації в НОЗП відбувається за адресою B — тільки за одним каналом.

Для управління ПЕ в структурі мікрокоманди відведено 18 розрядів (рис. 2.3).




Рис. 2.3. Поля мікрокоманди, які використовуються для управління ПЕ

Характер перетворення інформації в кожнім такті роботи ПЕ визначається інформаційним словом (мікроінструкцією МІ), що розміщується в полі АЛБ_МІ і надходить на входи I8-I0 мікросхеми К1804ВС1. Формат інформаційного слова для управління ПЕ наведений на рис. 2.4.




Рис. 2.4. Формат інформаційного слова АЛБ_МІ мікрокоманди

Поле ($I_8I_7I_6$) управляє мультиплексором MY, зсувачами 3CQ і 3CB, а також вибором приймача результату (рис.2.1). Кодування розрядів даного поля наведене у табл. 2.2.

Результат F мікрооперації, що виконувалась в АЛБ, може бути записаний в НОЗП за каналом B ($F \rightarrow B$) без змін, а також у модифікованому вигляді — із зсувом на один розряд вліво ($2F \rightarrow B$) або

вправо ($F/2 \to B$). За встановлення значення $I_8I_7I_6 = 000$ результат записується в регістр RQ ($F \to Q$). Результат не фіксується в регістрах ПЕ за встановлення значення $I_8I_7I_6 = 001$.

	озряд		Мікроог	Y	
I_8	I_7	I_6	НОЗП	RQ	
0	0	0	_	$F \rightarrow Q$	F
0	0	1	_	_	F
0	1	0	$F \rightarrow B$	_	A
0	1	1	$F \rightarrow B$	_	F
1	0	0	$F/2 \rightarrow B$	$Q/2 \rightarrow Q$	F
1	0	1	$F/2 \rightarrow B$	_	F
1	1	0	$2F \rightarrow B$	$2Q \rightarrow Q$	F
1	1	1	$2F \rightarrow B$		F

Таблиця 2.2. Кодування поля управління мультиплексором

Під час встановлення на вході сигналу дозволу видачі даних OE ($\overline{OE}=1$) та за $I_8I_7I_6=010$ мультиплексор MY видає на вихідні шини Y інформацію з виходів каналу A НОЗП (з регістру RA), а в інших випадках — з виходів F АЛБ.

Одночасно із записом результату в НОЗП в регістрі RQ може бути виконаний зсув інформації вліво ($I_8I_7I_6=110$) або вправо ($I_8I_7I_6=100$).

Розряди $I_5I_4I_3$ поля АЛБ_МІ МК (рис.2.4) визначають мікрооперацію в АЛБ відповідно до табл. 2.3, де R і S виходи мультиплексорів MR і MS.

Мікрооперації підсумовування і віднімання виконуються у доповнювальному коді з урахуванням вхідного переносу CI. Логічні мікрооперації — диз'юнкція (АБО), кон'юнкція (І) і сума за модулем два (ВИКЛЮЧНЕ АБО) є порозрядними. Вибір джерел операндів здійснюється за допомогою мультиплексорів MS і MR та управляється розрядами $I_2I_1I_0$ поля АЛБ_МІ мікрокоманди (табл. 2.4).

1 aona	1 иолици 2.3. Кодувания поли 15 14 13									
	Розряди рокома		Мікрооперація в АЛБ							
I_5	I_4	I_3								
0	0	0	R + S + CI							
0	0	1	S-R-1+CI							
0	1	0	S-R-1+CI							
0	1	1	$R \vee S$							
1	0	0	R & S							
1	0	1	$\overline{R} \& S$							
1	1	0	$R \oplus S$							
1	1	1	$\overline{R \oplus S}$							

Таблиця 2.3. Кодування поля $I_5 I_4 I_3$

Таблиця 2.4. Кодування поля $I_2 I_1 I_0$

	Розряди рокома	ſ	Джерела	операндів
I_2	I_1	I_0	R	S
0	0	0	A	Q
0	0	1	A	В
0	1	0	0	Q
0	1	1	0	В
1	0	0	0	A
1	0	1	D	A
1	1	0	D	Q
1	1	1	D	0

Такт роботи ПЕ полягає в наступному.

За додатним перепадом CLK на управляючі входи ПЕ подається слово мікрокоманди (рис. 2.1). В регістри RA і RB з відповідних регістрів НОЗП, які визначаються адресами на входах AA і AB, записуються дані. Відповідно до значень розрядів I_8-I_0 мікрокоманди схема управління (СУ) виробляє необхідні управляючі сигнали (УС),

в результаті цього обираються джерела операндів. Далі відбувається перетворення операндів в АЛБ і видається результат на вихід F. Якщо мультиплексор MY відкритий ($\overline{OE}=0$), результат видається на шину Y. Залежно від результату, одержуваного в АЛБ, на відповідних виходах ПЕ формуються ознаки Z, F3, OVR.

Одиничний сигнал на виході Z відповідає нульовому значенню результату. Ознакою арифметичного переповнювання в АЛБ є одиничний сигнал на виході OVR. Вивід F3 є виходом старшого розряду АЛБ і використовується для аналізу знаку результату.

За від'ємним перепадом синхросигналу CLK=0 результат фіксується у вибраному приймачеві результату — в регістрах НОЗП або в регістрі RQ. Для забезпечення правильної роботи ПЕ необхідно, щоб сигнали на управляючих входах ПЕ не змінювали свого значення за CLK=0.

Часові параметри IC K1804BC1 наведені в табл. 2.5.

Таблиця 2.5. Часові параметри ІС К1804ВС1

п	Зна-		Зна-
Параметри IC K1804BC1	чення,	Параметри IC K1804BC1	чення,
IC K1804BC1	нс	IC K1804BC1	нс
Тривалість сигналу		від <i>I</i> до <i>У</i> , <i>CO</i> , <i>F</i> 3	50
CLK = O (min)	30	від I до G , P	42
Час попереднього встанов-		від I до Z	65
лення відносно додатного		від I до OVR	59
перепаду СЬК сигналів на		від I до $SB3$, $SB0$	70
входах (тіп):		від D до Y	39
RA, RB	93	від B до G , D	31
D, I	70	від D до Z	55
CI	55	від D до CO , $F3$	41
SQ3, SQ0, SB3, SB0	20	від D до OVR	45
Час затримки		від D до $SB3$, $SB0$	53
від \overrightarrow{RA} , RB до у, $F3$	75	від CI до Y	27
від RA , RB до G , P	59	від CI до Z	46
від RA , RB до Z	85	від <i>СІ</i> до <i>СО</i>	20
від RA , RB до CO	70	від <i>СІ</i> до <i>F</i> 3	24
від RA , RB до OYR	76	від CI до OVR	26
від <i>RA</i> , <i>RB</i> до <i>SB</i> 3, <i>SB</i> 0	90	від <i>CI</i> до <i>SB</i> 3, <i>SB</i> 0	45

Приклад 2.1. Розробити мікропрограму для процесорного елементу, що реалізує заданий мікроалгоритм (рис. 2.5).

Вихідні дані: X1 = -3, X2 = -9, X3 = 11.




Рис. 2.5. Вихідний мікроалгоритм

Вважатимемо, що для подання операндів використовується доповнювальний код. В коментарях до кожної операторної вершини (рис. 2.5) наведені значення управляючих сигналів АЛБ_МІ, AA, BB, CI, що забезпечують виконання відповідної мікрооперації.

Послідовність мікрокоманд, що реалізують заданий мікроалоритм, відображена у табл. 2.6. Цифрова діаграма стану регістрів показана у табл. 2.7.

Розглянемо мікрооперацію завантаження $D(X1) \rightarrow R1$, що виконується в першому такті. Зазначимо, що дані в регістри НОЗП можуть бути завантажені лише, як результат виконання мікрооперації в АЛБ. Для завантаження даних з шини даних виконаємо мікрооперацію логічного додавання. Джерелами даних, що надходять на

входи S і R АЛБ (рис. 2.1), ϵ машинний нуль і дані на вхідній шині D $(D(X1) \lor 0 \to R1)$ Відповідно до табл. 2.4. визначаємо розряди $I_2I_1I_0$ поля АЛБ МС мікрокоманди $I_2I_1I_0 = 111$. Мікрооперація логічне І, що здійснюється у цьому такті, визначається розрядами $I_5I_4I_3 = 011$ поля АЛБ МС мікрокоманди (табл. 2.3). Результат, отриманий на виході У АЛБ записується в регістр НОЗП за адресою. виставленою на шині AB. За умовою завдання результат має бути записаний у регістр R1, тому у полі B мікрокоманди (рис. 2.9) розміщується адреса відповідного регістру у шістнадцятирічному поданні B = 1. При цьому кодуємо розряди $I_8I_7I_6$ поля АЛБ МС мікрокоманди (табл. 2.2), отримуємо $I_8I_7I_6 = 011$. Мікрооперація додавання, що здійснюється у четвертому такті, визначається розрядами $I_5I_4I_3 = 000$ поля АЛБ МІ мікрокоманди (табл. 2.3). при цьому встановлюється CI=0, що відповідає розрядам $I_{12}I_{11}$ = 00 поля СУСЗ МІ мікрокоманди (табл. 2.19). У полях А і В мікрокоманди (рис. 2.3) розміщуються номери регістрів НОЗП у шістнадцятирічному поданні, що є джерелами операндів. Результат, отриманий на виході У АЛБ записується в регістр НОЗП за адресою, виставленою на шині AB, тому у полі B мікрокоманди (рис. 2.3) розміщується номер регістра-приймача результату (A = 1, B = 2). Мікрооперація віднімання, що здійснюється у п'ятому такті, визначається розрядами $I_5I_4I_3 = 001$ поля АЛБ МІ мікрокоманди (табл. 2.3). при цьому встановлюється CI=1, що відповідає розрядам $I_{12}I_{11}=01$ поля СУСЗ МІ мікрокоманди (табл. 2.19).

Наведемо мікропрограму у мнемонічних кодах мікроасемблеру:

Таблиця 2.6. Кодова карта

		Конст	нстанта БОД													
№ так-	Ад- реса	БО	Д	F	ВС1 (АЛБ)			ВР2 (СУС3)								
ту	[16]	<i>D</i> [16]	OED	АЛБ_МІ [2]	A [16]	B [16]	OEY	СУС3_МI [2]	EC	\overline{EZ}	\overline{EN}	\overline{EV}	CEN	CEM	OECT	SE
1	0000	FFFD	0	011 011 111	*	1	0	00 00000 000000	0	0	0	0	1	1	1	1
2	0001	FFF7	0	011 011 111	*	2	0	00 00000 000000	0	0	0	0	1	1	1	1
3	0002	000B	0	011 011 111	*	3	0	00 00000 000000	0	0	0	0	1	1	1	1
4	0003	****	1	011 000 001	1	2	0	00 00000 000000	0	0	0	0	1	1	1	1
5	0004	****	1	011 001 001	2	3	0	01 00000 000000	0	0	0	0	1	1	1	1

Таблиця 2.7. Цифрова діаграма стану регістрів

N.C.		Вихідн	ий стан		Інформація у	
№ так-ту	Шина D, [16]	R1, [16]	R2, [16]	R3, [16]	приймачі результату, [16]	Мікрооперація
1	FFFD	****	****	****	R1 := FFFD	$R1 := D(FFFD) \lor 0$
2	FFF7	FFFD	****	****	R2:= FFF7	$R2 := D(FFF7) \lor 0$
3	000b	FFFD	FFF7	****	R3 := 000B	$R3 := D(000B) \lor 0$
4	****	FFFD	FFF7	000B	R2:=FFF4	R2 := R2 + R1 + 0(CI)
5	****	FFFD	FFF4	000B	R3 := 0017	R3 := R2 - R3 - 1 + 1(CI)

2.3. Схема управління станами та зсувами

2.3.1. Загальна структура та принцип функціонування

Схема управління станами та зсувами (СУСЗ) призначена для спільної роботи з ПЕ К1804ВС1, разом з якими складає блок обробки даних (БОД). Схема управління станами та зсувами реалізована на ІС К1804ВР2, структурна схема якої наведена на рис. 2.6. Загальна структура БОД та поєднання виводів мікросхем К1804ВР2 та наведені на рис. 2.7.




Рис. 2.6. Структурна схема СУСЗ ІС К1804ВР2




Рис. 2.7. Блок обробки даних

Для управління БОД у структурі мікрокоманди відведено 43 розряди. На рис. 2.8 зображені відповідні поля МК.




Рис. 2.8. Поля мікрокоманди, які використовуються для управління блоком обробки даних

Умовне графічне позначення ІС К1804ВР2 та нумерація виводів приведені на рис. 2.9, а їх функціональне призначення — в табл. 2.7.

Таблиця 2.7. Функціональне призначення виводів ІС К1804BP2

,	упкцюпальне приз	
Позначення	Назва	Призначення
I12-I0	Інформаційні входи МК	Визначають операцію, що викону- ється СУСЗ
IC, IN, IV, IZ	Входи ознак стану	Використовуються для передачі ознак стану АЛБ (переносу, знаку, переповнювання, рівність нулю) в СУСЗ
CEM	Вхід дозволу запису ознак в Рг <i>М</i>	При значенні 0 на вході \overline{CEM} ($\overline{CEM}=0$) запис в PrM дозволений, інакше ($\overline{CEM}=1$) — заборонений
CEN	Вхід дозволу запису ознак в PrN	$\overline{\Gamma}$ ри значенні 0 на вході \overline{CEN} ($\overline{CEN}=0$) запис в PrN дозволений, інакше ($\overline{CEN}=1$) — заборонений
\overline{EC} , \overline{EN} , \overline{EV} , \overline{EZ}	Входи дозволу запису ознак	При значенні 1 на входах \overline{EC} , \overline{EN} , \overline{EV} , \overline{EZ} запис у відповідні розряди PrM заборонений, а при значенні $0-$ дозволений, якщо одночасно встановлений сигнал дозволу запису $\overline{CEM}=0$

YC, YN,	Двоспрямова-	Postpoopyotty of the public toyyou til
YV, YZ	на шина даних	Застосовується як вхід даних під час запису в регістр PrM і як вихід
IV, IL	па шипа дапих	даних під час виводу інформації з
		регістрів PrN , PrM або з входів IC ,
		IN, IV, IZ CYC3
——————————————————————————————————————	Вхід управля-	
OEY	ючого сигналу	За значення 0 на вході ОЕУ
	дозволу виво-	(OEY = 0) дозволений вивід інфор-
	ду інформації	мації зі СУСЗ через шину У. При
	1 1	OEY = 1 шина Y знаходиться в стані
		високого опору – вивід даних на
		шину У заборонений
\overline{OECT}	Вхід управля-	За значення 0 на вході \overline{OECT}
	ючого сигналу дозволу фор-	$(\overline{OECT} = 0)$ дозволений вивід коду
	мування коду	умови на вихід CT . Якщо $\overline{OECT} = 1$,
	умови	формування коду умови на виході
	3	СТ заборонене
CT	Вихід умови	Результат перевірки умови
<i>PF</i> 0, <i>PF</i> 3,	Двоспрямовані	Призначені для організації зсувів в
PQ0, PQ3	виводи зсуву	МПС шляхом поєднання їх із відпо-
		відними виводами зсувів
\overline{SE}	Вхід дозволу	За значення 0 на вході \overline{SE} ($\overline{SE} = 0$)
	зсуву	виконання зсувів дозволено, інакше
		$(\overline{SE} = 1)$ – заборонено, під час цього
		виводи зсуву СУСЗ знаходяться в
		стані високого опору
CO	Вихід форму-	Сформований на виході СО сигнал
	вання перено-	використовується в якості вхідного
	cy	переносу СІ АЛБ
CX	Вхід форму-	Використовується як одне з джерел
	вання перено-	при формуванні сигналу вихідного
CLV	Cy	переносу СО
CLK	Тактовий вхід	Запис інформації в регістр стану
		відбувається за додатним перепадом тактового сигналу <i>CLK</i> . Решта схем
		ϵ комбінаційними — їх функціону-
		вання не залежать від значення сиг-
		налу <i>СLK</i>
L	l	




Рис. 2.9. Умовне графічне позначення ІС К1804ВР2

Функціональні блоки, що входять до складу СУСЗ (рис. 2.6) реалізують наступні функції:

- виконання операцій із вмістом регістрів станів (операцій з ознаками);
 - формування сигналу вхідного переносу *CI* для ПЕ і СУП;
- організація арифметичних, логічних і циклічних зсувів слів різної довжини на підставі ознак Z, C, N, V результату виконання мікрооперації у АЛБ реалізує 32 типи зсувів;
- видача одного з шістнадцяти сигналів логічної умови на вихід CT, який надходить на БМУ і використовується для організації розгалуження у мікропрограмах.

Розглянемо детально склад та призначення функціональних блоків СУСЗ.

2.3.2. Схема управління

Схема управління (рис.2.6) під дією сигналів мікрокоманди $I_{12}-I_0$ формує внутрішні сигнали, що управляють функціональними блоками СУС3.

Для управління СУСЗ в структурі мікрокоманди (рис. 2.8) відведено 21 розряд, 13 з яких займає поле інформаційного слова СУСЗ_ІС, що задає операцію виконувану в СУСЗ у поточному такті (рис. 2.10).




Рис. 2.10. Структура інформаційного поля СУС3_ІС мікрокоманди

2.3.3. Блок обробки ознак

Блок обробки ознак (рис. 2.6) складається з двох чотирирозрядних регістрів стану (PrN, PrM), двох вхідних мультиплексорів — MXN, MXM і одного вихідного мультиплексора — MX_{BUX} . Даний блок призначений для зберігання і модифікації ознак, які формуються в ПЕ. Під час виконання мікрооперацій у АЛБ формуються ознаки — переносу (C), знаку результату (N), переповнювання (OVR) і

рівність результату нулю (Z), які з виходів C, N, V, Z ПЕ поступають на входи IC, IN, IV, IZ ознак стану СУСЗ (рис. 2.1, рис. 2.6).

Ознаки зберігаються в регістрах стану PrN і PrM СУСЗ (рис. 2.11). Запис інформації в регістри PrN і PrM відбувається за додатним перепадом тактового імпульсу T (перехід від 0 до 1) за наявності сигналу дозволу запису $\overline{CEN} = 0$ або $\overline{CEM} = 0$ відповідно.




Рис. 2.11. Структура регістрів стану PrN і PrM

2.3.4. Виконання операцій з вмістом регістрів станів

У полі інформаційного слова СУСЗ_ІС якому відповідають розряди $I_5 - I_0$ (рис. 2.10) при встановленні управляючого сигналу $\overline{OECT} = 1$ кодуються операції що можуть бути виконані із вмістом регістрів стану (рис. 2.12).




Рис. 2.12. Управління виконанням операцій із вмістом регістрів станів

Операції, що виконуються із вмістом регістрів станів PrN і PrM, можна розділити на наступні групи:

- операції з бітами,
- регістрові операції,
- операції завантаження регістра.

Операції з вмістом регістру стану PrN

В PrN інформація надходить з виходу двоканального мультиплексора MXN (рис. 2.6).

Залежно від сигналів мікрокоманди $I_5 - I_0$ в PrN може бути записане слово стану з входів ознак стану СУСЗ – IC, IN, IV, IZ, або з виходів регістру PrM – MC, MN, MV, MZ. Окрім того, може бути

встановлено в значення 0 або 1, як усе інформаційне слово записане у регістрі PrN, так і кожний окремий розряд цього регістру.

Під час запису інформації у регістр PrN на вході дозволу запису встановлюється значення 0 ($\overline{CEN}=0$). При $\overline{CEN}=1$ запис в PrN заборонений.

Операції з бітами відповідають встановленню в значення 0 або 1 одного з розрядів PrN в залежності від сигналів $I_5 - I_0$ закодованих у мікрокоманді (табл. 2.9).

Регістрові операції є операціями з інформаційним словом, записаним в PrN. Управління виконанням операцій здійснюється розрядами I_1 і I_0 мікрокоманди за встановленням нульових значень розрядів мікрокоманди $I_5 - I_2$ (табл. 2.10).

Tаблиця 2.9. Операції з бітами регістра стану PrN ($\overline{CEN}=0$)

I_5	I_4	I_3	I_2	I_1	I_0	Операція	Коментар
0	0	1	0	0	1	$1 \rightarrow NZ$	Встановлення в 1 ознаки Z
0	0	1	0	1	0	$0 \rightarrow NC$	Встановлення в 0 ознаки C
0	0	1	0	1	1	$1 \rightarrow NC$	Встановлення в 1 ознаки C
0	0	1	1	0	0	$0 \rightarrow NN$	Встановлення в 0 ознаки N
0	0	1	1	0	1	$1 \rightarrow NN$	Встановлення в 1 ознаки N
0	0	1	1	1	0	$0 \rightarrow NV$	Встановлення в 0 ознаки OVR
0	0	1	1	1	1	$1 \rightarrow NV$	Встановлення в 1 ознаки OVR

Таблиця 2.10. Регістрові операції з вмістом регістру стану PrN, де i=Z,C,N,V ($\overline{CEN}=0$)

I_5	I_4	I_3	I_2	I_1	I_0	Операція	Коментар
							Запис вмісту регістру PrM у регістр PrN
0	0	0	0	0	1	$1 \rightarrow N_i$	Встановлення в значення 1 всіх розрядів регістру PrN
							дів регістру PrN Регістровий обмін між регістрами PrM та PrN
0	0	0	0	1	1	$0 \rightarrow N_i$	Встановлення в значення 0 всіх розрядів регістру PrN

Операції завантаження регістра відповідають запису ознак стану в PrN з входів ознак стану (IC, IN, IV, IZ) (табл. 2.11).

Tаблиця 2.11. Операції завантаження регістра стану $PrN(\overline{CEN}=0)$

10	10.11	rijri	2,1	1. (,110	эаци завантажения	pericipa crany FTN (CEN = 0)
I_5	I_4	I_3	I_2	I_1	I_0	Операція	Коментар
0	0	0	1	1	0	$IZ \rightarrow NZ$	Використовується при виконан-
0	0	0	1	1	1	$IC \rightarrow NC$	ні ряду арифметичних операцій
						$IN \rightarrow NN$	коли немає необхідності переві-
						$IV \lor NV \to NV$	ряти ознаку переповнювання
							після кожної операції, а достат-
							ньо встановити, що переповню-
							вання було хоча б під час однієї
							з операцій
0	1	1	0	0	*	$IZ \rightarrow NZ$	Завантаження з інверсією ознаки
1	0	1	0	0	*	$\overline{IC} \rightarrow NC$	переносу
1	1	1	0	0	*	$IN \rightarrow NN$	
0	0	0	1	0	*	$IV \rightarrow NV$	
0	1	0	*	*	*	$IZ \rightarrow NZ$	Завантаження безпосередньо з
0	1	1	0	1	*	$IC \rightarrow NC$	входів ознак стану
0	1	1	1	*	*	$IN \rightarrow NN$	
1	0	0	*	*	*	$IV \rightarrow NV$	
1	0	1	0	1	*		
1	0	1	1	*	*		
1	1	0	*	*	*		
1	1	1	0	1	*		
1	1	1	1	*	*		

Операції з вмістом регістру стану РГМ

В РгM інформація надходить з виходів мультиплексора MXM (рис. 2.7). Залежно від значення сигналів $I_5 - I_0$ в РгM може бути записана інформація з входів ознак стану СУСЗ – IC, IN, IV, IZ (ціле слово стану, або порозрядно), з виходів регістру РгN – NC, NN, NV, NZ або з двоспрямованої шини Y – YC, YN, YV, YZ. Окрім того в кожен розряд РгM може бути записане значення 0 або 1. Для виконання запису необхідно, щоб на вході дозволу запису в РгM було встановлене значення $\overline{CEM} = 0$. При $\overline{CEM} = 1$ запис в РгM заборонений.




Рис. 2.13. Операції з бітами у регістрі РгМ

Операції запису у біти регістру PrM ознак результату виконуються з встановленням сигналів дозволу запису $\overline{EZ} = \overline{EN} = \overline{EV} = \overline{EC} = 0$ (рис. 2.13). За встановлення управляючого сигналу $\overline{CEM} = 0$ і наявністю сигналу дозволу запису у біти регістру відбувається запис ознаки у відповідний розряд регістру PrM. Якщо сигнал на вході дозволу запису ознаки $\overline{CEM} = 0$, а значення будь-яких сигналів дозволу запису бітів дорівнює 1, то вміст відповідних розряду регістру PrM не зміниться. Тобто, під час встановлення сигналів $\overline{EZ} \vee \overline{EN} \vee \overline{EV} \vee \overline{EC} = 1$ відбувається заборона запису у відповідний розряд регістру PrM. За значення $\overline{CEM} = 1$ забороняється запис у всі розряди регістру PrM.

Управління виконанням регістрових операції і операції завантаження, що виконуються у регістрі PrM, наведено в табл. 2.12-2.13.

Tаблиця 2.12. Регістрові операції регістра PгM ($\overline{EZ} = \overline{EN} = \overline{EV} = \overline{EC} = \overline{CEM} = 0$)

		•
I_5 I_4 I_3 I_2 I_1 I_0	Операція	Коментар
0 0 0 0 0 0	$Y_i \rightarrow M_i$	Запис інформації з шини У в РгМ
0 0 0 0 0 1	$1 \rightarrow M_i$	Встановлення в 1 всіх розрядів РгМ
0 0 0 0 1 0	$N_i \longleftrightarrow M_i$	Регістровий обмін
0 0 0 0 1 1	$0 \rightarrow M_i$	Встановлення в 0 всіх розрядів РгМ
0 0 0 1 0 1	$\overline{M_i} \to M_i$	Інвертування вмісту регістру РгМ

Tаблиця 2.13. Операції завантаження регістру PгM ($\overline{EZ} = \overline{EN} = \overline{EV} = \overline{EC} = \overline{CEM} = 0$)

I_5	I_4	I_3	I_2	I_1	I_0	Операція	Коментар
0	0	0	1	0	0	$IZ \rightarrow NZ$	Використовується при організа-
						$IV \rightarrow MV$	ції зсувів з використанням озна-
						$IN \to MN$	ки переповнювання, а не пере-
						$IC \rightarrow MC$	носу
0	0	1	0	0	*	$IZ \rightarrow MZ$	Завантаження з інверсією ознаки
0	1	1	0	0	*	$\overline{IC} \to MC$	переносу
1	0	1	0	0	*	$IM \rightarrow MN$	
1	1	1	0	0	*	$IV \rightarrow MV$	
0	0	0	1	1	*	$IZ \rightarrow MZ$	Завантаження безпосередньо з
0	0	1	0	1	*	$IC \rightarrow MC$	входів ознак стану
0	0	1	1	*	*	$IN \rightarrow MN$	
0	0	1	1	*	*	$IV \rightarrow MV$	
0	1	0	*	*	*		
0	1	1	0	1	*		
0	1	1	1	*	*		
1	0	0	*	*	*		
1	0	1	0	1	*		
1	0	1	1	*	*		
1	1	0	*	*	*		
1	1	1	*	*	*		

Приклад 2.2. Розробити мікропрограму для БОД, що реалізує заданий мікроалгоритм (рис. 2.14).

Виконання завдання

У заданому мікроалгоритмі на рис. 2.14 мнемоніка LOAD визначає операції завантаження регістрів стану (RN, RM) або відповідних бітів цих регістрів (MC, MZ та інших). У табл. 2.14 наведена кодова карта мікропрограми. У структурі закодованих мікрокоманд умовно показані тільки ті поля, що управляють АЛБ та СУСЗ. В табл. 2.15 наведена діаграма вмісту регістру стану RM на протязі виконання мікропрограми.




Рис. 2.14. Вихідний мікроалгоритм


Таблиця 2.14. Кодова карта

		вод			БОД													
№ так-	Ад- реса			ВС1 (АЛБ)				(АЛ	Б)	BP2 (CYC3)								
ту	[16]	D	\overline{OED}	A.	ЛБ_М	ΛI	A	В	\overline{OEY}	СУС3_МІ	\overline{EC}	\overline{EZ}	\overline{EN}	\overline{EV}	\overline{CEN}	CEM	OECT	SE
		[16]			[2]		[16]	[16]		[2]								
1	0001	FFF7	0	011	011	101	1	1	1	00 00000 000000	0	0	0	0	1	1	1	1
2	0002	0015	0	011	011	101	2	2	1	00 00000 000000	0	0	0	0	1	1	1	1
3	0003	****	1	011	011	100	1	1	1	00 00000 000110	1	1	0	1	1	0	1	1
4	0004	****	1	111	000	001	2	1	1	00 10000 000110	0	0	1	0	1	0	1	0
5	0005	****	1	101	011	100	1	1	1	00 00010 000110	0	0	0	1	1	0	1	0
6	0006	001A	0	011	001	101	1	1	1	01 00000 000110	0	0	0	0	1	0	1	1

Таблиця 2.15. Діаграма вмісту регістру стану *RM*

№ такту	MC	MZ	MN	MV
3	*	*	1	*
4	1	0	*	0
5	0	0	*	0
6	0	0	1	0

Результат налагодження мікропрограми у моделюючій програмі *COMPLEX* представлений на рис. 2.15.



```
Исходный файл :SUSZ.ASM Страница: 1
accept r1:0fff7h
accept r2:0015h
cor r1,r1,z;load rm,flags;cem_c;cem_z;cem_v;>
cadd s1l,r1,r1,r2,z;load rm,flags;cem_n;>
cor srl,r1,r1,z;load rm,flags;cem_v;>
cor r1,r1,r2;load rm,flags;cem_v;>
cor srl,r1,r1,z;load rm,flags;cem_v;>
cor srl,r1,r1,z;load rm,flags;cem_v;>
cor srl,r1,r1,z;load rm,flags;cem_v;>
cor srl,r1,r1,001ah,nz;load rm,flags;>
```

Рис. 2.15. Мікропрограма управління станами

Вивід вмісту регістрів РгЛ, РгМ на двоспрямовану шину У

Інформація з виходів PrN, PrM або з входів ознак стану СУСЗ – IC, IN, IV, IZ, через вихідний мультиплексор із трьохстабільними виходами $\mathrm{MX_{Bux}}$ (рис. 2.6) надходить на двоспрямовану шину Y. Якщо на входах I_5-I_0 встановлені нульові значення, то шина Y є вхідною незалежно від сигналу дозволу виводу інформації (\overline{OEY}). В інших випадках шина Y є вихідною. Управління виводом інформації через шину Y за допомогою сигналів \overline{OEY} , I_5 та I_4 надане в табл. 2.16.

Таблиця 2.16. Управління виводом інформації через шину Y (i = Z, C, N, V)

OEY	I_5	I_4	Y	Коментар
1	*	*	Z	Стан високого опору
0	0	*	$N_i \rightarrow Y_i$	Вивід вмісту Рг <i>N</i>
0	1	0	$M_i \rightarrow Y_i$	Вивід вмісту РгМ
0	1	1	$I_i \rightarrow Y_i$	Вивід інформації з входів ознак стану
*	(I_5I_0 Y_i	$(3) = 000000$ $\rightarrow PrM$	При значенні 0 на входах $I_5 - I_0$ шина $Y \in$ вхідною незалежно від значення сигналу \overline{OEY}

2.3.5. Блок перевірки умови

Блок перевірки умови (рис. 2.6) складається з комбінаційної схеми перевірки умови та мультиплексора зі схемою управління полярністю.

Блок перевірки умови призначений для формування вихідного сигналу коду умови CT, яка надходить на один з входів мультиплексора умов МУ (рис. 2.7) БМУ і використовується для організації різноманітних переходів у мікропрограмах.

Управління формуванням умови здійснюється розрядами I_5-I_0 поля СУСЗ_IC МК (рис. 2.10) за встановлення сигналу $\overline{OECT}=0$ (рис. 2.16).




Рис. 2.16. Управління формуванням сигналу СТ

Блок перевірки умови виконує одну з 16 можливих операцій (табл. 2.17) формування умови, результат якої видається на вихід коду умови CT. Вибір операндів для виконання операцій в даному блоці управляється сигналами мікрокоманди I_4 , I_5 .

Найбільш поширеними операціями, що виконуються блоком перевірки умови є передавання однієї з ознак стану на вихід CT (чотири операції). Ще чотири операції є більш складними і застосовуються під час виконання в АЛБ операції віднімання (A-B) для забезпечення умов A=B, $A\neq B$, $A\geq B$ та інших. (табл. 2.18). При цьому аргументи A і B мають бути подані в доповнювальному коді або як числа без знаку.

Далі результат однієї з виконаної у блоці операції формування умови через мультиплексор передається на вхід *схеми управління полярністю*, яка за необхідності інвертує отриманий результат. Таким чином решта вісім операцій є інверсією вже розглянутих операцій. Результат перевірки умови з виходу схеми управління полярністю CO надходить на трьохстабільну шину CT, що управляється сигналом дозволу коду умови \overline{OECT} .

Для підключення виходу CT СУСЗ до одного з входів мультиплексора МУ БМУ в трирозрядному полі MS мікрокоманди, що належить до полів управління БМУ необхідно встановити номер входу мультиплексора (рис. 2.16).

При $\overline{OECT} = 0$ дозволяється вивід коду умови через шину CT. Якщо $\overline{OECT} = 1$, то вивід коду умови заборонений, а шина CT знаходиться в стані високого опору.

Tаблиця 2.17. Управління виходом коду умови $CT(\overline{OECT}=0)$

I_3 I_2 I_1 I_0	$I_5 = I_4 = 0$	$I_5 = 0, I_4 = 1$	$I_5 = 1, I_4 = 0$	$I_5 = I_4 = 1$
0 0 0 0	$(NN \oplus NV) \lor NZ$	$(NN \oplus NV) \lor NZ$	$(MN \oplus MV) \vee MZ$	$(IN \oplus IV) \lor IZ$
0 0 0 1	$\overline{(NN \oplus NV)} \& \overline{NZ}$	$\overline{(NN \oplus NV)} \& \overline{NZ}$	$\overline{(MN \oplus MV)} \& \overline{MZ}$	$\overline{(IN \oplus IV)} \& \overline{IZ}$
0 0 1 0	$NN \oplus NV$	$NN \oplus NV$	$MN \oplus MV$	$IN \oplus IV$
0 0 1 1	$\overline{NN \oplus NV}$	$\overline{NN \oplus NV}$	$\overline{MN \oplus MV}$	$\overline{IN \oplus IV}$
0 1 0 0	NZ	NZ	MZ	IZ
0 1 0 1	\overline{NZ}	\overline{NZ}	\overline{MZ}	\overline{IZ}
0 1 1 0	NV	NV	MV	IV
0 1 1 1	\overline{NV}	\overline{NV}	\overline{MV}	\overline{IV}
1 0 0 0	$NC \lor NZ$	$NC \lor NZ$	$MC \vee MZ$	$IC \lor IZ$
1 0 0 1	\overline{NC} & \overline{NZ}	\overline{NC} & \overline{NZ}	\overline{MC} & \overline{MZ}	\overline{IC} & \overline{IZ}
1 0 1 0	NC	NC	MC	IC
1 0 1 1	\overline{NC}	\overline{NC}	\overline{MC}	\overline{IC}
1 1 0 0	$\overline{NC} \lor NZ$	$\overline{NC} \lor NZ$	$\overline{MC} \vee MZ$	$\overline{IC} \lor IZ$
1 1 0 1	$NC \& \overline{NZ}$	$NC \& \overline{NZ}$	$MC \& \overline{MZ}$	$IC \& \overline{IZ}$
1 1 1 0	$IN \oplus MN$	NN	MN	IN
1 1 1 1	$\overline{\mathit{IN} \oplus \mathit{MN}}$	\overline{NN}	\overline{MN}	$\overline{\mathit{IN}}$

Таблиця 2.18. Перевірка	відношення	чисел А і	В після	виконан-
ня операції (А – В)				

	Чис	ла	без	зна	ку				
Відношення	Стан		CT	= 1		CT = 0			
	Стан	I_3	I_2	I_1	I_0	I_3	I_2	I_1	I_0
A = B	Z=1	0	1	0	0	0	1	0	1
$A \neq B$	Z = 0	0	1	0	1	0	1	0	0
$A \ge B$	C = 1	1	0	1	0	1	0	1	1
A < B	C = 0	1	0	1	1	1	0	1	0
A > B	C & Z = 1	1	1	0	1	1	1	0	0
$A \leq B$	$C \vee Z = 1$	1	1	0	0	1	1	0	1
	Числа в доп	OBI	ню і	залі	ьног	иу н	соді	i	
Відношення	Стан		CT	= 1			CT	=0)
	Стан		I_2	I_1	I_0	I_3	I_2	I_1	I_0
A = B	Z=1	0	1	0	0	0	1	0	1
$A \neq B$	Z = 0	0	1	0	1	0	1	0	0
$A \ge B$	$\overline{N \oplus V} = 1$	0	0	1	1	0	0	1	0
A < B	$N \oplus V = 1$	0	0	1	0	0	0	1	1
A > B	$[\overline{N \oplus V}] \& \overline{Z} = 1$	0	0	0	1	0	0	0	0
$A \leq B$	$[N \oplus V] \& Z = 1$	0	0	0	0	0	0	0	1

2.3.6. Блок управління переносами

Блок управління переносами (рис. 2.6) формує сигнал вихідного переносу CO, який використовується для формування вхідного переносу CI АЛБ процесорного елементу. Управління формуванням вихідного переносу здійснюється сигналами I_{12} , I_{11} , I_{5} , I_{3} , I_{2} , I_{1} поля СУЗС ІС мікрокоманди як показано в табл. 2.19.

Розряди I_{12},I_{11} використовуються для присвоєння вхідному переносу значення 0 або 1. Якщо $I_{12}I_{11}=00$, то CI=0 , та якщо $I_{12}I_{11}=01$, CI=1 .

Якщо для формування вихідного переносу окрім розрядів I_{12},I_{11} (коли $I_{12}I_{11}$ =11) використовують також розряди I_5,I_3,I_2,I_1 поля СУСЗ_IС МК то вхідному переносу CI можна при-

своїти значення розрядів переносу MC, NC регістрів PrM та PrN, або їх заперечення.

Таблиця 2.19. Управління формуванням сигналу вхідного переносу *CI* АЛБ

	I_{11}	I_5	I_3	I_2	I_1	CO	Коментар
0	0	*	*	*	*	0	
0	1	*	*	*	*	1	
1	0	*	*	*	*	CX	
		0	*	*	*	NC	$I_3I_2I_1 \neq 100$
1	1	1	*	*	*	MC	$I_3 I_2 I_1 \neq 100$
1	1	0	1	0	0	\overline{NC}	
		1	1	0	0	\overline{MC}	

Таким чином, в якості вхідного переносу CI використовується одне з наступних джерел — 0, 1, CX, NC, MC, \overline{NC} , \overline{MC} , що дозволяє легко реалізувати операції додавання та віднімання чисел як звичайної так і подвійної довжини. Вхід CX (коли $I_{12}I_{11}=10$) служить для організації виконання ПЕ К1804ВС2 ряду спеціальних функцій при поєднанні входу CX з виходом Z ПЕ.

2.3.7. Блок управління зсувами

Блок управління зсувами (рис. 2.6) призначений для організації різних варіантів арифметичних, логічних та циклічних зсувів. Для управляння завданням типу зсувів використовуються сигнали $I_{10}-I_6$ поля СУСЗ_ІС мікрокоманди. Загалом можливі 32 типи зсувів — 16 вліво і 16 вправо (табл. 2.20).

Виводи зсуву PF0, PF3, PQ0, PQ3 є трьохстабільними і управляються сигналом \overline{SE} . Під час встановлення $\overline{SE}=0$ зсув дозволений, інакше $\overline{SE}=1$ зсув заборонений, а всі виводи зсуву знаходяться в стані високого опору.


Таблиця 2.20. Управління зсувами ($\overline{SE}=0$)

Pos	зр	яди	ı M	К	1	Модифікація	зсуву		Сигнали	на виво	дах ВР2	
		1				2				3		
I_{10}	I_9	I_8	I_7	I_6	МС	3C <i>B</i>	3C <i>Q</i>	PF0	PF3	PQ0	PQ3	MC
0	0	0	0	0		0	0	Z	0	Z	0	-
0	0	0	0	1		1	1	Z	1	Z	1	-
0	0	0	1	0		0	MN	Z	0	Z	MN	PF0
0	0	0	1	1		1	———	Z	1	Z	P <i>F</i> 0	_
0	0	1	0	0		—		Z	МС	Z	P <i>F</i> 0	_
0	0	1	0	1		MN -	—	Z	MN	Z	PF0	_
0	0	1	1	0		0	———	Z	0	Z	PF0	-

Продовження таблиці 2.16.

Tipoods/ceniu maoracji 2.10.													
		1			2	3							
0	0	1	1	1	0	Z	0	Z	P <i>F</i> 0	P <i>Q</i> 0			
0	1	0	0	0		Z	PF0	Z	PQ0	PF0			
0	1	0	0	1		Z	MC	Z	PQ0	PF0			
0	1	0	1	0		Z	PF0	Z	PQ0	-			
0	1	0	1	1		Z	IC	Z	PF0	-			
0	1	1	0	0		Z	MC	Z	PF0	P <i>Q</i> 0			
0	1	1	0	1		Z	PQ0	Z	PF0	P <i>Q</i> 0			
0	1	1	1	0	$IN \oplus IV \longrightarrow \longrightarrow$	Z	$IN \oplus IV$	Z	PF0	_			
0	1	1	1	1		Z	PQ0	Z	PF0	_			

Продовження таблиці 2.16.



Приклад 2.3. Розробити фрагмент мікропрограми для зсуву вліво слова подвійної довжини. Старша і молодша частини слова записані у регістрах *R*3, *R*4 відповідно.

Виконання завдання:

Операційна схема та мікроалгоритм виконання операції наведена на рис. 2.17, a, δ . Для реалізації зсуву слова подвійної довжини виконаємо два типи зсувів: по-перше — логічний зсув SL.16 ($I_{10}...I_6=10000$) молодшої частини слова R4, під час чого старший розряд, що виходить за межі розрядної сітки, зберігається у розряді MC регістру стану RM. Далі виконаємо циклічний зсув SL.25 ($I_{10}...I_6=11001$) старшої частини слова R3, під час чого у молодший розряд, звільнений за зсуву, записується вміст розряду MC регістру RM, в якому в подальшому зберігається старший розряд слова, що вийшов за межі розрядної сітки.

Цифрова діаграма стану регістрів наведена у табл. 2.21. Кодова карта розробленої мікропрограми наведена у табл. 2.22.

Мікропрограма зсуву слів подвійної довжини, налагоджена за допомогою середи модулювання *COMPLEX*, наведена на рис. 2.18.




Рис. 2.17. Реалізація зсуву вліво слова подвійної довжини: а – операційна схема; б – мікроалгоритм.


Таблиця 2.21. Цифрова діаграма стану регістрів

№	Ви	хідний ст	ган	Інформація у					
так- ту	Шина D, [16]	R3, [16]	R4, [16]	приймачі результату, [16]	MC	Мікрооперація			
1	00 <i>C</i> 7	0000	0000	R3 := 00C7	*	$R3 := D(007C) \lor 0$			
2	F012	00 <i>C</i> 7	0000	R4 := F012	*	$R4 := D(F012) \lor 0$			
3	****	00 <i>C</i> 7	F012	R4 := E024	1	$R4 := SLL(R4 \lor 0)$			
4	****	0070	E024	R3 := 018F	1	$R3 := S.25(R3 \lor 0)$			
		018F	E024			Результат			

Примітка: SLL, S.25 – мнемонічне позначення зсувів логічного вправо та циклічного відповідно.

Таблиця 2.22 Кодова карта мікропрограми зсуву слів подвійної довжини

№ так- ту	Ад-	Константа БОД		БОД													
				ВС1 (АЛБ)				Б)	ВР2 (СУСЗ)								
		D [16]	OED	АЛБ [2]	MI	A [16]	B [16]	OEY	СУС <u>3</u> МІ [2]	\overline{EC}	\overline{EZ}	\overline{EN}	\overline{EV}	CEN	CEM	OECT	SE
1	0000	00 <i>C</i> 7	0	011 011	101	3	3	1	00 00000 000000	0	0	0	0	1	1	1	1
2	0001	F012	0	011 011	101	4	4	1	00 00000 000000	0	0	0	0	1	1	1	1
3	0002	****	1	111 011	100	4	4	1	00 10000 000000	0	0	0	0	1	1	1	0
4	0003	****	1	111 011	100	3	3	1	00 11001 000000	0	0	0	0	1	1	1	0




```
Мсходный файл :D_LEFT_A.ASM Страница: 1
accept r3:00c7h
accept r4:0f012h
(or s11,r4,r4,z;)
(or s1.25,r3,r3,z;)
()
```

Рис. 2.18. Мікропрограма зсуву вліво слова подвійної довжини

Приклад 2.4. Розробити фрагмент мікропрограми для додавання слів подвійної довжини. Доданки записані у регістрах *R*1, *R*2 та *R*3, *R*4 відповідно.

Виконання завдання:

Операційна схема та мікроалгоритм виконання операції наведена на рис. 2.19, a, δ .



R1:=R1+R3+MCKiheijb

R2: = R2 + R4MC:= C

Рис. 2.19. Операція додавання слів подвійної довжини: a — операційна схема; δ — мікроалгоритм

Для реалізації додавання слів подвійної довжини виконаємо послідовне додавання молодших і старших частин слова із поширенням переносу із молодшої частини результату у старшу. Для реалізації поширення переносу під час додавання молодших частин слів збережемо ознаку переносу у розряді MC регістру стану RM:

$$R2 := R2 + R4$$
; $LOAD MC$,

під час додавання старших частин, подамо значення переносу на вхід CI АЛБ:

$$R1 := R1 + R3 + CI$$
, де $CI := MC$.

Цифрова діаграма стану регістрів наведена у табл. 2.23. Кодова карта розробленої мікропрограми наведена у табл. 2.24.

Мікропрограма додавання слів подвійної довжини налагоджена за допомогою середи модулювання *COMPLEX* наведена на рис. 2.20.

2.3.8. Виконання операції нормалізації

IC K1804BP2 забезпечує виконання операції нормалізації чисел звичайної і подвійної довжини, як для ПЕ K1804BC1, так і для ПЕ K1804BC2.

Поєднання виводів мікросхем К1804ВР2, К1804ВС1 і К1804ВУ4 показано на рис. 2.7.

В мікросхемі К1804ВС1 однією з ознак закінчення нормалізації під час виконання чергової мікрооперації служить встановлення сигналу на виході CO — старшої секції результату (під час реалізації обчислень у МПС із словами довжиною більш ніж чотири розряди ПЕ поєднуються у ланцюги, див розділ 2.4 рис. 2.22). При цьому на виході CO формується сигнал, як результат виконання операції ВИ-КЛЮЧНЕ АБО над двома старшими розрядами.


Другою ознакою, що інформує про закінчення нормалізації служить сигнал на виході OVR, що є результатом операції ВИКЛЮЧНЕ АБО над двома середніми розрядами старшої секції результату. Ця ознака встановлюється за один такт до закінчення операції. Сигнали CO або OVR через блок перевірки умови СУСЗ виставляються на виході CT K1804BC2 та надходять на вхід умови CC БМУ IC K1804BY4 (див. розділ 2.5, рис. 2.27).

Таблиця 2.23. Цифрова діаграма стану регістрів

№		Ви	хідний ст	ган		Інформація у		
так- ту	Шина D, [16]	R1, [16]	R2, [16]	R3, [16]	R4, [16]	приймачі результату, [16]	MC	Мікрооперація
1	00 <i>C</i> 1	0000	0000	0000	0000	R1 := 00C1	*	$R1 := D(00C1) \lor 0$
2	0009	00 <i>C</i> 1	0000	0000	0000	R2 := 0009	*	$R2 := D(0009) \lor 0$
3	0070	00 <i>C</i> 1	0009	0000	0000	R3 := 0070	*	$R3 := D(0070) \lor 0$
4	8038	00 <i>C</i> 1	0009	0070	0000	R4 := 8038	*	$R4 := D(8038) \lor 0$
4	****	00 <i>C</i> 1	0009	0070	8038	R2 := 3041	1	R2 := R2 + R4 + CI
5	****	00 <i>C</i> 1	3041	0070	8038	R1 := 00CB	*	R1 := R3 + R1 + 1(MC)
		00 <i>CB</i>	3041					Результат

Таблиця 2.24 Кодова карта мікропрограми додавання слів подвійної довжини

		Константа БОД			БОД													
№ так-	Ад- реса			ВС1 (АЛБ)				ВР2 (СУСЗ)										
ту	[16]	D	\overline{OED}	A.	ЛБ_МІ		A	В	\overline{OEY}	СУС3_МІ	\overline{EC}	\overline{EZ}	\overline{EN}	\overline{EV}	\overline{CEN}	\overline{CEM}	\overline{OECT}	<u>SE</u>
		[16]			[2]	[16]	[16]		[2]								
1	0000	00 <i>C</i> 1	0	011	011 10	1	1	1	1	00 00000 000000	0	0	0	0	1	1	1	1
2	0001	0009	0	011	011 10	1	2	2	1	00 00000 000000	0	0	0	0	1	1	1	1
3	0002	0070	0	011	011 10	1	3	3	1	00 00000 000000	0	0	0	0	1	1	1	1
4	0003	8038	0	011	011 10	1	4	4	1	00 00000 000000	0	0	0	0	1	1	1	1
5	0004	****	1	011	000 00	1	4	2	1	00 00000 000110	0	0	0	0	1	0	1	1
6	0005	****	1	011	000 00	1	3	1	1	11 00000 100000	0	0	0	0	1	1	1	1



```
Исходный файл :D_SUM_A.ASM Страница: 1
accept r1:00c1h
accept r2:0b009h
accept r3:0070h
accept r4:08038h
Cadd r2,r2,r4,z;load rm,flags;)
{add r1,r1,r3,rm_c;}
```

Рис. 2.20. Мікропрограма додавання слів подвійної довжини

Оскільки розглянуті ознаки записуються в регістр стану з запізненням на один такт, то при використанні в якості ознаки закінчення нормалізації сигналу сформованого на виході C4 необхідно останнім кроком нормалізації виконати зсув вбік молодших розрядів. Такий зсув виконується СУСЗ спеціальною операцією зсуву за надходження на входи $I_{10}-I_6$ відповідних кодів: $I_{10},I_9,I_8,I_7,I_6=01001$ — нормалізація чисел подвійної довжини або $I_{10},I_9,I_8,I_7,I_6=00010$ — нормалізація чисел звичайної довжини.

В процесорному елементі K1804BC1 не передбачена спеціальна мікрооперація нормалізації. Нормалізація виконується з застосуванням мікрооперації зсуву. Для виконання функції елемента ВИКЛЮЧНЕ АБО, який відсутній в мікросхемі K1804BC1, в СУСЗ передбачена спеціальна операція ($MN \oplus IN$), що виконується із знаковими розрядами числа сформованими у попередньому такті обчислень (MN) і у поточному такті (IN).

2.3.9. Реалізація переривань

Мікросхема К1804ВР2 може використовуватися для організації переривань як на програмному, так і на мікропрограмному рівні. При виконанні переривань відбувається передавання ознак стану з регістру $\Pr M$ (під час переривань програмного рівня) або з регістрів $\Pr N$, $\Pr M$ (під час переривань мікропрограмного рівня) в зовнішні регістри. Таке передавання ознак стану реалізується через двоспрямовану шину Y (див. табл. 2.16).

Після закінчення переривання в PrM і PrN повинен бути відновлений стан, що передував перериванню. Вміст PrN, що передував перериванню, спочатку записується в PrM, а далі за запису в PrM ознак стану, що передували перериванню, вміст PrM передається в PrN.

Організація системи переривань в мікропроцесорних системах розглянута у розділі 2.7

2.4. Блоки обробки даних

Блоки обробки даних будуються на основі процесорних елементів, наприклад, ІС К1804ВС1. Нарошування довжини розрядної сітки процесора забезпечується поєднанням декількох ПЕ, як показано на рис. 2.21. для випадку, коли n=16. Шини AA, AB, I і CLK, які умовно не зображені, підключаються паралельно до кожної ІС ВС1, аналогічно шині OE. З ціллю зменшення часу розповсюдження переносу використовують ІС К1804ВР1, умовне графічне позначення якої показано на рис. 2.22. В цьому випадку (коли n=16) ланцюги розповсюдження переносу реалізують, відповідно схемі зображеній на рис. 2.23.

Мікросхеми ВС1 мають відповідні виходи P і G, що дозволяє при побудові процесорів з довжиною слова n > 16 здійснювати каскадне підключення цих мікросхем (рис. 2.23).

Часові параметри IC K1804BP1 приведені в табл. 2.25.

Тиолиця 2.23. Парамети IC К1604DI I.	
Час затримки сигналів	Значення, нс
від <i>СІ</i> до <i>СО</i>	10
від <i>P</i> 0 – <i>P</i> 3 до <i>P</i>	8,5
від $P0 - P3$, $G0 - G3$ до CX , CY , CZ	7
від $P0 - P3$, $G0 - G3$ до G	9

Таблиця 2.25. Парамети IC K1804BP1.

Виходи ознак і зсувачів підключають до однойменних входів IC K1804BP2 (рис. 2.9). Відповідні виходи цієї IC забезпечують подачу на блок управління різних ознак і вхідного переносу для молодшої секції процесору.

Для управління роботою шістнадцятирозрядного операційного блоку у структурі мікрокоманди задіяні наступні поля (рис. 2.8): що управляють ІС К1804ВС1 – АЛБ_МІ, AB, AA, \overline{OE} ;

що управляють IC K1804BP2 — CУC3_MI, \overline{OECT} , \overline{EZ} , \overline{EN} , \overline{EC} , \overline{EV} , \overline{CEN} , \overline{CEM} , \overline{OEY} , \overline{SE} .

Дані приймаються в операційний блок по шині D, а видаються по шині Y IC K1804BC1. Двоспрямована шина Y IC K1804BP2 дозволяє, наприклад, зберегти в стеку і завантажити ознаки при роботі з підпрограмами.




Рис 2.21. Структурна схема шістнадцятирозрядного ПЕ




Рис. 2.22 Умовне графічне позначення ІС К1804ВР1




Рис. 2.23. Організація ланцюгів розповсюдження переносу шістнадцяти-розрядного ПЕ

Приклад 2.5. Розробити мікропрограму обчислення заданої функції для шістнадцятирозрядного блоку обробки даних.

$$F = 2X3 & (X2 - X1)/2$$

Вихідні дані: X1 = -3, X2 = 15, X3 = 7.

Вважатимемо, що для подання операндів використовується доповнювальний код. Мікроалгоритм обчислення функції F показаний

на рис. 2.24. В коментарях до кожної операторної вершини наведені значення управляючих сигналів ІС, *AA*, *BB*, *CI*, *SB*15, *SB*0, *SQ*15, *SQ*0, що забезпечують виконання відповідної мікрооперації.




Рис. 2.24. Мікроалгоритм обчислення функції

Послідовність мікрокоманд, що релізують заданий мікроалоритм, відображена у табл. 2.25.

Розглянемо мікрооперацію $[RQ-D(X1)]/2 \rightarrow R0$, що виконується в другому такті. Джерелами даних, що надходять на входи S і R АЛБ (рис. 2.1), є регістр RQ і дані на вхідній шині D. Відповідно до табл. 2.4. визначаємо розряди $I_2I_1I_0$ поля АЛБ_МІ мікрокоманди $I_2I_1I_0=110$. Мікрооперація віднімання, що здійснюється у цьому такті, визначається розрядами $I_5I_4I_3=001$ поля АЛБ_МІ мікрокоманди (табл. 2.3). при цьому встановлюється CI=1, що відповідає розрядам $I_{12}I_{11}=01$ поля СУСЗ_МІ мікрокоманди (табл. 2.19). Результат, отриманий на виході Y АЛБ записується в регістр НОЗП за адресою, виставленою на шині AB. За умовою завдання результат має бути записаний у регістр R0, тому у полі B АЛБ_МІ мікрокоманди (табл. 2.3) розміщується адреса відповідного регістру у шістнадцятирічному поданні B=0. При цьому кодуємо розряди $I_8I_7I_6$ поля АЛБ МІ мікрокоманди (табл. 2.2), враховуючи те, що результат

мікроопервції має бути зсунутий на один розряд вправо (що відповідає діленню на два за умовою завдання), отримуємо $I_8I_7I_6=101$.

При арифметичному зсуві вправо розряд, що звільнився, заповнюється знаком числа. Оскільки зсув відбувається на зсувачі ЗСВ, то з урахуванням можливого переповнювання розрядної сітки необхідно забезпечити $SB15 = F15 \oplus OVR$ (де, F15 — знак результату, OVR — ознака переповнювання).

Відповідну комутацію виводів зсувача та формування сигналу переносу CO забезпечує IC BP2. Подача нуля на вхід переносу (CI=0) забезпечується встановленням розрядів поля СУСЗ_МС мікрокоманди $I_{12}I_{11}=00$, подача одиниці (CI=1) — встановленням $I_{12}I_{11}=01$ поля СУСЗ_МІ мікрокоманди.

Якщо зсув не виконується, виводи BP2, пов'язані із зсувачем, відключаються сигналом $\overline{SE}=1$, що відповідає розрядам $I_{12}I_{11}=01$ поля CУC3_MI мікрокоманди (табл. 2.19). Під час виконання зсувів встановлюєься $\overline{SE}=0$.

Різні типи зсувів кодуються розрядами ($I_{10}..I_{6}$) поля СУСЗ_МІ мікрокоманди (табл. 2.19) відповідно до табл. 2.16. Арифметичним зсувам відповідають наступні управляючі сигнали, що надходять на входи ВР2: зсув вправо $I_{10}..I_{6} = 01110$, вліво — $I_{10}..I_{6} = 10010$.

Таблиця 2.25. Кодова карта

		Константа		БОД												
№ Tak-	Ад- реса	БО	Д	ВС1 (АЛБ)				BP2 (CYC3)								
Ty	[16]	D	OED	АЛБ_МІ	A	В	\overline{OEY}	СУС3_МІ	\overline{EC}	\overline{EZ}	\overline{EN}	\overline{EV}	\overline{CEN}	CEM	OECT	SE
	,	[16]		[2]	[16]	[16]		[2]								
1	0000	000F	0	000 011 111	*	*	1	00 00000 000000	0	0	0	0	1	1	1	1
2	0001	FFFD	0	101 001 110	*	0	1	01 01110 000000	0	0	0	0	1	1	1	0
3	0002	0007	0	111 011 111	*	1	1	00 10010 000000	0	0	0	0	1	1	1	0
4	0003	****	1	011 100 001	0	1	1	00 00000 000000	1	1	1	1	1	1	1	1


Таблиця 2.26. Цифрова діаграма стану регістрів

№		Вихідні	ий стан		Інформація у	
так- ту	Шина D, [16]	R0, [16]	R1, [16]	RQ , [16]	приймачі результату, [16]	Мікрооперація
1	000F	****	****	****	RQ = 000F	$RQ := D(000F) \lor 0$
2	FFFD	****	****	000F	R0 := 0009	R0 := SRA[RQ - D(FFFD) - 1 + 1(CI)]
3	0007	0009	****	000F	R1 := 000E	$R1 := SLA[D(0007) \lor 0]$
4	****	0009	000E	000F	R1 := 0008	$R1 := R1 \vee R0$
			0008			Результат

Примітка: SRA, SLA – мнемонічне позначення зсувів арифметичних вправо та вліво відповідно.

2.5. Блоки мікропрограмного управління

Мікросхема К1804ВУ4 призначена для управління послідовністю вибірки мікрокоманд з пам'яті мікрокоманд (ПМК).Структура ІС К1804ВУ4 зображена на рис. 2.25.



с 2.25. Структурна схема ІС К1804ВУ4

Мікросхема К1804ВУ4 складається з наступних функціональних частин:

 УНА – схема управління вибіркою адреси наступної мікрокоманди;

РА/ЛЦ – регістр адреси/лічильник циклів;

ЛМК – лічильник мікрокоманд;

ПС – покажчик стека;

РЛМК – регістр лічильника мікрокоманд; ММ – мультиплексор мікрокоманди;

ФОН – формувач ознаки нуля;

БА – буфер адреси.

Умовне графічне позначення IC K1804BУ4 показано на рис. 2.26, а призначення виводів наведене в табл. 2.26.




Рис. 2.26. Умовне графічне позначення ІС К1804ВУ4

ІС К1804ВУ4 виконує функції формувача адреси наступної мікрококманди (ФАМ) і забезпечує формування дванадцятирозрядних адрес мікрокоманд у ПМК. Внаслідок чого ємність ПМК складає 4К 83-розрядних слів МК.

Виходи A адреси мікрокоманди (рис. 2.26) мають три стани (0, 1 і високоомний стан), що дозволяє, за необхідності, забезпечити зовнішній доступ до входів адреси ПМК, наприклад, для тестової перевірки послідовності мікрокоманд, виходу на початкову мікропрограму ініціалізації системи і таке інше.

Таблиця 2.26. Функціональне призначення виводів ІС ВУ4

	П	
Номер виводу	Позначення	Функціональне призначення
тетер виведу	виводу	1 j 4 p s
33, 35, 37, 39, 1, 3,	A11 - A0	Виходи адреси мікрокоманд
18, 20, 22, 24, 26, 28		• •
34, 36, 38, 40, 2, 4,	D11 - D0	Входи адреси розгалуження
17, 19, 21, 23, 25, 27		
5, 6, 7	VE, PE,	Виходи дозволу підключення
	ME	до входів D Буферу V , Буфе-
		ру P та Буферу M відповідно
12, 11, 9, 8	<i>I</i> 3 – <i>I</i> 0	Входи коду інформаційного
		слова мікроінструкції перехо-
		ду
10	GND	Вивід живлення (загальний)
13	CC	Вхід умови
14	CCE	Вхід дозволу умови
15	RLD	Вхід дозволу запису в РА/ЛС
16	FL	Вихід ознаки заповнення стеку
29	OE	Вхід дозволу видачі адреси
30	VCC	Вихід живлення (+5В)
31	CLK	Вхід синхросигнала
32	CI	Вхід переносу в лічильник мі-
		крокоманд

Принцип формування адреси наступної мікрокоманди

Спосіб формування адреси мікрокоманди визначається зовнішніми управляючими сигналами на входах I3-I0, \overline{CC} , \overline{CC} (рис. 2.25) і внутрішнім сигналом, який формується у схемі ФОН.

Схема УНА, що є перетворювачем кодів, виробляє набір внутрішніх управляючих сигналів і зовнішні сигнали \overline{PE} , \overline{VE} і \overline{ME} . Внутрішні управляючи сигнали виконують настройку блоків ІС схеми на виконання необхідний функцій. Зовнішні управляючі сигнали використовують для підключення до входів D11-D0 ІС відповідних джерел інформації.

Мультиплексор ММ управляється внутрішніми сигналами, що надходять зі схеми УНА, та виконує функцію вибору одного з чотирьох джерел надходження адреси наступної мікрокоманди.

Таким чином, джерелами адреси наступної мікрокоманди є:

- входи D11 D0,
- регістр адреси/лічильник циклів РА/ЛЦ,
- CTEK,
- лічильник мікрокоманд ЛМК.

Обрана адреса через БА видається на виходи A за встановлення управляючого сигналу $\overline{OE}=0$.

Дані в дванадцятирозрядний регістр РА/ЛЦ надходять з входів D11-D0 та записуються за додатним перепадом синхросигналу CLK, якщо виконується певна управляюча мікроінструкція, що надходить на входи I3-I0 IC. Під час запису даних у РА/ЛЦ встановлюється управляючий сигнал $\overline{RLD}=0$, при цьому дані у РА/ЛЦ можуть бути записані і незалежно від виконуваної мікроінструкції.

При виконанні відповідних мікроінструкцій (I3 –I0) вміст РА/ЛЦ зменшується на одиницю за додатним сигналом CLK, що дозволяє використовувати РА/ЛЦ в якості лічильника циклів. Ознака того, що вміст лічильника циклів дорівнює нулю — РА/ЛЦ = 0, формується у схемі ФОН.

Таким чином, у РА/ЛЦ надходить інформація з зовнішніх входів D (при умові встановлення $\overline{RLD}=0$), і у подальшому використовується або в якості адреси наступної мікрокоманди, або як кількість повторів циклів.

Лічильник мікрокоманд складається з дванадцятирозрядного РЛМК та ІНКРЕМЕНТОРА, що є комбінаційною схемою додавання вхідного переносу CI до вхідного слова. Будь-яка адреса, з виходу мультиплексора ММ записується за додатним перепадом CLK в регістр РЛМК, під час встановлення сигналу CI=0, або збільшеною на одиницю, під час встановлення сигналу CI=1. Таким чином на-

прикінці кожного такту у ЛМК формується адреса наступної мікрокоманди у вигляді $A_{i+1} = A_i + 1$, яка у наступному такті при виконанні лінійних переходів є джерелом адреси наступної мікрокоманди.

Стек складається з покажчика стеку (ПС) і накопичувача (СТЕК), що має п'ять регістрів (глибина стеку дорівнює п'яти). Схема ПС є реверсивним лічильником, який управляється внутрішніми сигналами і змінює свій стан за додатним перепадом CLK.

Стек організований за принципом LI/FO (Last Input / First Output — останній прийшов / перший обслугований). Схема ПС вказує на регістр, у який за останнім зверненням здійснювався запис даних.

Залежно від виконуваних мікроінструкцій (I3-I0) стек працює в наступних режимах:

- очищення стека встановлення покажчика стеку в нуль (ПС = 0);
- збереження інформації ПС не змінює свого стану, з відповідного регістру накопичувача СТЕК (визначеному ПС) здійснюється зчитування даних;
- завантаження стеку— за додатним перепадом CLK значення ПС збільшується на одиницю в послідовності 0, 1, 2, 3, 4, 5, після чого здійснюється запис інформації в регістр накопичувача СТЕК; при заповненні стека (ПС = 5) встановлюється сигнал $\overline{FL} = 0$ і при подальшому завантаженню стеку ПС не змінює свого стану;
- виштовхування із стеку відбувається зчитування інформації із стеку і зменшення ПС на одиницю в послідовності 5, 4, 3, 2, 1, 0; при встановленні ПС = 0 операція виштовхування із стеку приводить до зчитування невизначеної інформації, при цьому ПС не змінює свого стану.

IC К1804ВУ4 дозволяє реалізувати 16 мікроінструкцій, які застосовуються для розгалуження мікропрограм і забезпечують:

- лінійні переходи формування наступної адреси (інкремент);
 - багаторазове повторення однієї й той самої адреси;
 - умовні та безумовні переходи;
 - організацію циклів;
 - умовні та безумовні виклики мікропідпрограм.

Мікроінструкції ϵ безумовними і умовними, тобто виконуваними при виконанні певної умови. В залежності від сигналів на вхо-

дах \overline{CC} і CCE формується ознака виконання умови $\alpha = \overline{CC} \lor CCE$ (рис. 2.25). Якщо умова виконується встановлюється $\alpha = 1$, інакше $\alpha = 0$. Таким чином умова виконується, якщо $\overline{CC} = 0$ або CCE = 1. Незалежно від значення сигналу на вході \overline{CC} , можна примусово забезпечити виконання умови $\alpha = 1$, встановив CCE = 1, тобто забезпечити безумовний перехід.

Характер переходів під час виконання мікроінструкцій наведено у табл. 2.27.

На базі ІС К1804ВУ4, призначеної для формування та управління послідовністю вибору мікрокоманд із ПМК можна побудувати БМУ, структурна схема якого зображена на рис. 2.27.

БМУ складається з наступних функціональних частин:

ФАМ – схема формування вибіркою адреси наступної мікрокоманди, реалізована на ІС ВУ4;

ПМК – пам'ять мікрокоманд; РМК – регістр мікрокоманди;

МУ – мультиплексор вибору логічних умов;

ІНВЕРТОР – інвертор;

три буфери джерел адрес мікрокоманд:

Буфер M, — буфер регістра адреса,

Буфер V, — буфер регістра вектора переривань,

Буфер P — буфер регістра константи;

ШАР – дванадцяти розрядна шина адреси розгалуження.

Для управління БМУ у структурі мікрокоманди відведено двацять три розряди (рис. 2.28):

 Дванадцятирозрядна частина поля констант МК (поле *P*), що містить адресу переходу або константу, наприклад, кількість повторень циклів;

ФАМ_IC – чотирирозрядне інформаційне слово, що визначає мікроінструкцію переходу;

ССЕ – дозвіл аналізу умови;

СОМ – інвертування сигналу логічної умови;

СІ – дозвіл формування адреси наступної МК;

<u>RLD</u> — дозвіл запису константи з поля Р МК в РА/ЛЦ ФАМ;

MS — трирозрядне поле управління вибором входу МУ.




Рис 2.27. Структурна схема БМУ




Рис. 2.28. Поля мікрокоманди, які використовуються для управління блоком мікропрограмного управлінн

Принцип функціонування БМУ

Буфери M, V і P, що мають виходи з трьома станами, призначені для видачі на ШАР дванадцятирозрядних адрес. Сигнали \overline{ME} , \overline{VE} і \overline{PE} що формує УНА (рис. 2.26) відкривають Буфери M, V і P, відповідно — \overline{ME} = 0 , \overline{VE} = 0 і \overline{PE} = 0 . У поточному машинному такті може бути відкритий тільки один з буферів. Таким чином, якщо джерелом адреси наступної мікрокоманди у ІС ВУ4 є входи D11 — D0, то інформація на ці входи видається з одного з буферів M, V або P по ШАР.

Зазвичай Буфер M та сигнал ME=0 використовується для прийому початкової адреси M мікропрограми, який визначається полем коду операції команди та надходить у БМУ з локальної шини МПС.

Через Буфер $V(\overline{VE}=0)$ здійснюється прийом початкової адреси V мікропрограми обслуговування переривання від зовнішнього пристрою за певним вектором.

Сигнал PE управляє Буфером P, через який з поля P регістра мікрокоманди на шину ШАР, а далі на шину D схеми ФАМ поступає адреса розгалуження або параметр циклу.

Зовнішні логічні умови LC1-LC6 надходять на вхід МУ, що комутує ці умови, а також значення 0 та 1 на вихід. З виходу МУ логічний сигнал надходить на вхід елементу ВИКЛЮЧНЕ АБО, який виконує функцію керованого інвертора, і далі на вхід \overline{CC} схеми ФАМ. Інвертуванням сигналу умови управляє сигнал COM поля БМУ мікрокоманди. При встановленні сигналу COM=1 логічна умова інвертується.

Слід зазначити, що зовнішні логічні умови, що надходять на входи LC1-LC6 мультиплексора МУ, формуються на виході CT БОД (рис. 2.6).

Таким чином, БМУ дозволяє реалізувати такі типові управляючі конструкції, як безумовні і умовні переходи, цикли, мікропідпрограми.

Безумовний перехід означає передачу управління за певною адресою, не залежною від виконання логічних умов. Під час умовного переходу передача управління здійснюється за одною з двох або більше адрес залежно від виконання умов.

Для реалізації умовних переходів можна використовувати наступні мікроінструкції *CJP*, *CJV*, *JRP*, *CJPP* і *TWB*, а безумовних – *IZ*, *JMAP*, *LDCT* і *CONT* (табл. 2.27). Крім того, будь яку умовну мікроінструкцію можна перетворити на безумовну, якщо встановити на вході ВУ4 сигнал CCE = 1. При цьому, як вже було зазначено, інструкція виконуватиметься так, як встановиться сигнал $\alpha = 1$.

Циклічні конструкції мікропрограм зазвичай організовують з використанням мікроінструкцій RFCT, RPCT, LOOP і TWB. За цього інструкція LOOP забезпечує вихід з циклу за умовою, а інші — за нульовим вмістом лічильника циклів (PA/Π Ц), тобто за кількістю повторень циклу. Для організації циклів можна також використовувати умовні переходи, вказавши в якості адреси переходу адресу мікрокоманди початку циклу.

Для переходу до мікропідпрограм зручно користуватися інструкціями *CJS*, *JSRP*, при виконанні яких адреса повернення із мікропідпрограми зберігається в стеку. Інструкція *CRTN* забезпечує повернення з мікропідпрограми за адресою, що вслід за цим виштовхується із стеку. Наявність стеку дозволяє організувати вкладені мікропідпрограми, тобто забезпечити звернення з однієї мікропідпрограми до іншої. Стек може берегти не більш ніж п'ять адрес повернення, що визначає максимальне число вкладень мікропідпрограм.

При застосуванні мнемонічного запису мікрокоманд, виконуваних схемою ФАМ можна використовувати мнемоніку найбільш розповсюджених логічних умов, що формуються СУСЗ:

- z заздалегідь хибна умова (умова ніколи не виконується);
- nz заздалегідь істинна умова (умова завжди виконується);
- zo, co, no, vo входи ознак стану *IZ*, *IC*, *IN*, *IV* СУСЗ;

- rm_z, rm_c, rm_n, rm_z розряди регістру стану RM: MZ, MC, MN, MV;
- rn_z, rn_c, rn_n, rn_z розряди регістру стану RN: NZ, NC, NN, NV;
 - $nxorv oshaka \overline{IN \oplus IV}$;
 - zxorc-ознака $\overline{IC \oplus IZ}$;
- 11, 12, 13, 14, 15, 16 безпосередньо аналізувати інформацію на входах МУ: *L1*, *L2*, *L3*, *L4*, *L5*, *L6*;
- ct, rdm, rdd, int, irq0, irq1, ..., irq7 підключати до входів МУ сигнали, що генерують різні пристрої МПС: СУСЗ, пам'ять, зовнішні пристрої, сигнали вимоги переривань.

Для підключення інвертованих логічних умов можна застосовувати ту саму мнемоніку з префіксом not, наприклад, not rm c.

Слід зазначити, якщо умова записується з префіксом not, то в поле COM мікрокоманди встановлюється значення 1.

Як уже було зазначено формуванням значення α на вході схеми УНА на основі логічної умови (ЛУ), що надійшла на вхід МУ, управляють поля мікрокоманди CCE та COM (рис. 2.25, рис. 2.27). Далі розглянуті декілька типових комбінацій цих полів, що забезпечують формування α .

- CCE = 0, $COM = 1 \Rightarrow$ перевірка умови, $\alpha = ЛУ$, наприклад, {cjp rm c, addr;};
- CCE = 0, COM = 0 \Rightarrow перевірка інвертованої умови, $\alpha = \overline{JY}$, наприклад, {cjp not rm_c, addr;};
- CCE = 1, $COM = * \Rightarrow$ безумовний перехід, $\alpha = 1$, наприклад, {cjp nz, addr;};

Реалізація мікрокоманд умовних та безумовних перехідів наведена у прикладах 2.6-2.11. Для виводу коду умови через шину CT схеми CУC3 в розглянутих прикладах встановлюється $\overline{OECT}=0$, що у наведених фрагментах мікрокоманд умовно не показано.

В прикладах 2.12 – 2.16 представлено застосування управляючих конструкцій БМУ, організація циклів, реалізація мікропідпрограм.


Таблиця 2.27. Управляючі конструкції БМУ

Мнемоніка	(I_3I_0)	Сигнали та мікро-	Коментар	Графічна
мікрооперації	(-30)	операції		інтерпретація
1	2	3	4	5
		Мікрокоманди бо	езумовних переходів	
{jz;}		A = 0000h	ЛМК встановлюється в значен-	
– перехід до ну- льової адреси	0000	$0 \rightarrow$ показчик стека;	ня; відбувається; очистка стека	$N \longrightarrow 0$
{cont;}		A:= CMK;	Мікрокоманда призводить до	
– перехід до на- ступної адреси	1110	, and the second	інкременту ЛМК, і формування на виході A ФАМ адреси $A_{i+1} := A_i + 1$.	$N \longrightarrow N+1$
{jmap;}		$\overline{ME} = 0$;	Використовується під час ему-	
– безумовний перехід за адресою, що передається з Буферу М	0010	A:= D;	ляції системи команд для переходу в ПМК до нової мікроподпрограми. При цьому на ЛШ має бути виставлена початкова адреса мікропідпрограми. Під час виконання МК формується сигнал $\overline{ME} = 0$, який відкриває Буфер M , і адреса нової мікропідпрограми з ЛШ надходить на вхід D ФАМ і далі на вихідну шину A ($A:=D$).	N M

Продовження табл.	2.27.			
1	2	3	4	5
{ ldct val; - завантаження РА/ЛЦ та перехід до наступної ад- реси	1100	$\overline{PE} = 0;$ $\overline{RLD} = 0;$ $A := CMK;$ $P \rightarrow PA/JIII$	Значення val у цьому випадку є вмістом поля P мікрокоманди. Під час виконання МК виробляється сигнал $\overline{PE}=0$, який відкри чення з поля P (кількість повтор дить на вхід D ФАМ та записуєт цьому встановлюється $\overline{RLD}=0$.	ень циклу) надхо-
{push;} - запис в стек	0100	А:= ЛМК; ЛМК → стек ;	Мікрокоманда записує в стек наступну адресу, наприклад, якщо мікрокоманду розміщено в ПМК за адресою 2d3h, то під стек буде записано значення 2d4h	
{push cond, м - запис в стек та умовне заванта- ження РА/ЛЦ	7al;}	$\overline{PE} = 0$; A:= ЛМК; ЛМК \rightarrow стек; P \rightarrow РА/ЛЦ, за $\alpha = 0$ $\overline{RLD} = 0$	Мікрокоманда записує в стек наступну адресу, завантажує в PA/JII значення val , якщо виконується умова $(cond = 1)$. При цьому встановлюється \overline{RLD} виконується, то запис val в PA/JII Мікрокоманда рівноцінна дво {push;} та {ldct val;}.	(не відбувається.

Продовження табл. 2.	27.			
1	2	3	4	5
		Мікрокоманди	умовних переходів	
{cjp cond, add {cjp cond, ml - умовний перехід за адресою Р		$\overline{PE} = 0$; $3a \ \alpha = 0$, A:= JIMK; $3a \ \alpha = 1$, A:= D;	Мікрокоманда сір (Condition JumP) дозволяє здійснювати розгалуження в мікропрограмах. Під час виконання мікрокоманди формується сигнал $\overline{PE}=0$, який відкриває Буфер P , і значення $addr$ з поля P мікрокоманди надходить на вхід D ФАМ. Якщо умова виконується ($cond=1$), то $A:=addr$, інакше $A:=JMK$.	$\alpha = 0$ $N + 1$ $\alpha = 1$ P
{cjpp cond, ad {cjpp cond, m] - умовний перехід за адресою Р і виштовхування із стеку		$\overline{PE} = 0$; $3a \alpha = 0, A := \Pi MK$; $3a \alpha = 1, A := D$, $\Pi C = \Pi C - I$;	Мікрокоманда с рр (Condition JumP and Pop) відрізняється від МК с р лише тим, що у разі виконання умови (cond = 1) додатково з верхівки стека виштовхується значення. Отже, цю мікрокоманду доцільно використовувати для виходу з циклу за умовою.	$\alpha = 1$ $\Pi C - 1$

Продовження табл.	2.27.			
1	2	3	4	5
{jrp cond, ac - умовний перехід за адресою Р або за адресою з РА/ЛЦ	1011	$\overline{PE} = 0$; $3a \ \alpha = 0, \ A := PA/JIII;$ $3a \ \alpha = 1, \ A := D;$	Сигнал $\overline{PE} = 0$ відкриває Буфер P , значення $addr$ з поля P мікрокоманди надходить на вхід D ФАМ. Якщо умова виконується ($cond = 1$), то $A:=addr$, і відбувається перехід заною в мікрокоманді; інакш відбувається перехід за адресов	ıе <i>А</i> :=(РА/ЛЦ), і
			ся в РА/ЛЦ.	
{cjv cond;	; }	$\overline{VE} = 0$;	Мікрокоманда сју (Condition	
– умовний перехід на підпрограму обробки перери- вання	0110	за $\alpha = 0$, $A := ЛМК$; за $\alpha = 1$, $A := D$;	Јитр by Vector) дозволяє здійснити перехід на мікропрограму обслуговування переривання (драйвер). На Буфер V надходять сигнали строїв системи. Під час виконани ди формується сигнал $\overline{VE} = 0$, яки V , і початкова адреса драйвера на ФАМ. Якщо умова виконується (пакше — $A:= JMK$.	$\alpha = 1$ V від зовнішніх приня цієї мікрокоманий відкриває Буфер адходить на вхід D



Продовження табл.	2.27.			
1	2	3	4	5
{ rpct addr; } - повторити цикл (перехід за адре- сою Р), якщо РА/ЛЦ = 0	1001	$\overline{PE} = 0$; 3a PA/JIII $\neq 0$, A := D, PA/JIII:=PA/JIII - 1;	У мікрокоманді перехід відбувається за адресою $addr$ з поля P мікрокоманди, що надійшла на вхід D ФАМ через Буфер P ($\overline{PE}=0$). У іншому механізм	$PA/JIII = 0$ $N \longrightarrow N+1$ $PA/JIII \neq 0$ P
		за РА/ЛЦ = 0, A := ЛМК;	роботи МК співпадає із МК {rfct;}, що розглянута раніш.	РА/ЛЦ−1
{loop cond;	}	$\overline{PE} = 0$;	Мікрокоманда {100р	
— вихід з циклу за умовою	1101	3a $\alpha = 0$, $A := S$; 3a $\alpha = 1$, $A := \Pi MK$, $\Pi C := \Pi C - 1$;	cond; } використовується для завершення тіла циклу, якщо цикл має заздалегідь невідому кількість повторень. Якщо умова cond = 0, то здійснюється перехід на початок циклу (за адресою збереженою у верхівці стеку), інакше здійснюється перехід до наступної мікрокоманди, що розташована наступною після МК завершення циклу і виштовхування зі стека адреси початку циклу.	$\alpha = 0$ N $\alpha = 1$ $N+1$ $\Pi C - 1$

1	2	3	4	5
{ twb cond, - розгалуження на три напрями	addr;} 1111	$\overline{PE} = 0$; 3a ($\alpha = 0$) & (PA/ЛІЦ $\neq 0$), $A := C$ тек, PA/ЛІЦ:=PA/ЛІЦ $= 1$; 3a ($\alpha = 0$) & (PA/ЛІЦ $= 0$), $A := D$, ПС:=ПС- 1 ; 3a $\alpha = 1$, $A := Л$ МК, ПС:=ПС- 1 ;	Під час виконання мікрокоманди {twb cond, addr;} аналізуються дві умови: $cond$, що явно вказана в мікрокоманді, та вміст $PA/\Pi II$, що порівнюється з нулем. Якщо виконуються дві умови $PA/\Pi II \neq 0$ і $cond = 0$, то здійснюється перехід за адресою з верхівки стека $A:=$ Стек і вміст $PA/\Pi II$ зменшується на одиницю. Якщо $PA/\Pi II=0$ і $cond = 0$, то здійснюється перехід за адресою $addr$ з поля P мікрокоманди, що надійшла на вхід D ΦAM через Буфер P ($\overline{PE} = 0$), і виштовхування адреси повернення на початок циклу зі стека. Якщо виконується умова $cond = 1$, то здійснюється перехід до наступної після виконання циклу адреси $A:= \Pi M K$.	$\alpha = 0$ $PA/JIII \neq 0$ $PA/JIII = 0$

Продовження табл. 2.27.			
1 2	3	4	5
Мікрокол	ланди для роботи з м	ікропідпрограмами	
{cjs cond, addr; - виклик мікро- програми за умо- вою	$\overline{PE} = 0$;	Мікрокоманда {cjs cond, addr;} (Condition Jump to Subroutine) забезпечує реалізацію механізму виклику мікропідпрограми за умовою, відбувається перехід на мікропідпрограму, що знаходиться в ПМК за адресою addr, якщо вказана умова виконуєт цьому в стек записується адреса адреса наступної за cjs мікрокома шину А ФАМ надходить addr (з пР), інакше здійснюється перехід д	ься (<i>cond</i> = 1). При повернення (тобто анди), а на вихідну оля <i>P</i> через Буфер
{crtn cond;}	$\overline{DE} = 0$.	команди. Мікрокоманда {crtn cond; }	$\alpha = 0$
– умовне повер- 101 нення з мікропід- програми	PE = 0; 0 за $\alpha = 0$, $A := \text{ЛМK}$; за $\alpha = 1$, $A := \text{Стек}$, $\Pi C := \Pi C - I$;	(Condition ReTurN) забезпечує повернення з мікропідпрограми. Якщо виконується умова cond = 1, то виконання мікропідпрограми припиняється, здійснюється повермікропрограму за адресою з верхіві і виштовхування зі стека. Інакше ві до наступної мікрокоманди мікропі	$\alpha = 1$ S $\Pi C - 1$ $R = 1$

Продовження табл.	2.27.			
1	2	3	4	5
{jsrp cond,ac	ddr;}	$\overline{PE} = 0$;	Під час виконання мікрокоманди	
– перехід до однієї з двох мікропідп- рограм	0101	3а $\alpha = 0$, A := PA/ЛІЦ, ЛМК → Стек; 3а $\alpha = 1$, $A := D$;	{jsrp cond, addr;} в стек записується адреса повернення з МПП (тобто адреса наступної за JSRP мікрокоманди) та здійснюється виклик однієї з двох мікропідпрограм — мікропідпрограми, що розміщена за адресою $addr$, якщо виконується умова $cond = 1$. (за цього значення $addr$ з поля P МК через Буфер P надходить на вихід A ФАМ, під час встановлення сигналу $\overline{PE} = 0$), або мікропідпрограми, що розміщена за адресою з $PA/ЛІІ$ (за цього $A:=PA/ЛІІ$).	$ \begin{array}{c c} & \alpha = 0 \\ \hline & \alpha = 1 \\ & N+1 \to \text{CTEK} \end{array} $ $ \begin{array}{c c} & N & \alpha = 1 \\ \hline & N+1 \to \text{CTEK} \end{array} $ $ \begin{array}{c c} & \text{Ell} & \text{Ell}$

Примітки: N – адреса виконуваної МК; cond – логічна умова; addr – адреса переходу; інші позначення відповідають рис. 2.27.

Приклад 2.6. Якщо результат обчислення суми у поточному такті від'ємний (NO=1), перейти за адресою 0007H (за міткою m1), при цьому виконати виштовхування даних зі стеку, інакше продовжити обчислення.

Мікрокоманда

Адреса [16]	<i>D</i> [16]	БМУ_МI [2]	ССЕ	СОМ	CI	\overline{RLD}	MS	СУС3_МІ I ₅ – I ₀	P	СТ
0000	0007	1011	0	1	1	1	1	111110	0007	IN

Мнемонічний запис

```
link l1:ct;
000 {add r1,r1,r0;cjpp no, m1;}
... {}
007 m1 {}
```

Приклад 2.7. Виконати безумовний перехід на мітку m1, інакше перейти за адресою з РА/ЛЦ.

Мікрокоманда

Адреса [16]	<i>D</i> [16]	БМУ_МI [2]	ССЕ	СОМ	CI	\overline{RLD}	MS	СУС3_ MI I ₅ -I ₀	РА/ЛЦ	P	CT	
0000	0007	0111	1	*	1	1	*	000000	000A	0007	*	

Мнемонічний запис

```
0000 {jrp nz,m1;}
{}
0007 m1 {}
...
000A {}
```

Приклад 2.8. Якщо результат виконання підсумовування не дорівнює нулю то перейти на мікроподпрограму за адресою, що надійшла з Буферу V.

Мікрокоманда

Адреса [16]	<i>D</i> [16]	БМУ_МI [2]	ССЕ	СОМ	CI	\overline{RLD}	MS	СУС3_МІ $I_5 - I_0$	V	CT
0000	0007	0110	0	0	1	1	2	110100	0007	IZ

Мнемонічний запис

```
link 12:ct;
0000 {add r1,r1,z;cjv not zo;}
```

Приклад 2.9. Завантажити у РА/ЛЦ значення, якщо виконується умова CT = 1.

Мікрокоманда

Адреса [16]	<i>D</i> [16]	БМУ_МI [2]	ССЕ	СОМ	CI	\overline{RLD}	MS	СУС3_МІ $I_5 - I_0$	P	CT
0000	0006	0100	1	0	1	0	1	000100	0006	NZ

Мнемонічний запис

```
link l1:ct;
0000 {push ct,6;} \ якщо CT=1, то PA/ЛЦ:=6
```

Приклад 2.10. Якщо отримано нульовий результат (ZO = 1), то перейти на мітку ml1, інакше продовжити обчислення.

Мікрокоманда

Адреса [16]	<i>D</i> [16]	БМУ_МI [2]	ССЕ	СОМ	CI	\overline{RLD}	MS	СУС3_МІ $I_5 - I_0$	P	CT
0000	0007	0011	0	1	1	1	1	110100	0007	IZ

Приклад 2.11. Якщо NV = 1, то здійснюється виклик мікроподпрограми за адресою SUB.

Мікрокоманда

Адреса [16]	<i>D</i> [16]	БМУ_МI [2]	ССЕ	СОМ	CI	\overline{RLD}	MS	СУС3_МІ $I_5 - I_0$	P	CT
0000	0007	0001	0	1	1	1	4	000110	0007	\overline{NV}

Приклад 2.12. Організувати цикл із заданою кількістю повторень можна в такий спосіб:

Мікрокоманда

Адреса	D [16]	БМУ МІ	CCE	COM	CI			1.40	СУСЗ МІ	Коментарі		
[16]	D [16]	[2]	CCE	COM	CI	RLD	OECT	MS	$I_5 - I_0$	P	Стек	CT
0000	000 <i>C</i>	0100	1	*	1	0	1	*	000000	000 <i>C</i>	0001	*
0001	****	1110	*	*	1	1	1	*	000000	****	0001	*
												*
0009	000F	1011	0	1	1	1	0	1	101010	000F	0000	MC
000E	****	1000	*	*	1	1	1	*	000000	****	0001	*
000F	****	1110	*	*	1	1	1	*	000000	****	****	*

```
link l1:ct;

0000 {push nz,12;} \ кількість повторень циклу
0001 {} \ nочаток циклу
...

0009 {cjpp rm_c, mex} \ nеревірка логічної умови, якщо MC = 1 — вихід з циклу
...

000E {rfct;} \ кінець циклу
000F mex {} \ продовження мікропрограми
```

Приклад 2.13. Організувати цикл із виходом за умовою можна у такий спосіб:

Мікрокоманда

Адреса [16]	<i>D</i> [16]	БМУ_МІ [2]	CCE	СОМ	CI	\overline{RLD}	OECT	MS	CYC3_MI I ₅ – I ₀	Стек	CT
0000	****	0100	0	*	1	1	1	*	000000	0001	*
0001	****	1110	*	*	1	1	1	*	000000	0001	*
000E	****	1101	0	0	1	1	0	3	101111	0001	MN
000F	****	1110	*	*	1	1	1	*	000000	****	*

```
      link l3:ct;

      0000 {push;}
      \завантаження в стек адреси початку циклу

      0001 {}
      \novarok циклу

      000E {loop not rm_n;}
      \nepesipka логічної умови: якщо MN = 0 – вихід з циклу,

      \ інакше – повернення на адресу із стеку

      000F {}
      \npодовження мікропрограми
```

Приклад 2.14. Розробити мікропрограму для обчислення заданої функції:

$$D = C/2 + 2A(B+1)$$

Виконання завдання:

Алгоритм обчислення функції наведений на рис. 2.29. Цифрова діаграма стану регістрів наведена у табл. 2.28. Мікропрограма налагоджена у моделюючому комплексі COMPLEX зображена на рис. 2.30.





Рис. 2.29. Алгоритм обчислення функції

Таблиця 2.28. Цифрова діаграма стану регістрів

Nº	R1 (A)	R2(C)	R3(B)	zo	Коментарі
такту	` ′	` ′	` ′		
ПС	0005	000C	0005	0	Завантаження даних
1			0006		R3 := R3 + 1 (B + 1)
2	000A				R2 := l[R2].0 (2A)
3		0006			R1 := 0.r[R1] (C/2)
4(1)		0010			$R2 := R2 + R1 \ (A+C)$
5(1)			0005		R3 := R3 - 1 (B - 1)
6(1)				0	$ZO = 0 (B \neq 0)$
4(2)		001A			$R2 := R2 + R1 \ (A+C)$
5(2)			0004		R3 := R3 - 1 (B - 1)
6(2)				0	$ZO = 0 (B \neq 0)$
4(3)		0024			$R2 := R2 + R1 \ (A+C)$
5(3)			0003		R3 := R3 - 1 (B - 1)
6(3)				0	$ZO = 0 (B \neq 0)$
4(4)		002E			$R2 := R2 + R1 \ (A+C)$
5(4)			0002		R3 := R3 - 1 (B - 1)
6(4)				0	$ZO = 0 (B \neq 0)$
4(5)		0038			$R2 := R2 + R1 \ (A+C)$
5(5)			0001		R3 := R3 - 1 (B - 1)
6(5)				0	$ZO = 0 (B \neq 0)$
4(6)		0042			$R2 := R2 + R1 \ (A+C)$
5(6)			0000		R3 := R3 - 1 (B - 1)
6(6)				1	ZO = 1 (B = 0)
7					Кінець обчислення



```
Мсходный файл :FUNC_1_A.ASM Страница: 1
/-----connection area-----
link l1:ct
/----swap of registers area----
accept R1:5h
accept R2:0Ch
accept R3:5h
/----programs area----
{add R3_R3_Z,NZ;}
{add SLL_R1,R1,Z;}
{add SLL_R2,R2,Z;}
}
111 {add R2_R1,R2;}
{sub R3_R3_Z,Z;}
{sub R3_R3_Z,Z;}
{add R3_R3_Z,Z;}
{
```

Рис. 2.30. Мікропрограма обчислення функції

Приклад 2.15. Розробити мікропрограму для блоку обробки даних, що реалізує заданий мікроалгоритм (рис. 2.31).

Виконання завдання:

На вихідному мікроалгоритмі (рис. 2.31) біля кожної вершини указані адреси розміщення відповідних мікрокоманд у ПМК, а також указані виконувані мікроінструкції для ІС К1804ВУ4, що забезпечують формування адрес мікрокоманд. Адреса першої вершини може бути довільною. Кодова карта з відповідними коментарями наведена у табл. 2.29. Кожній вершині мікроалгоритму відповідає рядок табл. 2.9, номер якої співпадає з номером вершини. Адреси та дані подані у шістнадцятирічній системі числення. Розряди мікрокоманди, значення яких можуть буди довільними, позначені символом «*».

У стовпці LC показані логічні умови, що впливають на формування адреси наступної мікрокоманди. Під час налагодження мікропрограми слід перевіряти правильність переходів, як за нульовим значенні умови, так і за одиничним.

На кодовій карті умовно не показані поля мікрокоманди, що не змінюються під час виконання мікропрограми.

Даний приклад ілюструє виконання кожної з шістнадцяти мікроінстуркції, що реалізує БМУ.

Умовні інструкції у вершинах 4, 5, 6, 8, 10, 15, 24 мікроалгоритму відповідають безумовному переходу. Безумовний перехід забезпечується поданням одиничного сигналу на вхід CCE = 1 (табл. 2.29). Слід зазначити, що безумовний перехід можна реалізувати також шляхом підключення до входу СС виходу L7 мультиплексора, що відповідає логічній одиниці. За цього у полях мікрокоманди треба встановити наступні сигнали: MS = 7[16] — номер виходу мультиплексора, CCE = 0, COM = 1 (або COM = 0, якщо умова має бути інвертована) та $\overline{OECT} = 0$. Такий спосіб застосований під час кодування мікрокоманд на рис. 2.32.

Мікропрограма у машинних кодах та із застосуванням символічного мікроасемлеру, налагоджена у моделюючому комплексі COMPLEX, зображена на рис. 2.32, a, δ відповідно.




Рис. 2.31. Вихідний мікроалгоритм

Таблиця 2.29. Кодова карта

Мікрокоманда														
№	Мнє-	Ад- реса		нстанта БОД ВУ4 (БМУ)							Коментарі			
пп.	моніка	[16]	D <i>ŌED</i> [16]		БМУ_МI [2]	CCE	СОМ	CI	\overline{RLD}	MS	$P\left(M,V\right)$	ПС: СТЕК	LC	
1	JS	035	0000	1	0000	*	*	1	1	0	*	0:*	*	
2	JMAP	000	0000	1	0010	*	*	1	1	*	0002(M)		*	
3	CJS	002	004E	1	0001	0	0	1	1	1	004E	1:003	$\overline{L1=0}$	
4	CJP	003	0014	1	0011	1	1	1	1	*	0014		1(<i>NZ</i>)	
5	PUSH	014	0003	1	0100	1	1	1	0	*	0003	1:015	1(<i>NZ</i>)	
6	CJV	015	0000	1	0110	1	1	1	1	*	0018(V)		1(<i>NZ</i>)	
7	RFCT	018	0000	1	1000	*	1	1	1	*	*	0:*	РА/ЛЦ=0	
8	PUSH	019	0002	1	0100	1	1	1	1	*	0002	1:01A	1(<i>nz</i>)	
9	CONT	01A	0000	1	1110	*	1	1	1	*	*		*	
10	JRP	01B	002C	1	0111	1	1	1	1	*	002C		1(<i>NZ</i>)	
11	RPCT	02C	001B	1	1001	*	1	1	1	*	001B		РА/ЛЦ=0	
12	LOOP	02D	0000	1	1101	0	1	1	1	2	*	0:*	L2=1	

Продовження таблиці 2.29.

Мікрокоманда																
Nº	Мнє-	Ад- реса		ганта ОД		ВУ4 (БМУ)							Коментарі			
пп.	моніка	[16]	D [16]	OED	БМУ_МI [2]	CCE	СОМ	CI	\overline{RLD}	MS	$P\left(M,V\right)$	ПС: СТЕК	LC			
13	CJS	02E	04E	1	0001	0	0	1	1	3	04E	1:02F	$\overline{L3} = 0$			
14	PUSH	02F	0000	1	0100	*	1	1	0	*	0000	1:030	*			
15	CJPP	030	0036	1	1011	1	1	1	1	*	0036	0:*	1(<i>NZ</i>)			
16	PUSH	036	0005	1	0100	0	1	1	0	7	0005	1:037	L7			
17	TWB	037	003E	1	1111	0	0	1	1	4	003E	0:*	$\overline{L4=0}$			
18	JSRP	038	003E	1	0101	0	1	1	1	7	003E	1:039	<i>L</i> 7			
19	JZ	038	0000	1	0000	*	*	1	1	0	*	0:*	*			
20	CJP	04E	005F	1	0011	0	0	1	1	7	005F		$\overline{1(NZ)}$			
21	CONT	04F	0000	1	1110	0	1	1	1	*	*		*			
22	LDCT	050	005F	1	1100	1	1	1	0	*	005F		*			
23	JRP	051	004F	1	0111	0	1	1	1	0	004F		0(Z)			
24	CRTN	05F	0000	1	0111	1	1	1	1	*	*	0:*	1(<i>NZ</i>)			

Адр	БОД	CT.=			= Б В С :		Ц =					= БМУ ВУ4	<u>' </u>		<u>—</u>
	БМУ	OED		MI¤		A	В	OEY	OECT	MI¤	CCE	COM	CI	RLD	M S
035	0000	1	001	.000.	000	0	0	1	1	0000	0	1	1	1	0
000	0000	1		.011.			0	0	1	0010	0	1 1	1 1	1	0
001	0000	1		.000.		0	0	1	1	1110	0	1		1	0
002 003	004E 0014	1 1		.000.		0	0	1	1 N	0001 0011	0	0	1	1	녉
003	001-1		661	- 000 -	.000		Ü	_		9911		_	Ė		۱ú
014	0003	O		.000.			0	1	0	0100	0	1 1	1 1	1	12
015	0000	1	בששו	.000.	ששש.	0	0	1	0	0110	0	1	1	1	7
018	0000	1	001	.000.	000	0	0	1	1	1000	0	1	1	1	18
019	0002	Ō		.000.		0	0	1	Ō	0100	0	1	1	1	2
01A 01B	0000 002C	1 1		.000.		0	0	1	1 N	1110 0111	0	1 1	1 1	$\frac{1}{1}$	9
MTP	WW26	т	MAT	ـ سس ـ	ששש	<u> </u>		т.	U	MITI	U		_		lώ
02C	001B	1		.000.			0	1	1	1001	0	1 1	1 1	1	Ö
02D 02E	0000 004E	1 1		.000.		0	0	1	1	1101 0001	0	1 0	1 1	1 1 1	2
02F	0000	1		. 000 .		0	0	1	1 1	0100	0	1	1	- †	3 0
030	0036	î		.000.		ŏ	ŏ	ī	Ô	1011	ŏ	î	ī	ī	ĬŽ
036	0005	0	004	. 000 .	000		_			04.00					I
037	003E	1		. 000 .		0	0	1 1	0 1	0100 1111	0	1 0	1 1	1 1	7
038	003E	î		.000.		ŏ	ŏ	ī	Ô	0101	ŏ	ĭ	î	ī	ĺŝ
02.5	0000		004	000	000		<u></u>			0000					I
03E	0000	1	בשש	.000.	ששש.	0	0	1	1	0000	0	1	1	1	0
04E	005F	1	001	.000.	000	0	0	1	0	0011	0	0	1	1	7
04F	0000	1		.000.		0	0	1	1	1110	0	1	1	1	0
050 051	005F 0000	1 1		.000. .000.		0	0	1	1 N	1100 0111	0	1	1 1	1	0
931	0000		991	- 000 -	www.	U	U	1	U	9111	U		1		۱ē
05F	0000	1	001	.000.	000	0	0	1	0	1010	0	1	1	1	7

Рис. 2.32. Результати моделювання: а –мікропрограма в машинних кодах, б – мікропрограма у мнємокодах.

```
Исходный файл :PROG1.ASM Страница: 1
        link m:12,11,10,9,8,7,6,5,4,3,2,1
        link v:z,z,z,z,z,z,nz,nz,z,z,z
        link 12:nz
        accept r1:0005
        org 0035h
        {jz;}
        org 0000h
        {or nil,r1,z;oey;jmap;}
        {cont;}
        {cjs not l1,mpp1;}
{cjp nz, l11;}
org 0014h
111
        {push nz,0003;}
        {cjv nz;}
        org 0018h
{rfct;}
112
        {push nz,0002;}
        {cont;}
114
        {jrp nz,113;}
        org 002ch
113
        {rpct 114;}
        (loop 12;)
        {cjs not 13,mpp1;}
        {push;}
        {cjpp nz,115;}
org 0036h
        {push nz,0005h;}
{twb not 14,003eh;}
115
        (jsrp nz.116;)
org 003eh
116
        {jz;}
        org 004eh
        {cjp not nz,117;}
աթթ1
        {cont;}
        {ldct 005fh;}
        {jrp z,0000;}
        org 005fh
117
        {crtn nz;}
```

Продовження рисунку 2.32

Приклад 2.16. Розробити мікропрограму для блоку обробки даних, що реалізує заданий мікроалгоритм (рис. 2.33).

Виконання завдання:

Мікропрограма у машинних кодах, налагоджена у моделюючому комплексі *COMPLEX*, зображена на рис. 2.34.




Рис. 2.33. Вихідний мікроалгоритм

```
/ мікропрограма із застосуванням символічного мікроасемблеру
      / область налагодження зв'язків
            link 12:ct:
      / область програми
0000
            {or r2, r2, 005h;}
                                                          /X1(005h) \rightarrow R2
0001
           {add r2,r2,0c0h,z;}
                                                         /X2(0C0h) + R2 \rightarrow R2
0002 ml1 {or sl.16 r2, r2, z; cis no, mpp;} /R2 \times 2 \rightarrow R2; перехід на мікропідпрограму.
                                                          / якщо результат від'ємний
0003 lab3 {add rg,r2,z;ldct 6;}
                                                          /R2 \rightarrow RO; завантаження в РА/ЛЦ кількості
                                                          / шиклів
0004
            {add sr.2 r5, rq, 055h, z;}
                                                         /(RQ + X3(0C0h))/2 \rightarrow R5
0005
            {add r3,r5,z,z;cjp not zo,lab1;}/пересилання R5 \rightarrow R3; умовний перехід на
                                                          / мітку, якщо результат не дорівнює нулю
0006
           {or r5, r5, 0f00fh;}
                                                          /R5 \lor X4(0F00Fh) \rightarrow R5
0007 lab2 {add sr.2 r2,r3,r2,z;rpct,lab3;} /[R3+R2]/2 \rightarrow R2; інкремент вмісту РА/ЛІЦ
                                                          / та перевірка, якщо РА/ЛЦ не дорівнює нулю,
                                                          / повернення на початок циклу
0009
                                                          / безумовний перехід на кінець мікропрограми
            {cjp nz, lend}
000C lab1 {and r2, r2, r3; cjp nz, lab2; }
                                                          /R3 \& R2 \rightarrow R2, безумовний перехід на мітку
000E mpp {sub r6, r2, 0013h}
                                                          /R2 - X5(0013h) \rightarrow R6
000F
            {sub r6, r6, z, nz; crtn; }
                                                          /[R6-1]/2 \rightarrow R6, безумовний вихід із
                                                          / мікропідпрограми
0010 lend{}
                                                          / кінець
```




Рис. 2.34. Мікропрограма в машинних кодах

ВКАЗІВКИ ДО ВИКОРИСТАННЯ МІКРОАСЕМБЛЕРУ

А.1. Трансляція мікропрограми

Мнемонічний двопроходний мікроасемблер призначений для розробки мікропрограм.

Результатом роботи мікроасемблера ϵ файл даних з розширенням «*.pmk», який ϵ вихідним для програмного емулятора системи на рис. А.1.

Процес трансляції вихідного файлу здійснюється за два проходи. Під час першого проходу відбувається визначення обсягу вихідного файлу, формуються таблиці міток і відповідностей, а також проводиться попередній синтаксичний аналіз. Під час другого проходу безпосередньо формуються коди мікрокоманд. У випадку виявлення синтаксичної або семантичної помилки в вихідному тексті процес трансляції припиняється з видачею повідомлення про характер помилки і рядка тексту, на якому вона була виявлена.

Вихідним файлом для мікроасемблеру є текстовий файл в кодах ASCII з розширенням «*.asm». Розходження між заголовними і малими літерами мікроасемблером не сприймаються. Між окремими мнемоніками може бути будь-яке число службових символів, наприклад, пробіл, табуляція, повернення каретки, переклад рядка і таке інше.




Рис. А.1. Процес трансляції мікропрограми

Строге мікропрограми, дотримання правил написання акуратність наборі тексту трансляцію прискорюють Більшість налагодження. помилок виникає насамперед через недбалий стиль написання і неточне знання самого об'єкта розробки.

Приклад текстового файлу (в кодах ASCII), який ϵ початковим для мнемонічного двопрохідного мікроасемблера:

link l1:ct	\ завдання зв'язків
accept r1:00ffh	\ завантаження регістрів
org 100h	\розміщення МП у ПМК
<pre>macro inc reg:{add reg,reg,z,nz;}</pre>	\ створення макрокоманди
	\ інкременту
accept ra:12	\ завантаження номеру
	\ регістру АЛП у <i>RA</i>
{add r10,ra;}	R10 := R10 + R12
inc r1	\ інкремент регістру R1
equ znach:125	\параметру znach
	\ присвоюється значення
	\ 125
{sub r1, znach, nz;}	\R1:=R1 – ZNACH

Коментарі

Коментарі використовуються для пояснень. Ознакою початку коментарю є символ «\ ». Далі мікроасемблер ігнорує всі символи, які зустрічаються, до наступного «\» або до кінця рядка.

Наприклад:

```
{add r11, r11, r10, z;} \додати до вмісту R11 вміст R10
```

Числові константи

Числові константи застосовуються під час завдання значень операндів і адрес. Ознакою константи ϵ цифра на початку мнемоніки

Наприклад:

\способи завдання констант у різних системах числення

65535 \десяткова константа

0FFFFh \шістнадцатирічна константа

1777770 \вісімкова константа 1111111111111111 \двійкова константа

Мітки

Мітки включають до 10 символів (букв, цифр та символів «_»), причому першим символом не повинна бути цифра. Ознакою кінця мітки служить будь-який зазначений далі розділювач: пробіл, повернення каретки, переведення рядка, табуляція. Мітка не повинна збігатися з зарезервованою мнемонікою. Приклади написання міток:

Наприклад:

\застосування міток

```
111 {or sll r1,r1,0;} \логічний зсув вмісту регістру вліво {cjp not rm_z,ll1} \мкщо вміст регістру не дорівнює \повторюємо зсув {add r1,r1,r3,z} \додавання {cgp nz, ll1} \безумовний перехід на мітку
```

Мнемонічний запис мікрокоманд

Арифметичні мікрокоманди, що виконуються в АЛП, записуються в вигляді

Тут і далі в круглих дужках вказуються необов'язкові елементи конструкцій.

Запис логічних мікрокоманд відрізняється від арифметичних відсутністю операнду вхідного переносу, тому що перенос не бере участь в логічних мікроопераціях.

Мнемоніка арифметичних і логічних мікрокоманд зазначена в табл. А.1. Як приймач результату може бути зазначений кожний з регістрів R0 — R15, а також nil, коли результат в НОЗП не записується, але може бути виданий на локальну шину через БУ. Якщо приймач результату не вказується, то результат міститься на місце першого джерела операндів. Джерелами операндів можуть бути два регістри НОЗП, а також один регістр (він указується як перше джерело операндів) в комбінації з константою, bus_d або нулем. Нуль в полі джерела операнда позначається буквою z. Регістри НОЗП можуть адресуватися непрямо. Якщо в якості джерел операндів зазначені RA та/або RB, то операнди вибираються з регістрів, коди яких записані в RA і RB. Вхідний перенос може

приймати значення 0, 1 (записується відповідно через z і nz), а також rm_c і not rm_c . Мнемоніки операторів зсуву зазначені в табл. A.2.

таолиця А.т. ічнемоніка мікрооперацій в Аліб						
Мнемоніка	Мікрооперація в АЛБ					
add	R + S + CI					
sub	R - S - 1 + CI					
or	R or S					
and	R and S					
nand	not(R and S)					
xor	R xor S					
nxor	not(R xor S)					

Таблиця А.1. Мнемоніка мікрооперацій в АЛБ

Таблиия А.2. Мнемоніка операторів зсуву

	minemonika onep	1))					
Мнемоніка	Найменування	Розряди	Схема зсуву				
IVIHEMOHIKA	зсуву	MK $I_{10} - I_6$	Схема зсуву				
sra	Зсув вправо						
SIA	арифметичний	00010	0				
srl	Зсув вправо	00010	→ Pericτp RM_C				
211	логічний						
	Зсув вправо з		Perictp → RM_C				
sr.9	переносом	01001	' · · · · · · · ·				
	перепосом						
sla	Зсув вліво	10010	1 Design				
314	арифметичний	10010	← Peric⊤p				
- 1 1	Зсув вліво	10000	0				
sll	логічний	10000	RM_C ← Perictp				
	20m naine e		1 DM C 1 Designs 1				
sl.25	Зсув вліво з	11001	RM_C ← Pericτp ←				
	переносом						

Приклади мікрокоманд:

```
{add slr,r10,r2,z;} \R10:=0.r[R1+R10] 

{xor r5,r5,r5;} \ встановлення в нуль вмісту регістру R5 

{SUB r7,r7,bus_d,nz;} \ віднімання з вмісту регістру R7 

\ \ даних, що надходять з ЛІШ 

{add r9,z,nz;} \ інкремент регістру R9
```

А.2. Директиви мікроасемблера для блока обробки даних

Директиви мікроасемблера – це службові мнемоніки, які не транслюються в мікрокоманди мікропрограми.

Вони служать для задання початкових значень в регістрах, початкової адреси мікропрограми в пам'яті мікрокоманд, для настроювання окремих вузлів обчислювальної системи тощо.

ассерt - директива занесення інформації в регістри БОД

Загальний вигляд директиви:

Таким чином директива дозволяє задати <значення>:

- в будь-якому з регістрів АЛП,
- одночасно у всіх регістрах АЛП,
- значення ознак в регістрах RM та RN СУСЗ,
- значения в регістрах RA, RB обрамлення БОД. Наприклад,

```
accept r1:0affh
accept r1:0affh
accept rq:12o
accept rm:1001%
accept rb:10

\R1:=AFFH
\R1:=AFFH
\R2:=12o
\RQ:=12o
\RM:=1001%
\RB:=10
```

Директива

```
accept poh:<16 значень>
```

дає можливість задати значення в регістрах загального призначення АЛП. Після роһ необхідно задати 16 значень, перше з яких завантажується в регістр R0, останнє – в регистр R15 АЛП.

Наприклад:

accept poh: 0,1,2,3,4,5,6,7,8,9,0ah,0bh,0ch,0dh,0eh,0fh

Наведемо приклади фрагментів мікропрограм із застосуванням директиви accept:

Приклад:

```
ассерt r2:123 \завантажити значення 123 в R2 ассерt r10:3750 \завантажити 8-кове значення 375 в R10 \{\text{sub r2,r10,nz;}\} \R2:=R2-R10
```

Приклад:

```
accept rb:9 \завантажити значення 9 в RB \аdd rb, bus_d; } \виконати додавання вмісту регистру, \номер якого завантажений у RB із \значенням з локальної шини \R9:=R9+bus d
```

link – директива приєднання регістрів RA, RB до ЛШ

Загальний вигляд директиви:

link <pericтp>: <4 номери розрядів ЛШ>

де <pегістр> - регістри RA або RB (рис. А.2).

Директива link вказує, номери розрядів 16-розрядної локальної шини які мають бути приєднані до виводів 4-розрядних регістрів RA, RB обрамлення БОД.

Наприклад, наступні директиви приєднають виводи RA до розрядів молодшої тетради локальної шини, а RB до розрядів третьою тетради ЛШ:




Рис. А.2. Приєднання регістрів RA, RB БОД до локальної шини

load – директива завантаження регістрів RA, RB з ЛШ

Загальний вигляд директиви:

load <pericrp>

де <регістр> регістри RA або RB.

Директива load означає, що в регістр (RA або RB) буде завантажено значення, яке в даний час перебуває на ЛШ.

Приклади застосування директиви load:

load ra

Приклад:

Фрагмент мікропрограми з використанням директив accept, link, load:

accept r3:0a2d4h link rb:7,6,5,4	\ R3:=A2D4H \ виводи регістру RB будуть \ поєднані з розрядами другої
{and nil,r3,00f0h;oey;}	\ тетради ЛШ \ ЛШ:=00D0 A3C4 \ виконується мікрооперація \ підсумовування вмісту
	\ регистру R3 із константою, \ результат не фіксується, але
load rb	\ видаться на локальну шину (\circ ey). \ RB:=D C
{sub rb,r10, z;}	\ в регістр RB завантажується номер \ регістра АЛП – R13 \ R13:=R13 – R10 – 1
{Sub ib, iio, 2;}	\ R13:=R15 – R10 – 1 \ виконується мікрооперація \ віднімання. Регістр RB адресує \ перший з операндів. Місце \ розташування результату задано \ неявно. Результат записується за \ місцем розташування першого \ операнду.

Мікрокоманди управління регістрами RM та RN

Для завантаження регистрів RM, RN CУСЗ застосовуються наступні мікрокоманди

```
{load rm, z;} \ встановлення всіх розрядів RM в нуль {load rm, nz;} \ встановлення всіх розрядів RM в одиницю {load rm, flags;} \ завантаження всіх ознак сформованих \ під час виконання мікро операції в АЛП {load rn, flags;} \ завантаження ознак у регістр RN
```

Одночасно з зазначеними мікрокомандами застосовуються мікрокоманди заборони зипису у відповідні розряди RM, а саме cem_c , cem_z , cem_v .

Приклад:

```
{load rm, flags; cem_v; cem_n; } \завантаження тільки \розрядів rm_c та rm_z. {load rm, flags; cem_c; } \завантаження всіх ознак \окрім rm_c.
```

org — директива розміщення виконуваного коду мікропрограми в пам'яті мікрокоманд

Загальний вигляд директиви:

```
org <мітка>
org <адреса>
```

Директива org розміщує виконуваний код мікропрограми в ПМК за вказаною адресою.

Приклади застосування директиви отд:

```
org 20h
org start
```

Якщо мікропрограма не містить директиви org, вона розміщується в ПМК за адресою 000.

еди – директива задання відповідності

Загальний вигляд директиви:

```
еqu <iм'я>:<значення>
```

Директива equ використовується для присвоєння символічним іменам, що використовуються у мікропрограмі, конкретних числових значень.

Приклади застосування директиви equ:

```
equ start:100
equ op1:2150
equ op2:0afh
```

тасто - директива створення макрокоманд

Загальний вигляд директиви:

```
macro<im's>< формальні параметри>: {<miкpoкoмaндa>;}
```

Директива macro дозволяє конструювати власні мнемоніки операцій (макрокоманди) і користуватися ними надалі як стандартними.

Приклади застосування директиви тасто:

```
macro inc reg:{add reg,reg,z,nz;}
macro dec reg:{sub reg,reg,z,z;}
macro mov reg1,reg2:{or reg1,reg2;}
```

Приклад:

Ім'я макрокоманди надалі стає для транслятора звичайною стандартною мнемонікою. В якості імен формальних параметрів макроса не можуть бути застосовані зарезервовані мнемоніки. У мікропрограмі макрокоманда задається своїм власним ім'ям (мнемонікою) та реальними операндами, в тому ж самому порядку, в якому вони вказані в макросі.

$include - \partial upeктива приєднання файлу$

Загальний вигляд директиви:

```
include <имя файла>
```

Файл, що указується в директиві повинен знаходитись в одному і тому самому каталозі, що транслюємий.

Приклад:

include macro.lib
include routine

А.3. Директиви мікроасемблера для блока мікропрограмного управління

link — директива встановлення відповідності між входами МУ та логічними умовами

Якщо в системі мікрокоманд схеми формування адреси мікрокоманди Φ AM, як умови використовуються сигнали на входах мільтиплексора умов MУ – L1, L2, ..., L6 (або not L1, not L2, ..., not L6), то сигнал умови необхідно зв'язати з одним із входів зазначеного мультиплексора (рис. 1) за допомогою директиви link. Під час аналізу Li (де $i=\overline{1,6}$) як логічної умови в структурі мікрокоманди у частині призначеній для управляння Φ AM поле MS буде містити двійковий код відповідний до номеру входу умови – і.

Загальний вигляд директиви:

де <ім'я входу> відповідає L1, ..., L6.

Приклади застосування директиви link:

link 12:rdm
link 13:no
link 14:ct

До входів L1, ..., L6 МУ можна приєднувати наступні управляючі сигнали:

Завдання відповідності між входами МУ та умовами за допомогою директиви link може здійснюватись як окремо для кожного входу МУ, так і для всіх входів одночасно за допомогою наступної директиви

Приклад:

За цього до входів мультиплексора умов приєднаються відповідні управляючі сигнали L1:=CT, L2:=INT, L3:=IRQ0, L3:=IRQ2, L3:=IRQ5, L6:=IRQ7.

accept - директива встановлення схеми ФАМ в початковий стан

Директива accept дозволяє встановити в початковий стан наступні вузли ΦAM :

```
      ассерt sp:<вначення>
      - покажчик стека

      ассерt stack:
      - комірки стека

      ассерt rac:
      - регістр адреси / лічильник циклів (РА/ЛЦ)

      ассерt pcmk:
      - лічильник мікрокоманд
```

Приклад:

486 Додаток А

link m – директива приєднання Буфера М до ЛШ

Дванадцяти розрядний Буфер M поєднує 16-розрядну локальну шину та 12-розрядну шину адреси розгалуження (рис. А.3). Інформацію з ЛШ на ШАР можна подавати у довільному порядку послідовності бітів.

Директива link m задає відповідність між розрядами ЛШ та розрядами Буфера M.

Наприклад наступна директива

з'єднає дванадцять старших розрядів ЛШ із входами Буфера М (рис. A.3, a).

Директива

з'єднає 12, 11, 10, 9 розряди ЛШ із старшими чотирма входами Буфера М, інші розряди Буфера М завантажаться нулями (рис. А.3, δ).




Рис. А.3. Поєднання локальної шини з Буфером M: а, 6 – різні варіанти поєднання

link v – директива налагоджування Буфера V

Директива link v задає відповідність між управляючими сигналами, що поступають на вхід Буфера V та розрядами Буфера V.

На основі цих сигналів під час виконання мікрокоманди

формується початкова адреса мікропрограми в ПМК, яка саме через Буфер V надходить в ФАМ.

На вхід Буфера V (рис. А.4) подаються наступні сигнали

irq0, ..., irq7 – запити на переривання від зовнішніх пристроїв,

сt - сигнал логічної умови,

int – сигнал вимоги загального переривання,

rdm, rdd — сигнали готовності пам'яті та зовнішнього при-

строю відповідно (у вигляді мнемонік ці сигна-

ли позначаються без інверсії), z, nz — сигнали "0" та "1".

Наприклад наступна директива

link v:z,nz,irq0,irq1,irq2,irq3,irq4,irq5,irq6,irq7,ct,int під'єднає зазначені управляючі сигнали до дванадцяти входів Буфера V (рис А.4).




Рис А.4. Приєднання Буфера V до шини адреси розгалуження

А.4. Директиви роботи із пам'яттю та зовнішніми пристроями

dw - директива завдання значень комірок пам'яті має вигляд

dw <адреса>:<значення>

Приклад:

dw 12:0ffh
dw 03Fh:15

Мікрокоманди управління зовнішніми пристроями

Мнемоніка мікрокоманд управління зовнішніми пристроями, пам'яттю, регістром адреси і буфером БУ збігається з найменуванням відповідного управляючого сигналу:

- r мікрокоманда читання з пам'яті;
- w мікрокоманда запису в пам'ять;
- і мікрокоманда вводу даних із зовнішнього пристрою;
- о мікрокоманда виводу в зовнішній пристрій;
- ewh, ewl мікрокоманди запису відповідно в старші і молодші розряди регістра адреси;
- оеу мікрокоманда видачі результату Y з АЛБ на локальну шину.

Можна задати такі характеристики зовнішніх пристроїв (dev):

- тип пристрою (in введення, out виведення);
- адреса регістра стану (PC) в межах 64К (max 0FFFFh);
- адреса регістра даних (РД) в межах 64К (max 0FFFFh);
- затримка в тактах формування сигналу rdd (max 0FFFFh);
- затримка в тактах установки біта «Готовність» в регістрі стану (max 0FFFFh).

Приклад:

```
accept dev[2]:in,30h,32h,3,114
```

де іп - пристрій вводу даних;

30h - адреса PC;

32h – адреса РД;

3 – затримка сигналу RDM в тактах;

114 – затримка установки біта готовності в РС після звертання до РД;

Для пристроїв введення можна задавати внутрішній буфер даних dev_buf, обсягом до 16 слів.

Приклад:

Зазначені після символу «:» дані вводяться в процесор один за одним під час кожного звертання до РД даного пристрою введення.

Директива accept дозволяє задати швидкодію пам'яті за допомогою змінної rdm delay.

Приклад:

В даному випадку сигнал RDM буде формуватися з затримкою на 3 такти після видачі на шину керування сигналу R або W.

Для опису конфігурації зв'язків між компонентами системи використовується директива link.

Для установки відповідності входів L1, L2, L3 БМК і логічних умов використовується директива

Приклад:

Для забезпечення зв'язків БМУ з пам'яттю, пристроями вводу/виводу та блоком обробки даних необхідно записати:

Підключення двадцятирозрядного регістру адреси РАД до шістнадцятирозрядної ЛШ описується директивою:

Номер розряду РАД[19..0], зазначений у директиві, розділяє регістр на дві частини. Старша частина, включаючи зазначений розряд, управляється сигналом EWH, а молодша – EWL.

Приклад:

link ewh: 16

Директива набудовує зв'язки так, що за сигналом EWH чотири молодших розряди з ЛШ записуються в поле РАД[19..16]. За сигналом EWL всі шістнадцять розрядів з ЛШ записуються в РАД[15..0], тобто в молодшу частину регістра.

В один момент часу в різних вузлах системи можуть виконуватися різні мікрооперації. Всі мікрокоманди, що управляють мікроопераціями, які виконуються в одному такті, записуються в операторних дужках { }, утворюючи повну мікрокоманду для даного такту роботи ЕОМ. Окремі мікрокоманди розділяються символом окрім τογο, під час запису мікрокоманди «;», використовуватися роздільники типу «пробіл», «повернення каретки», «переведення рядка». Повна мікрокоманда може займати кілька рядків в тексті мікропрограми. За необхідності мітка записується зліва перед операторною дужкою, що відкривається.

А.5. Приклади розробки мікропрограм

Приклад:

Встановити нулі в чотирьох старших розрядах РАД і записати в молодші розряди цього регістра адресу з R7. Прийняти слово з ОП в регістр R15. Сигнал готовності RDM формується рівнем логічного нуля.

```
{cont;xor nil,r0,r0;oey;ewh;} \РАД[19...16]:=0 {cont;or nil,r7,z;oey;ewl;} \РАД[15...0]:=r7 \Завантеження даних з ОП у регістр R15:=070fh ll1 {cjp rdm,ll1;r;or r15,bus_d,z;} {} \кінець мікропрограми
```

Мікроінструкція БМУ cont, під час виконання якої відбувається формування адреси наступної мікрокоманди за інкрементом лічильника мікрокоманд (тобто відбувається лінійний перехід до наступної адреси), може бути безпосередньо не указана у мікрокоманді. При цьому формування наступної адреси відбувається за замовчуванням (див. розділ 2.5, табл. 2.27).

Приклад:

Підсумувати коди в регістрах R1,R2 і R15. Записати подвоєний результат в пам'ять за адресою, яка записана в регістрі, зазначеному в RA.

```
\Область налагодження зв'язків
    link l1:rdm
    link ewh:16
\Визначення затримки формування RDM
    accept rdm delay:3
\-----
\Область завантаження регістрів
    accept ra:3
    accept r3:0004h
    accept r1:4
    accept r2:16
    accept r15:32
\Область програми
    {xor nil,r0,r0;oey;ewh;}
                                     \РАД[19...16]:=0
                                      \ R1:=R1+R2
    {add r1, r1, r2, z;}
                                \R1:=l(R1+R15).0
\запис адреси в РАД
    {add sla,r1,r1,r15,z;}
{or nil,ra,z;oey;ewl;}
\запис результату в пам'ять
112 {cjp rdm, 112; w; or nil, r1, z; oey; }
    { }
                                 \кінець мікропрограми
```