Bcmyn

Мікропроцесорами (МП) є автономні функціонально закінчені пристрої, що складаються з однієї або декількох програмно-керованих інтегральних мікрос-хем високого ступеня інтеграції, які включають усі засоби, необхідні для обробки інформації та управління даними, і розроблені для спільної роботи з пристроями пам'яті і введення-виведення інформації.

Структура мікропроцесора повинна задовольняти трьом основним вимогам: бути функціонально гнучкою, забезпечити достатньо високу швидкодію і дозволяти дешеву технологічну реалізацію. Висока функціональна гнучкість мікропроцесора, необхідна для створення ефективного програмного забезпечення, досягається мікропрограмним управлінням, за рахунок побайтової обробки і адресації даних, розвиненої системи переривань і великої кількості внутрішніх регістрів.

·	·			
Зм.	Арк.	№ докум.	Підпис	Дат

Розділ 1. Огляд існуючих рішень

Intel

• Intel 8051

Intel 8051 – це однокристальний мікроконтролер гарвардської архітектури, який був вперше

вироблений Intel в 1980 році, для використання у вбудованих системах.

- Склад: процесорне ядро (CPU), ОЗП, ПЗП, послідовний порт, паралельний порт, логіка управління переривань, таймер, тощо
 - Шина даних: 8 біт (обробка 8 біт даних за одну операцію).
- Шина адреси: 16 біт (доступ до 216 адресами пам'яті 64 кБ адресний простір в ОЗП і ПЗП).
 - Вбудоване ОЗП: 128 байт (Пам'ять даних)
 - Вбудоване ПЗП: 4 КБ (Пам'ять програм)
 - Чотири порти введення / виводу: один двонаправлений і три квазідвонаправлених.
 - Послідовний інтерфейс UART (Універсальний асинхронний приймач).
 - Два 16-бітових таймера
 - Два рівня пріоритету переривання
 - Порядку 60 тисяч транзисторів на кристалі площею 5,85 ммІ
 - Енергозберігаючий режим

•Intel 8058

Intel 8058 – це восьмібітний однокристальний мікроконтролер компанії Intel, що з'явився на ринку в 1980. Він належить до групи MCS-51, яка практично ідентична процесору 8051. Різниця з іншими версіями в наступних параметрах:

- Розмір пам'яті даних RAM: 256 байт.
- Розмір пам'яті програм ROM: до 32 кБ.
- Перемикання частоти: до 33 МГц.

Зм.	Арк.	№ докум.	Підпис	Дат

- Включає в себе 3 лічильника / таймера(він складається з чотирьох 8-розрядних портів).

Atmel

- tinyAVR
- Пам'ять програм: 0,5-16 кБ
- Байти оперативної пам'яті: 32-102
- Байти енергонезалежної пам'яті EEPROM: 0-512 байтів
- 6-32-виводів на корпусі
- Обмежений набір внутрішніх периферійних пристроїв
- Напруга живлення: 1,8-5,5 В
 - •megaAVR
- Пам'ять програм: 4-256 кБ
- Оперативна пам'ять: 0,25-8 кБ
- Енергозалежна пам'ять даних EEPROM 0,25-4 кБ енергонезалежної пам'яті Даних EEPROM
 - 28-100-віводной корпус
- Розширений набір команд (команди множення, розширені методи адресації в командах LPM, SPM)
 - Розширений набір внутрішніх периферійних пристроїв
 - Напруга живлення: 1,8-5,5 В
 - XMEGA
 - Флеш-пам'яты: 384 Kδ
 - SRAM do 32 Kδ
 - EEPROM do 4 KB
 - Чотирьохканальний DMA-контролер
 - Інноваційна система обробки подій.
 - 44-64-100-вивідний корпус
 - Напруга живлення: 1.6 3.6В.

Philips

- LPC2000
- 16/32-разр. мікроконтролер ARM7TDMI-S в корпусі LQFP144

			·	
Зм.	Арк.	№ докум.	Підпис	Дат

- Вбудований статичний O3n: 16 кбайт
- Послідовний завантажувач, який використовує USARTO (дозволяє виконати внутрішньосистемне програмування)
- Вбудовані інтерфейси: ICE-RT, Trace (дозволяють відслідковувати виконання програми в реальному масштабі часу через наявну в мікроконтролері програму RealMonitor ™)
- Два пов'язаних CAN-інтерфейсу з модернізованими прийомними фільтрами.
- Додаткові послідовні інтерфейси: два USART (16С550), високошвидкісний 12C (400 кбіт / c) і два SPI.8-канальний 10-бітний АЦП з часом перетворення 2,44 мкс.
- Два 32-разр. таймера (з 4 каналами захоплення і 4 каналами порівняння), модуль ШІМ (6 виходів), годинник реального часу і сторожовий таймер.
- Векторний контролер переривань з конфігуруючими пріоритетами і адресами векторів.
- Інтерфейс що конфігурується зовнішньою пам'ятю з 4 банками, кожен з яких має розмір 16 Мбіт з розрядністю даних 8/16/32.
- До 76 універсальних ліній введення-виведення (підтримують 5В рівні). З них 9 виводів можуть бути входами переривання по фронту або за рівнем.
- Максимальна тактова частота: 60 МГц, що виробляється вбудованим зенератором ФАПЧ з часом стабілізації 100 мкс.

SIEMENS [Siemens Semiconductor Group]

- × C166 ™ C161, C165, C166, C167, C16x from Infineon
- 80 нс Мінімальна тривалість циклу команди, при цьому більшість команд, які виконуються в 1 цикл
 - 400 нс множення (16- δ im * 16- δ im), 800 нс поділом (32- δ im / 16- δ im)
- 16 Mõ лінійного адресного простору для коду та даних (архітектура фон Неймана)
 - 2 кБайти внутрішнє ОЗП для змінних, системного стека і коду
- 2 кБайти високошвидкісної пам'яті XRAM для змінних, стека користувача і коду (не на всіх моделях)

			·	
Зм.	Апк.	№ докум.	Підпис	Дат

- 128 кбайт або 32 кбайт програмованої флеш-пам'яті (для мікроконтролерів без ПЗУ)
 - Мультиплексні або демультіплексні конфігураційні шини
 - Можливість сегментації і вибору мікросхеми генерації сигналу
 - 8-бітові або 16-розрядну шину даних

Motorola

- •Сімейство НСО8 8- розрядний АЛП. Програмна сумісність "знизу вгору" на рівні початкового тексту з процесорним ядром сімейства НСО5.
- Закрита архітектура. МК містять на кристалі резидентний ПЗП програм; режим адресації зовнішньої пам'яті у більшості моделей відсутня. Перехід до FLASH-технології для ПЗП програм користувача.
- Інтеграція на кристалі МК трьох типів пам'яті: пам'яті програм (maskROM, EPROM, FLASH), оперативної пам'яті даних (статичний ОЗП) і незалежній пам'яті даних (EEPROM), яка програмується і стирається в робочому режимі МК
 - Сімейства НСО5
 - Напруга живлення 3 або 5 В;
 - Частота внутрішньої шини до 8 МГц;
 - Об'єднана пам'ять програм і даних (архітектура фон Неймана);
 - 16 режимів адресації; 16-розрядні індексний регістр і покажчик стека;
 - Пересилання з пам'яті в пам'ять; апаратне множення 8.8 розрядів;
 - Апаратне делення 16/8 розрядів;
 - Апаратна підтримка двійково-десяткової арифметики.

Зм.	Апк.	№ докум.	Пі∂пис	Дат

Розділ 2. Розробка мікропроцесорної системи

За варіантом потрібно розробити МПС на базі контролера 1816ВЕ48 з ШАД, підключити: децентралізовані КПП та КПДП; додаткові порти Р4, Р6; Р7, ВВ51, 86 зовнішні пристрої.

2.1 Опис мікроконтролера 1816ВЕ48

Мікроконтролер МК48 конструктивно виконаний в корпусі БІС з 40 зовнішніми виводами. Всі виводи електрично сумісні з елементами ТТЛ, входи є одиничним навантаженням, а виходи можуть бути навантажені одним ТТЛ-навантаженням. Основу структури МК утворює внутрішня двонаправлена 8-бітна шина, яка пов'язує між собою всі пристрої БІС: арифметичне-логічний пристрій (АЛП), пристрій управління, пам'ять і порти введення / виводу інформації.

Структури ОЕОМ серії 1816 та їхніх команд такі, що в разі потреби функціонально-логічні можливості можуть бути розширені. З використанням зовнішніх додаткових БІС, постійної й оперативної пам'яті, адресний простір можна значно розширити, а шляхом підключення різних інтерфейсних БІС, число ліній зв'язку з об'єктом управління можна збільшити майже без обмежень.

ОЕОМ серії 1816 розсіюють потужність близько 1,5 Вт і працюють в діапазоні температур від 0 до 700С ОЕОМ МК 48 може працювати в діапазоні частот синхронізації від 1 до 6 МГц, а мінімальний час виконання команди складає 2,5 мкс. Найпростіша в серії 1816 однокристальна ЕОМ МК48 має на кристалі наступні апаратурні засоби:

- × процесор розрядністю 1 байт;
- × перезаписуваний програмований ПЗП програм ємністю 1 Кбайт;
- × ОЗП даних ємністю 64 байти;× програмований 8-бітний таймер / лічильник;
 - × програмовані схеми вводу / виводу;
 - х блок векторного переривання від двох джерел;
 - × Генератор тактових сигналів і систему синхронізації і управління.

Всі ці елементи пов'язані між собою через системну магістраль.

Структурна схема мікроконтролера 1816ВЕ48 представлена на Рис. 2.1.

Пам'ять програм і пам'ять даних в МК48 розділені. Максимальний адресний простір пам'яті програм становить 4Кб. Пам'ять програм поділяють на внутрішню і зовнішню.

РС – лічильник команд – має довжину 12 біт. Після вибірки чергового байту вміст РС збільшується на 1. Перенесення поширюється при цьому тільки від 0 до 10-ого розряду.

Зм.	Апк.	№ докум.	Підпис	Дат

Пам'ять даних також поділяється на зовнішню і внутрішню. Внутрішня пам'ять даних (64 байти) містить 2 банки регістрів по 8 регістрів в кожному, кожен регістр містить 1 байт.




Рис. 2.1. Структурна схема мікроконтролеру 1816ВЕ48

Арифметико-логічний пристрій працює з арифметико-логічним блоком, акумулятором і регістром стану.

А – акумулятор – 8-миразрядний регістр, який використовується в якості джерела і наступника результату, а також у непрямій адресації.

До вузла синхронізації можна підключити зовнішній генератор.

У мікроконтролері реалізована система переривання від 2 джерел: внутрішнього таймера / лічильника і зовнішнього. Внутрішній 8-мірівневий стек забезпечує автоматичне збереження і відновлення основних параметрів обчислювального процесу при запитах переривання і при поверненні після обслуговування переривання.

Для зв'язку з об'єктом управління у мікроконтролера є 3 восьми розрядних порту (24 лінії зв'язку). Порти Р1 і Р2 називають «квазідвунаправлені». Їх особливість полягає в тому, що при введенні над вхідними даними

			·	
Зм.	Арк.	№ докум.	Підпис	Дат

і поточним станом порту (даними, які виводилися з порту останніми) виконується побітова логічна операція І. Вихідні дані в порту запам'ятовуються. При скиданні системи, кожному біту порту присвоюється значення 1. Порт ВUS має звичайні двонаправлені виводи 3 станами.

2.2. Зовнішня пам'ять програм

Для реалізації більш складних програмно-апаратних способів доступу до зовнішньої пам'яті, її ємність може бути збільшена до необхідного об'єму за рахунок сторінкової організації, при цьому зовнішня пам'ять даних поділяється на сторінки по 256 байт в кожній, а зовнішня пам'ять програм— на сторінки по 4К байт. Для переключення між сторінками можна використовувати, вільні лінії портів P1 та P2.

Режим роботи з зовнішньою пам'яттю програм

Режим роботи МК48 з зовнішньою пам'яттю програм можливий за застосування додаткових мікросхем ПЗП. Якщо не використовувати сторінкову адресацію, об'єм пам'яті програм можна розширити до 4К байт. За встановлення сигналу ЕМА = 1 доступні всі 4К байта зовнішньої пам'яті. Якщо сигнал ЕМА = 0, то адресація комірок зовнішньої пам'яті розпочинаються з адреси 1024. При цьому область пам'яті з адресами від 0 до 1023 належать резидентній пам'яті програм.

Цикл отримання інструкцій

Для отримання інструкцій, адресація яких починається з 1024 або більше, виконуються наступна послідовність(рис 2.2):

- 1. Вміст 12-бітної програми лічильника буде виводитися на BUS і нижню половину порту Р2.
- 2. Строб адреси ЗП (ALE) вказує час при якому адреса є дійсною. Задній край ALE використовується для фіксації зовнішньої адреси.
- 3. <u>PSEN</u> вказує, що триває отримання інструкції і служить для утримування активності ЗПП.
- 4. Шина переходить в режим введення і процесор приймає її 8бітний зміст в якості командного слова.

Зм.	Апк.	№ докум.	Підпис	Дат




Рис 2.2. Часова діагарама тримання інструкції з ЗПП.

Підключення ЗПП

На рис 2.3. показано підключення трьох пін-сумісних 2308 ПЗП для загального обсягу 4K слів пам'яті програм.

BUS підключається безпосередньо до порту виводу інформації на ЗП. Молодші 8 біт адреси ЗП підключаються використовуючи ALE, як строб. Молодші 4 біти порту Р2 забезпечують підключення старших чотирьох бітів адреси. Два старших адресних біти підключаються безпосередньо до адресного входу пам'яті, в той час як два найбільш значущих біти декодуються і забезпечують вибір з трьох мікросхем необхідної.




Рис 2.3. Підключення 3-х зовнішніх запам'ятовуючих пристроїв.

					l
					l
Зм.	Апк.	№ докум.	Підпис	Дат	

2.3. Зовнішня пам'ять даних

Режим роботи з зовнішньою пам'яттю даних

В режимі роботи МК48 з зовнішньою пам'яттю даних використовуються додаткові мікросхеми ОЗП об'ємом 256 байт. Якщо адресний простір має об'єм більш ніж 256 байт, то необхідна сторінкова організація зовнішньої пам'яті даних. При роботі з адресами в межах однієї сторінки застосовуються команди MOVX A,@Rr, MOVX @Rr,A (де r = 1, 0). Обмін інформацією здійснюється між акумулятором А і коміркою ОЗП, яка непрямо адресується через регістр RO або R1. Переключення між сторінками потребує використання додаткових команд вибору сторінки пам'яті даних. Інтерфейс зовнішньої пам'яті даних зображено на рис. 2.4.




Рис.2.4. Інтерфейс зовнішньої пам'яті даних

Цикл читання/записц

Всі адреси та дані передаються через 8 ліній BUS. Цикл читання (часова діаграма рис 2.5) або цикл запису(часова діаграма рис. 2.6) відбувається наступним чином:

- 1. Зміст регістру RO або R1 виводиться на шину BUS.
- 2. ALE перевіряє валідність адрес.
- 3. Імпульс читання (\overline{RD}) або запису (\overline{WR}) подається на відповідні контакти мікроконтролеру, і вказує що доступ до пам'яті даних в процесі.






Рис 2.5. Часова діаграма читання з ЗПД.




Рис. 2.6. Часова діаграма запису в ЗПД

Підключення ЗПД

Обмін інформацією між МК48 та зовнішньою пам'яттю (як з пам'яттю програми, так і з пам'яттю даних) здійснюється в синхронному режимі, тобто на обмін виділяється фіксований проміжок часу, причому сигнали квитирування (зворотного зв'язку), узгодженні за часом роботи МК48 і пам'яті, не передбачаються. В зв'язку з цим таке узгодження можливо реалізувати тільки за рахунок вибору тактуючої частоти роботи МК48.

Для реалізації більш складних програмно-апаратних способів доступу до зовнішньої пам'яті, її ємність може бути збільшена до необхідного об'єму за рахунок сторінкової організації, при цьому зовнішня пам'ять даних поділяється на сторінки по 256 байт в кожній, а зовнішня пам'ять програм— на сторінки по 4К байт. Для переключення між сторінками можна використовувати, вільні лінії портів Р1 та Р2. Розглянемо підключення 8Кбайт зовнішньої пам'яті даних (Рис. 2.7.).

Зм.	Апк.	№ докум.	Підпис	Дат




Рис 2.7. Підключення 8 Кбайт ЗПД

2.4. Додаткові порти

Для збільшення кількості ліній зв'язку МК48 з об'єктом управління підключають додаткові чотирирозрядні порти Р4, Р5, Р6, Р7.

Найбільш просто це здійснюється за використання спеціальної IC KP580 ВР43, спосіб підключення якої до МК48 показаний на рис. 2.8.

В цьому випадку забезпечується виконання всіх чотирьох команд роботи з додатковими портами— MOVD A,Pp; MOVD Pp,A; ANLD Pp,A та ORLD Pp,A (де

= 4, 7), причому кожний вихід порту може бути налаштований як на введення так і на виведення інформації.

Команди передачі інформації між МК48 та додатковими портами виконуються за два цикли. В першому циклі на виходах Р2[3..0] встановлюється управляюче слово, в другому циклі — через зазначені виходи здійснюється обмін інформацією між МК48 та одним з додаткових портів. Формат управляючого слова показаний на рис. 2.9. Для стробування даних в режимі підключення додаткових портів використовується сигнал РРОС. Відмітимо, що логічні операції І та АБО виконуються безпосередньо в ІС ВР43. Це необхідно враховувати при побудові додаткових портів з використанням інших апаратних засобів.

Зм.	Апк.	№ докум.	Підпис	Дат

Часова діаграма роботи з додатковими портами Р4, Р5, Р6, Р7 показана на рис. 2.10.




Рис 2.8. Схема з'єднанян виходів МК48 та ІС КР580 ВР43




Рис. 2.9. Структура управляючого слова

Для розширення функціональних можливостей системи до МК48 можна підключати різні ІС, наприклад, адаптери КР580ВВ51, КР580ВВ55 тощо.




Рис. 2.10. Часова діаграма роботи з додатковими портами Р4, Р5, Р6, Р7: а- ввід даних, б- вивід даних

					l
					l
Зм.	Апк.	№ докум.	Підпис	Дат	

2.5. Таймер

Опис таймеру

Таймер/лічильник TCNT являється восьмирозрядним лічильником, що підсумовує, який можна читати і завантажувати через акумулятор А, використовуючи відповідні команди MOV. Він може працювати в режимі таймера і в режимі лічильника. В режимі таймера на вхід TCNT через дільники частоти поступають сигнали з частотою F/480, де F- частота, що задається кварцовим резонатором або зовнішнім генератором. Наприклад, при F = 6 МГц лічильник збільшцє свій стан на 1 через кожні 80 мкс. Шляхом встановлення лічильника у певний вихідний стан і аналіз його переповнення можуть бути реалізовані різні часові затримки. Якщо 256 станів не забезпечують бажану затримку, то можна розрахувати декілька періодів роботи ТСПТ, накопичуючи в робочому регістрі необхідне число переповнень лічильника. Під час переходу TCNT із стану 255 в стан 0 ознака ТР встановлюється в одиницю. Ця ознака може бути проаналізована командою JTF. Крім того, якщо переривання від TCNT дозволено командою EN TCNT, то при встановленні ТР в 1 здійснюється перехід до підпрограми обслуговування переривання за вектором 0007. Переривання від TCNT може бути не дозволено командою DIS TCNTI. Після виконання команди JTF і при переході до підпрограми обслуговування переривання ТР переходить в О. В режимі лічильника подій TCNT збільшує свій стан на 1 кожен раз, коли сигнал на вході Т1 переходить із стану 1 в стан О. В режимі таймера TCNT запускається командою STRT T, а в режимі лічильника — командою STRT CNT. Зупинка TCNT здійснюється командою STOP TCNT або системним скиданням.

Команди управління таймером

В групу команд управління режимами роботи входять команди управління таймером/лічильником, перериваннями и ознаками переключення банків регістрів и банків пам'яті програм.

Таймер, залежно від застосованої команди, може бути використаний як лічильник тактів від внутрішнього джерела сигналів або як лічильник подій від зовнішнього джерела сигналів.

Зм.	Арк.	№ докум.	Підпис	Дат

Система команд МК48 має в своєму розпорядженні засоби дозволу або заборони переривання від таймера. Спеціальною командою ЕNTO на вивід ТО дозволяється передача імпульсів з частотою тактового синхросигналу, діленою на три. Видача цього сигналу може бути відключена тільки сигналом загального скидання. Син-

хросигнал на виході ТО використовується для загальної синхронізації зовнішніх пристроїв, узгоджених з МК48 за частотою роботи.

Приклади команд:

MOV T,A; завантаження таймеру.

STRT T; запуск таймеру.

STRT CNT; запуск лічильника.

EN TCNTI ; дозвіл переривання від таймеру.

DIS TCNTI ; заборона переривань від таймеру.

Приклад

MOV R5,#10 ; завантаження константи 10 в ;R5

MOV A,#FBH; завантаження константи

; (— 5)ДК в таймер

MOV T,A

ORL P1,#2H ; встановлення сигналу Y5

STRT T ; запуск таймера

Label2: JTF Label1 ; відлік часового інтервалу

JMP Label2 ; з використанням таймеру

; (400mkc)

Label1: end

2.6. Контролер пріоритетних переривань

За технічним завданням система має децентралізований контролер переривань. Це означає, що в кожному зовнішньому пристрої є свій блок переривань, що формує відповідний сигнали. При складанні системи всі зовнішні пристрої об'єднуються в дейзі-ланцюжок у напрямку зниження пріоритетів. Такий спосіб забезпечує фіксовану систему пріоритетів (поміняти порядок з'єднання зовнішніх пристроїв на схемі вкрай складно), але в той же час є більш масштабованим (теоретично кількість зовнішніх пристроїв, що з'єднуються, не обмежена).

			·	
Зм.	Апк.	№ докум.	Підпис	Дат

Схема підключення зовнішніх пристроїв за таким принципом представлена на рис. 2.11.




Рис. 2.11. Система децентрализованих переривань

Також можливо використовувати спеціальний регістр маски та за допо-могою нього маскувати переривання від певних пристроїв.

2.7. Контролер прямого доступу до пам' яті

3 метою звільнення центрального процесора від необхідності керувати пересиланням слова або масиву слів між оперативною пам'яттю і зовнішніми пристроями і надання процесору в цей час виконувати інші завдання в систему включений КПДП – контролер прямого доступу до пам'яті.

Підвищення швидкості передачі даних відбувається за рахунок того, що КПДП не звертався через системну магістраль за командами для роботи з пам'яттю, як це робив би процесор.

За таким же принципом, як і контролер пріоритетних переривань, контролер прямого доступу до пам'яті може бути централізованим (окрема мікросхема, що оброблює сигнали) і децентралізованим (організовувати пріоритетний дейзі-ланцюжок із зовнішніх пристроїв, в кожному з яких присутній розподілений арбітр прямого доступу до пам'яті). За технічним завданням в системі децентралізованих контролер прямого доступу до пам'яті. Схема типового децентралізованого контролера прямого доступу до пам'яті представлена на рис. 2.12.

			·	·
Зм.	Арк.	№ докум.	Підпис	Дат




Рис. 2.12. Децентрализованный контроллер прямого доступа к памяти Для контроллера прямого доступа к памяти регистр маски, как правило, не применяется.

2.8. Порти вводу/виводу

Мікроконтролер вміщує три порти вводу/виводу: P1, P2 і BUS. Порти P1 і P2 називають «квазідвоспрямованими», структурна схема якого представлена на рис 2.13. Їх особливість полягає в тому, що при вводі даних, над ними та поточним станом порту (даними, які виводилися із порту останніми) виконусться порозрядна логічна операція І. Вихідні дані в порту запам'ятовуються.




Рис 2.13. Структурна схема квазідвоспрямованого порту

При скиданні системи кожному розряду порту присвоюється значення 1. У системі команд МК48 є команди, які дозволяють виконувати запис нулів і одиниць в будь-якому розряді або групі розрядів порту, але оскільки в цих командах маска задається безпосереднім операндом, то необхідно знати розподілліній, що скидаються і встановлюваних, на етапі розробки прикладної програми.

Зм.	Апк.	№ докум.	Підпис	Дат

В тому випадку, якщо маска обчислюється програмою і наперед не відома, в ОЗП необхідно мати копію стану порту виведення. Ця копія по командах логічних операцій об'єднується з обчислюваною маскою в акумуляторі і потім завантажується в порт. Необхідність цієї процедури викликана тим, що в МК48 відсутня можливість виконати операцію читання значень портів Р1 і Р2 для визначення колишнього стану порту виведення.

Порт BUS має звичайні двоспрямовані виходи з трьома станами. Порт застосовується для побайтного вводу/виводу даних. За допомогою команд ORL і ANL можливо маскувати байти, що передаються через порт, з ціллю обробляти у байті окремі біти або групу бітів. Команди звернення до портів включають безпосередній номер порту. У мікропроцесорних системах простої конфігурації, коли порт BUS не використовується як порт-розширювач системи, обмін

виконується по командах INS, OUTU і MOVX. Можливе поперемінне використання команд OUTL і MOVX. Проте при цьому необхідно пам'ятати, що байт, який виводиться по команді OUTL фіксується в буферному регістрі порту BUS, а команда MOVX знищує вміст буферного регістра порту BUS. Команда INS не знищує вміст буферного регістра порту. В МПС що мають зовнішню пам'ять програм, порт BUS використовується для видачі адреси зовнішній пам'яті і

для прийому команди із зовнішньої пам'яті програм. Отже, в таких системах використання команди ОИТL позбавлене сенсу.

2.9. Спеціалізований обчислювач

2.9.1. Опис задачі

До складу мікропроцесорної системи входить спеціалізований обчислювач, який призначений для вирішення спеціалізованої задачі, а саме: зважена середньоквадратична апроксимація таблично заданої функції f(x).

Програма призначена для апроксимації методом найменших квадратів функції y=f(x), якщо задані її значення $y_i=f(x_i)$ в вузлах x_i (i=1,.., n_1) і задані відповідні ваги p_i (i=1,.., n_1)

Апроксимуючий поліном $P_m(x) = \sum_{k=0}^m a_k x^k$ будується таким чином, щоб квадратичне відхилення

			·	
Зм.	Апк.	№ докум.	Підпис	Дат

$$S = \sum_{i=1}^{n_i} [P_m(x_i) - y_i]^2$$


було мінімальним.

В такому випадку для знаходження коефіцієнтів a_0 , a_1 ,..., a_m розв' язується система лінійних алгебраїчних рівнянь Ca = d, де C - Mampuug системи, a - Bekmop HeBidomux, <math>d - Bekmop NpaBux Vacmuh.

Після визначення коефіцієнтів а в програмі обчислюється середньоквадратична похибка апроксимації Т:

$$T = \sqrt{\frac{\sum_{i=1}^{n_i} p_i [P_m(x_i) - y_i]^2}{n_i}}$$

			·	·
Зм.	Арк.	№ докум.	Підпис	Дат



Зм.	Апк.	№ докум.	Підпис	Дат

2.9.3. Система команд

Для вирішення даної задачі використовується, набір команд, відображений у табл. 2.1

Таблиця 2.1 Система команд

Команда	Onuc
MOV A,Rn	(A) < (Rn)
MOV A,ad	(A) ← (ad)
MOV A,@Ri	(A) ← ((Ri))
MOV A,#d	(A) ← #d
MOV @Ri,ad	$((Ri)) \leftarrow (ad)$
XCH A,Rn	(A) ↔ (Rn)
ADD A,Rn	(A)←(A)+(Rn)
ADD A,ad	(A)←(A)+(ad)
ADDC A,@Ri	(A)←(A)+((Ri))+(C)
ADDC A,#d	(A)←(A)+#d+(C)
INC A	(A)←(A)+1
	(PC) = (PC) + 2,
JZ rel	Якщо (А) = О,
	mo (PC) = (PC) + rel
	(PC) = (PC) + 2,
JNC rel	Якщо (С) = О,
	mo (PC) = (PC) + rel
	(PC) = (PC) + 2,
DJNZ ad, rel	(ad) = (ad) -1,
,	Якщо (аd) = 0,
	mo (PC) = (PC) + rel
	(PC) = (PC) + 2,
	(SP) = (SP) + 1, ((SP)) = (PC0-7),
CALL ad11	((SP)) = (PLU-7), (SP) = (SP) + 1,
	(SP) = (SP) + 1, ((SP)) = (PC8-15),
	((SP)) = (PCO-15), (PCO-10) = ad11
	(PC8-10) = du11 (PC8-15) = ((SP)),
	(SP) = (SP) - 1,
RET	(SF) = (SF) = 1, (PCO-7) = ((SP)),
	(SP) = (SP) - 1
	(31) - (35) - 1

3	Вм.	Апк.	№ докум.	Підпис	Дат

Розділ 3. Програмна частина 3.1. Система команд

В таблиці 3.1 представлені основні групи команд для мікроконтролера 1816ВЕ48

Табл. 3.1. Система команд MK 1816BE48

Мнемоніка	Код команди	Коментарі
1	2	3
00	сновна група ко	оманд та команди пересилки даних
	<u>Команді</u>	и звернення до акумулятора
CLR A	00100111	Встановлення вмісту акумулятора в нуль $A := 0$
CPL A		Інвертування вмісту A; $A = NOT A$
INC A		Інкремент вмісту A; $A := A + 1$
DEC A		Декремент вмісту A; $A := A - 1$
RR A	01110111	Циклічний зсув вмісту А вправо; $A[7] := A[0]$; $A[i] := A[i+1]$;
		$i = \overline{6,0}$
RL A	11100111	Циклічний зсув вмісту A вліво; $A[0] := A[7]$;
		$A[i] := A[i+1] := A[i]; i = \overline{6,0}$
RRC A	01100111	Циклічний зсув вмісту A з бітом переносу вправо; $A[7] := C$;
		$C := A[0]; A[i] := A[i+1]; i = \overline{6,0}$
RLC A	11110111	Циклічний зсув вмісту A з бітом переносу вліво; $A[0] := C$;
		$C := A[7]; A[i+1] := A[i]; i = \overline{6,0}$
SWAP A	01000111	Обмін тетрадами $A; A[74] \leftrightarrow A[30]$
DA A	01010111	Десяткова корекція вмісту А
MOV A, Rr ; $r = (7-0)$	111111rrr	Пересилка вмісту регістру в A ; $A = Rr$
MOV Rr, A ; $r = (7-0)$	10101rrr	Пересилка вмісту A в регістр; $Rr := A$
XCH A, Rr ; $r = (7-0)$	00101rrr	Обмін вмісту A і регістру; $A \leftrightarrow Rr$
ANL A, Rr ; $r = (7-0)$	01011rrr	Логічне I вмісту A і регістру; $A := A \ AND \ Rr$
ORL A, Rr ; $r = (7-0)$	01001rrr	Логічне АБО вмісту A і регістру; $A := A OR Rr$
XRL A, Rr ; $r = (7-0)$	11011rrr	Виключне АБО вмісту A і регістру; $A := A XOR Rr$
ADD A, Rr ; $r = (7-0)$	01101rrr	Сума вмісту A і регістру; $A := A + Rr$
ADDC A, Rr; $r = (7-0)$	01111rrr	Сума вмісту A , регістру і переносу C ; $A := A + Rr + C$
DEC Rr ; $r = (7-0)$	11001rrr	Декремент вмісту регістру; $Rr := Rr - 1$
INC Rr ; $r = (7-0)$	00011rrr	Інкремент вмісту регістру; $Rr = Rr + 1$
_	Команди зверне	ення до внутрішньої пам'яті даних
MOV A, $@Rr; r = 0, 1$	1111000r	Пересилка із внутрішньої пам'яті даних в $A; \ A := (Rr)$
MOV @Rr,A ; $r = 0,1$	1010000r	Пересилка вмісту A до внутрішньої пам'яті даних; $(Rr) := A$
XCH A, $@Rr; r = 0,1$	0010000r	Обмін вмістом A і комірки внутрішньої пам'яті даних; $A \leftrightarrow Rr$
XCHD A, $@Rr; r = 0.1$	0011000r	Обмін молодшими тетрадами A і комірки внутрішньої пам'яті даних; $A[30] \leftrightarrow (Rr[30])$
ANL A, QRr ; $r = 0,1$	0101000r	Логічне I вмісту A і комірки внутрішньої пам'яті даних; $A := A \; AND \; (Rr)$
ORL A, @Rr ; r = 0,1	0100000r	Логічне АБО вмісту A і комірки резидентної пам'яті даних; $A:=A\ OR\ (Rr)$
XRL A, @Rr ; r = 0,1	1101000r	Виключення АБО вмісту A і комірки резидентної пам'яті даних; $A := A \ XOR \ (Rr)$

Зм.	Арк.	№ докум.	Підпис	Дат

ANL A, #d 01010011 dddddddd namw (Rr) := d Логічне I вмісту A з безпосереднім операндом; A := A AND d ddddddd A := A OR d VRL A, #d 11010011 dddddddd A := A OR d Виключне AБО вмісту A з безпосереднім операндом; A := A + d ADD A, #d 00000011 dddddddd Cyма вмісту A з безпосереднім операнду; A := A + d ADDC A, #d 00010011 dddddddd Cyма вмісту A та безпосереднього операнду та переносу C; A := A + d C MOVP A, @A 10100011 fdddddddd A := A + d + C MOVP A, @A 10100011 fdeeсилка даних із поточної сторінки пам'яті програм до A; A := (PC 118 A) MOVP SW, A 11100111 fdeeсилка вмісту A та орегістру PSW MOV PSW, A 11010111 fdeeсилка вмісту A та орегістру PSW до A; A := PSW MOV A, T 01000010 fdeecилка вмісту A та TCNT до A; A := TCNT MOV A, T 01100010 fdeecuлка вмісту A в TCNT, TCNT := A Команой встановлення в нуль ознаки C; C := NOT C CLR C 10100111 fdeecuns вмісту A в TCNT, TCNT := A CLR F0 10000101 fdeecuns в внуль ознаки F0; F0 := O CLR F1 10100101 fdeecuns в нуль ознаки F1; F1 := O CPL F0 10010101 fdeecuns osnaku F0; F0 := NOT F0 CPL F0 10010101 fdeecuns osnaku F0; F0 := NOT F1 ROMANOU seepnenna oo nopmic P1 i P2 <td< th=""><th>1</th><th>2</th><th>1 2</th></td<>	1	2	1 2
переносу С; А:= А i (Rr) + C	ADD A, @Rr ; $r = 0.1$	0110000r	
(Rr) := (Rr) + 1	ADDC A, @Rr; $r = 0.1$	0111000r	
MOVX A, ®Rr; r = 0,1 1000000 г Пересилка із ЗПД в A; A := (Rr) MOVX ®Rr, A; r = 0,1 1001000 г Пересилка выісту A до ЗПД; (Rr):= A Команой звернення до пам'ямі програми MOV Rr, #d ; r = (7 - 0) 10111rr подадада пресилка безпосереднього операнда до регістру; (Rr):= d addaddad d. =: d MOV Rr, #d ; r = 0,1 1011001 пересилка безпосереднього операнда до внутрішньої пам'ят аданих (Rr):= d MOV ®Rr, #d ; r = 0,1 1011001 Пересилка безпосереднього операнда до внутрішньої пам'ят аданих (Rr):= d ANL A, #d 01010011 Догічне Ізмісту А з безпосереднім операндом; A:= A AND d addaddad d. = A ORd ARL A, #d 01000011 Догічне АБО вмісту А з безпосереднім операндом; A:= A VRd d. Introduce A DRA (Rr):= d. ORD A; #d = CVM вмісту А з безпосереднім операндом; A:= A + d. ORd d. A:= A XORd d. A:= A XORd d. CVM вмісту А з безпосереднього операнду; A:= A + d. CM (Rr):= d. A:= A CR d. CM (Rr):= d. A:= A CR d. CM (Rr):= d. A:= A CR d. A:= A d. + CM d. A:= A d. + CM d. A:= A d. + CM d. CM (Rr):= d. A:= A CR d. A:= A d. + CM d. A	INC GRr ; $r=0,1$	0001000r	
МОVX @Rr, A; r = 0,1 1001000г Пересника выісту A до ЗПД; (Rr):= A Команди звернення до пам'яті програми MOV Rr, #d ; r = (7 - 0) 10111rrr пересника безпосереднього операнда до регістру; (Rr):= d dddddddd MOV @Rr, #d ; r = 0,1 10110001 Пересника безпосереднього операнда до внутрішньої пам'ят даних (Rr):= d ANL A, #d 01010011 Догічне I вмісту A з безпосереднім операндом; A:= A AND d dddddddd QRL A, #d 01000011 Догічне AБО вмісту A з безпосереднім операндом; A:= A OR d XRL A, #d 10100011 Догічне AБО вмісту A з безпосереднім операндом; A:= A VOR d ADD A, #d 00000011 Догічне AБО вмісту A з безпосереднім операндом; A:= A VOR d ADD A, #d 00010011 Догічне AБО вмісту A з безпосереднім операндом; A:= A + d MOVP A, @A 10100011 Догічне AБО вмісту A з безпосереднім операндом; A:= A + d MOVP A, @A 10100011 Догічне ABO вмісту A з безпосереднім операндом; A:= A + d MOVP3 A, @A 11100011 Пересцика даннх із поточної сторінки пам'яті програм до A; A:= (PC 11.8 A) MOV PSW, A 1100011 Пересцика вмісту РІСТРУВУВ ДОГІЧНІ В		Команди робо	ти з зовнішньою пам'яттю даних
МОVX @Rr, A; r = 0,1 1001000г Пересника выісту A до ЗПД; (Rr):= A Команди звернення до пам'яті програми MOV Rr, #d ; r = (7 - 0) 10111rrr пересника безпосереднього операнда до регістру; (Rr):= d dddddddd MOV @Rr, #d ; r = 0,1 10110001 Пересника безпосереднього операнда до внутрішньої пам'ят даних (Rr):= d ANL A, #d 01010011 Догічне I вмісту A з безпосереднім операндом; A:= A AND d dddddddd QRL A, #d 01000011 Догічне AБО вмісту A з безпосереднім операндом; A:= A OR d XRL A, #d 10100011 Догічне AБО вмісту A з безпосереднім операндом; A:= A VOR d ADD A, #d 00000011 Догічне AБО вмісту A з безпосереднім операндом; A:= A VOR d ADD A, #d 00010011 Догічне AБО вмісту A з безпосереднім операндом; A:= A + d MOVP A, @A 10100011 Догічне AБО вмісту A з безпосереднім операндом; A:= A + d MOVP A, @A 10100011 Догічне ABO вмісту A з безпосереднім операндом; A:= A + d MOVP3 A, @A 11100011 Пересцика даннх із поточної сторінки пам'яті програм до A; A:= (PC 11.8 A) MOV PSW, A 1100011 Пересцика вмісту РІСТРУВУВ ДОГІЧНІ В	MOVX A, $QRr: r = 0.1$	1000000r	Пересилка із ЗПЛ в A : $A := (Rr)$
MOV Rr, #d ; r = (7 − 0) 10111Trr dddddddd Пересилка безпосереднього операнда до регістру; (Rr) = d dddddddd MOV A, #d ; d ; r − 0,1 1011000r dddddddd A ;= d MOV @Rr, #d ; r − 0,1 1011000r ddddddd A ;= d ANL A, #d ; d ; d ; d ; d ; d ; d ; d ; d ; d			
MOV Rr, #d ; r = (7 − 0) 10111Trr dddddddd Пересилка безпосереднього операнда до регістру; (Rr) = d dddddddd MOV A, #d ; d ; r − 0,1 1011000r dddddddd A ;= d MOV @Rr, #d ; r − 0,1 1011000r ddddddd A ;= d ANL A, #d ; d ; d ; d ; d ; d ; d ; d ; d ; d		Команди з	вернення до пам'яті програми
MOV A, #d dddddddd 00100011 dddddddd A:= d Пересилка безпосередньої адреси до A даних (Rr):= d даних (Rr):= d ANL A, #d 101010011 dddddddd 0RL A, #d Пересилка безпосереднього операнда до внутрішньої пам'ят даних (Rr):= d XRL A, #d 01000011 dddddddd dddddddd ADD A, #d Логічне АБО вмісту A з безпосереднім операндом; A:= A NOR d ADD A, #d 00000011 dddddddd ADDC A, #d Выключве АБО вмісту A з безпосереднім операндом; A:= A XOR d MOVP A, @A 00010011 dddddddd Сума вмісту A, безпосереднього операнду та переносу C; A:= A + d + C MOVP A, @A 10100011 Intepectursa даних із поточної сторінки пам'яті програм до A; A:= (PC[118].A) MOVP A, @A 11100011 Intepectursa даних із поточної сторінки пам'яті програм до A; A:= (PC[118].A) MOV PSW, A 1100011 Intepectursa вмісту A до регістру PSW; PSW := A MOV PSW, A 1100011 Intepectursa вмісту регістру PSW; PSW := A MOV A, PSW 11000111 Intepectursa вмісту A до регістру PSW; PSW := A MOV A, T 01000010 Intepectursa вмісту регістру PSW; PSW := A MOV T, A 01100010 Intepectursa вмісту регістру PSW; PSW := A MOV T, A 01100010 Intepectursa вмісту регістру PSW; PSW := A MOV T, A 01100010 Intepectursa вмісту регістру PSW; PSW := A MOV T, B 0	MOV Rr. #d $r = (7 - 0)$		
MOV @Rr, #d; r = 0,1 1011000r dddddddd dddddddddddddddddddddd	110 111 111 11 11 11 11 11 11		repealate desire especial and or perterpy, (107).
MOV @Rr, #d; r = 0,1 dddddddd A:= d MOV @Rr, #d; r = 0,1 10110001 Поресилка безпосереднього операнда до внутрішньої пам'ят dddddddd данки (Rr):= d ANL A, #d 01010011 Логічне I вмісту A з безпосереднім операндом; A:= A AND d ddddddd дdddddddddddddddddddddddddd	MOV A, #d	00100011	Пересилка безпосередньої адреси до А
ANL A, #d 01010011 dddddddd namw (Rr) := d Логічне I вмісту A з безпосереднім операндом; A := A AND d ddddddd A := A OR d VRL A, #d 11010011 dddddddd A := A OR d Виключне AБО вмісту A з безпосереднім операндом; A := A + d ADD A, #d 00000011 dddddddd Cyма вмісту A з безпосереднім операнду; A := A + d ADDC A, #d 00010011 dddddddd Cyма вмісту A та безпосереднього операнду та переносу C; A := A + d C MOVP A, @A 10100011 fdddddddd A := A + d + C MOVP A, @A 10100011 fdeeсилка даних із поточної сторінки пам'яті програм до A; A := (PC 118 A) MOVP SW, A 11100111 fdeeсилка вмісту A та орегістру PSW MOV PSW, A 11010111 fdeeсилка вмісту A та орегістру PSW до A; A := PSW MOV A, T 01000010 fdeecилка вмісту A та TCNT до A; A := TCNT MOV A, T 01100010 fdeecuлка вмісту A в TCNT, TCNT := A Команой встановлення в нуль ознаки C; C := NOT C CLR C 10100111 fdeecuns вмісту A в TCNT, TCNT := A CLR F0 10000101 fdeecuns в внуль ознаки F0; F0 := O CLR F1 10100101 fdeecuns в нуль ознаки F1; F1 := O CPL F0 10010101 fdeecuns osnaku F0; F0 := NOT F0 CPL F0 10010101 fdeecuns osnaku F0; F0 := NOT F1 ROMANOU seepnenna oo nopmic P1 i P2 <td< td=""><td></td><td>dddddddd</td><td></td></td<>		dddddddd	
ANL A, #d O1010011	MOV @Rr, #d; $r = 0, 1$	1011000r	Пересилка безпосереднього операнда до внутрішньої пам'ят
ORL A, #d 01000011 dddddddd Логічне АБО вмісту A з безпосереднім операндом; XRL A, #d 11010011 dddddddd Виключне АБО вмісту A з безпосереднім операндом; ADD A, #d 00000011 ddddddddd Сума вмісту A та безпосереднього операнду; A := A + d ADDC A, #d 00010011 dddddddd Сума вмісту A, безпосереднього операнду та переносу C; MOVP A, @A 10100011 Пересилка даних із поточної сторінки пам'яті програм до A; A := (PC[118]A) MOVP3 A, @A 11100011 Пересилка даних із сторінки 3 пам'яті програм до A; A := (0011.A) MOV PSW, A 11010111 Пересилка вмісту PSW до A; A := PSW MOV A, PSW 11000011 Пересилка вмісту TONT в A; A := TONT MOV A, T 01000010 Пересилка вмісту A до ретістру PSW до A; A := PSW MOV T, A 01100010 Пересилка вмісту TONT в A; A := TONT MOV T, A 01100011 Встановлення в нуль ознаки F; C := 0 CLR C 10010111 Встановлення в нуль ознаки F; F) := O CLR F0 10010101 Встановлення в нуль ознаки F; F) := O CLR F1 10100101 Встановлення в нуль ознаки F; F) := O CPL F0 10010101 Встановлення в нуль ознаки F; F) := O CPL F0 10010101 Встановлення в нуль ознаки F; F) := NOT F) R0 1101010 Перетування ознаки			даних $(Rr) := d$
ORL A, #d 01000011 dddddddd A:= A OR d XRL A, #d 11010011 dddddddd A:= A XOR d ADD A, #d 00000011 dddddddd A:= A XOR d ADDC A, #d 00000011 dddddddd A:= A XOR d MOVP A, #d 00010011 dddddddd A:= A XOR d MOVP A, #d 10100011 dddddddd A:= A XOR d MOVP A, #d 10100011 ddddddd A:= A XOR d MOVP A, #d 10100011 ddddddd A:= A XOR d MOVP A, #d 10100011 dddddddd A:= A XOR d MOVP3 A, #d 10100011 ddddddd A:= A XOR d MOVP3 A, #d 10100011 dddddddd A:= A XOR d MOVP3 A, #d 10100011 ddddddd A:= A XOR d MOV PSW, A 11010011 ddddddd A:= A XOR d MOV PSW, A 11010011 dddddddd A:= A XOR d MOV PSW, A 11010111 dddddddd A:= A XOR d MOV A, PSW 11000111 ddddddd A:= A XOR d MOV A, T 01000010 dddddd A:= A XOR d MOV A, T 01000010 dddddd A:= A XOR d MOV T, A 01100010 dddddd A:= A XOR d CLR C 10010111 dddddddd A:= A XOR d CLR C 10010111 ddddddd A:= A XOR d CLR F1 10100101 ddddddd Bcaacharla Bwicry A B TCNT; TCNT :=	ANL A,#d		Логічне I вмісту A з безпосереднім операндом; $A = A AND d$
XRL A, #d 11010011 dddddddd A:= A OR d ADD A, #d 00000011 dddddddd A:= A XOR d ADD A, #d 00000011 dddddddd A:= A XOR d ADDC A, #d 00010011 dddddddd A:= A + d + C MOVP A, @A 10100011 Tepecunxa ganux is norounoi cropinku nam'sri nporpam до A; A:= (PC 118 .A) MOVP A, @A 11100011 Tepecunxa даних is cropinku 3 nam'sri nporpam до A; A:= (0011.A) MOV PSW, A 11010111 Tepecunxa ganux is cropinku 3 nam'sri nporpam до A; A:= (0011.A) MOV PSW, A 11000111 Tepecunxa bmicry A до pericrpy PSW до A: A:= PSW MOV A, PSW 11000111 Tepecunxa bmicry Pront B A: A:= TCNT MOV A, T 01000010 Tepecunxa bmicry TCNT B A: A:= TCNT MOV T, A 01100010 Tepecunxa bmicry A B TCNT; TCNT:= A Komanou semanosaenna osnax ECR C CLR C 10010111 Tepecunxa bmicry A B TCNT; TCNT:= A Komanou semanosaenna osnaku Ecr C:= 0 CLR F0 10000101 Bctanobnenna B Hynb osnaku C; C:= 0 CLR F1 100100101 Bctanobnenna B Hynb osnaku F1; F1:= 0 CPL F0 10110101 Bctanobnenna B Hynb osnaku F1; F1:= NOT F1 Komanou seepnenna osnaku F1; F1:= NOT F1 Komanou seepnenna osnaku F1; F1:= NOT F1 Komanou seepnen			
XRL A, #d 11010011 dddddddd Виключие АБО вмісту A з безпосереднім операндом; A:= A XOR d ADD A, #d 00000011 dddddddd Сума вмісту A та безпосереднього операнду; A:= A + d MOVP A, @A 10100011 dddddddd Сума вмісту A, безпосереднього операнду та переносу C; A:= A + d + C MOVP3 A, @A 10100011 Пересилка даних із поточної сторінки пам'яті програм до A; A:= (PC 118 .A) MOVP3 A, @A 11100011 Пересилка даних із сторінки 3 пам'яті програм до A; A:= (PC 118 .A) MOV PSW, A 11010111 Пересилка вмісту A до регістру PSW до A; A:= PSW MOV A, PSW 11000111 Пересилка вмісту TCNT в A; A:= TCNT MOV T, A 011000010 Пересилка вмісту A в TCNT; TCNT:= A Команди встановлення в нуль ознаки C; C:= 0 СРК С 10010111 Встановлення в нуль ознаки F0; F0:= 0 СРК БО 10000101 Встановлення в нуль ознаки F1; F1:= 0 СРК F1 10100101 Встановлення в нуль ознаки F1; F1:= NOT F1 Команди зеернення до опрутв ВТ i P2 ANL Pp, #d ; p = 1, 2 100110pp ddddddd ORL Fp, #d ; p = 1, 2 100110pp dddddddd ORL Pp, #d ; p = 1, 2 100110pp dddddddd ORL Pp, #d ; p = 1, 2 100010pp dddddddd ORL Pp, #d ; p = 1, 2 10001010pp dddddddd <td>ORL A,#d</td> <td>1</td> <td></td>	ORL A,#d	1	
ADD A, #d dddddddd A:= A XOR d ADDC A, #d 00000011 dddddddd Сума вмісту A та безпосереднього операнду; A:= A + d MOVP A, @A 10100011 dddddddd Сума вмісту A, безпосереднього операнду та переносу C; A:= A + d + C MOVP A, @A 10100011 Пересилка даних із поточної сторінки пам'яті програм до A; A:= (PC 118 A) MOVP3 A, @A 11100011 Пересилка даних із сторінки 3 пам'яті програм до A; A:= (0011.A) MOV PSW, A 11010111 Пересилка вмісту A до регістру PSW; PSW := A MOV A, PSW 11000111 Пересилка вмісту PSW до A; A:= PSW MOV T, A 01100010 Пересилка вмісту TCNT в A; A:= TCNT MOV T, A 01100010 Пересилка вмісту A в TCNT; TCNT := A Команди встановлення в нуль ознаки C; C:= 0 СРL C 10010111 Ветановлення в нуль ознаки F0; F0:= 0 СРL F0 10010101 Ветановлення в нуль ознаки F1; F1:= 0 СРL F0 10010101 Пвертування ознаки F0; F0:= NOT F0 СРL F1 10110101 Пвертування ознаки F1; F1:= NOT F1 Команди зеернення дознаки F1; F1:= NOT F1			
ADD A, #d 00000011 dddddddd Сума вмісту А, безпосереднього операнду; А:= А+d ADDC A, #d 00010011 dddddddd Сума вмісту А, безпосереднього операнду та переносу С; ddddddddd MOVP A, @A 10100011 Пересилка даних із оточної сторінки пам'яті програм до А; A:= (PC 118 .A) MOVP3 A, @A 11100011 Пересилка даних із сторінки 3 пам'яті програм до А; A:= (PC 118 .A) MOV PSW, A 11010111 Пересилка вмісту A до регістру PSW; PSW := A MOV A, PSW 11000111 Пересилка вмісту регістру PSW до A; A:= PSW MOV A, T 01000010 Пересилка вмісту ТСNТ в A; A := TCNT MOV T, A 01100010 Пересилка вмісту ТСNТ, ТСNТ; TCNT := A Команди встановлення в нуль ознаки C; C:= 0 СРL С 10010111 Встановлення в нуль ознаки FO; FO:= 0 СРК F0 100100101 Встановлення в нуль ознаки FO; FO:= 0 СРК F1 101010101 Встановлення в нуль ознаки FI; FI:= 0 СРГ F1 10110101 Перегування ознаки FI; FI:= NOT FI Команди вертення до опортів P1 (P2) з безпосереднім операндом; Pp:= Pp AND d ОКІ РР, #d ; p = 1, 2 100010pp dddddddd Потічне АБО порту P1(P2)в A; A:= Pp	XRL A,#d	1	
ADDC A, #d 00010011 ddddddd Сума вмісту A, безпосереднього операнду та переносу C; A:= A + d + C МОУР A, @A 10100011 Пересилка даних із поточної сторінки пам'яті програм до A; A:= (PC 118 .A) МОУРЗ A, @A 11100011 Пересилка даних із сторінки 3 пам'яті програм до A; A:= (0011.A) МОУ PSW, A 11010111 Пересилка вмісту PSW МОУ A, PSW 11000111 Пересилка вмісту ретістру PSW, PSW := A МОУ A, T 01000010 Пересилка вмісту Pericrpy PSW до A; A:= PSW МОУ T, A 01100010 Пересилка вмісту A в TCNT; TCNT := A Команди встановлення ознаки СС: С: О СРL C 10100111 Пересилка вмісту A в TCNT; TCNT := A Команди встановлення в нуль ознаки C; C:= 0 СРL F0 10000101 Встановлення в нуль ознаки F0; F0;= 0 СРL F1 10100101 Встановлення в нуль ознаки F1; F1:= 0 СРL F1 10101010 Перетування ознаки F1; F1:= NOT F1 Команди звернення до портів P1 i P2 ANL Pp, #d ; p = 1, 2 100110pp dddddddd ОRL Pp, #d ; p = 1, 2 100010pp dddddddd Nогічне I порту P1 (P2) з безпосереднім операндом; Pp:= Pp AND d ОRL Pp, #d ; p = 1, 2 100010pp dddddddd Pp:= Pp OR d IN A, Pp Pp = 1, 2	ADD A,#d	00000011	
МОVР A, @A	ADDC A,#d	00010011	
МОУРЗ A, @A 11100011 Пересилка даних із сторінки 3 пам'яті програм до A; A := (0011.A) Команди звернення до регістру PSW МОУ РЯМ, А 11010111 Пересилка вмісту A до регістру PSW; PSW := A МОУ А, РЯМ 11000111 Пересилка вмісту TCNT в A; A := TCNT МОУ Т, А 11000010 Пересилка вмісту TCNT в A; A := TCNT МОУ Т, А 10100010 Пересилка вмісту TCNT в A; A := TCNT МОУ Т, А 01000010 Пересилка вмісту TCNT в A; A := TCNT МОУ Т, А 01000010 Пересилка вмісту TCNT в A; A := TCNT МОУ Т, А 10000101 Пересилка вмісту TCNT в A; A := TCNT МОУ Т, А 10000101 Пересилка вмісту TCNT в A; A := TCNT МОУ Т, А 1000000 Ветановлення в нуль ознаки C; C := 0 СЕВ С 10000000 Ветановлення в нуль ознаки F0; F0 := 0 Пересилка вмісту TCNT в A; A := PO 100000000 Ветановлення в нуль ознаки F0; F0 := 0 Пересилка	MOVP A, @A	10100011	Пересилка даних із поточної сторінки пам'яті програм до A ;
Команди звернення до регістру PSW MOV PSW, A 11010111 Пересилка вмісту A до регістру PSW, PSW := A MOV A, PSW 11000111 Пересилка вмісту регістру PSW до A; A := PSW MOV A, T 01000010 Пересилка вмісту TCNT в A; A := TCNT MOV T, A 01100010 Пересилка вмісту A в TCNT; TCNT := A Команди встановлення ознаки CLR C 10010111 Встановлення в нуль ознаки C; C := 0 CLR F0 10000101 Встановлення в нуль ознаки F0; F0 := 0 CLR F1 10100101 Встановлення в нуль ознаки F1; F1 := 0 CPL F0 10010101 Інвертування ознаки F0; F0 := NOT F0 CPL F1 10110101 Інвертування ознаки F1; F1 := NOT F1 Команди звернення до портів P1 i P2 ANL Pp, #d ; p = 1, 2 100110pp dddddddd Логічне І порту P1(P2) з безпосереднім операндом; Pp := Pp AND d ORL Pp, #d ; p = 1, 2 100010pp dddddddd Логічне АБО порту P1(P2) з безпосереднім операндом; Pp := Pp OR d IN A, Pp ; p = 1, 2 000010pp Begeenta даних із порту P1(P2) в A; A := Pp	MOVP3 A,@A	11100011	Пересилка даних із сторінки 3 пам'яті програм до A ;
МОV PSW, A 11010111 Пересилка вмісту A до регістру PSW , $PSW := A$ МОV A, PSW 11000111 Пересилка вмісту регістру PSW до A ; $A := PSW$ МОV A, T 01000010 Пересилка вмісту $TCNT$ в A ; $A := TCNT$ МОV T, A 01100010 Пересилка вмісту A в $TCNT$; $TCNT := A$		Команда	
МОV A, PSW 11000111 Пересилка вмісту регістру PSW до A ; $A := PSW$ МОV A, T 01000010 Пересилка вмісту $TCNT$ в A ; $A := TCNT$ МОV T, A 01100010 Пересилка вмісту A в $TCNT$; $TCNT := A$ NOV NO	MOV PSW, A		
МОV A, T 01000010 Пересилка вмісту $TCNT$ в A ; $A:=TCNT$ МОV T, A 01100010 Пересилка вмісту A в $TCNT$; $TCNT:=A$ $\frac{Komandu scmanosnehha oshaku}{Scmanosnehha oshaku}$ C ; $C:=0$ СРГ С 10100111 Встановлення в нуль ознаки C ; $C:=NOT$ С СГР С 10000101 Встановлення в нуль ознаки F 0; F 0:=0 СРГ Р 10100101 Встановлення в нуль ознаки F 1; F 1:=0 СРГ Р 10010101 Перетування ознаки F 0; F 0:= NOT F 0 СРГ Р 10110101 Перетування ознаки F 1; F 1:= NOT F 1 F			
MOV T, A 01100010 Пересилка вмісту A в $TCNT$, $TCNT := A$ Команди встановлення ознаки CLR C 10010111 Встановлення в нуль ознаки C ; $C := 0$ СРЕ С 101000101 Встановлення в нуль ознаки $F0$; $F0 := 0$ СРЕ F1 10100101 Встановлення в нуль ознаки $F1$; $F1 := 0$ СРЕ F0 10010101 Інвертування ознаки $F0$; $F0 := NOT F0$ СРЕ F1 10110101 Інвертування ознаки $F1$; $F1 := NOT F1$ Команди звернення до портів $P1$ і $P2$ АNЕ Pp, #d ; $p = 1, 2$ 1000110pp ddddddd Догічне І порту $P1(P2)$ з безпосереднім операндом; $Pp := Pp OR d$ IN A, Pp ; $p = 1, 2$ 1000010pp dddddddd Рер OR d IN A, Pp ; $p = 1, 2$ 0000010pp Введення даних із порту $P1(P2)$ в A ; $A := Pp$	-	01000010	
Команди встановлення ознаки CLR C 10010111 Встановлення в нуль ознаки C ; $C:=0$ CPL C 10100111 Інвертування ознаки C ; $C:=NOTC$ CLR F0 10000101 Встановлення в нуль ознаки $F0$; $F0:=0$ CLR F1 10100101 Встановлення в нуль ознаки $F1$; $F1:=0$ CPL F0 10010101 Інвертування ознаки $F0$; $F0:=NOTF0$ CPL F1 10110101 Інвертування ознаки $F1$; $F1:=NOTF1$ Команди звернення до портів P1 і P2 ANL Pp, #d ; $p=1,2$ 100110pp dddddddd Логічне І порту $P1(P2)$ з безпосереднім операндом; $Pp:=Pp\ AND\ d$ ORL Pp, #d ; $p=1,2$ 100010pp dddddddd Логічне АБО порту $P1(P2)$ з безпосереднім операндом; $Pp:=Pp\ OR\ d$ IN A, Pp ; $p=1,2$ 000010pp Bведення даних із порту $P1(P2)$ в A ; $A:=Pp$			•
CLR C 10010111 Встановлення в нуль ознаки C ; $C := 0$ CPL C 10100111 Інвертування ознаки C ; $C := NOT$ C CLR F0 10000101 Встановлення в нуль ознаки $F0$; $F0 := 0$ CLR F1 10100101 Встановлення в нуль ознаки $F1$; $F1 := 0$ CPL F0 10010101 Інвертування ознаки $F0$; $F0 := NOT$ $F0$ CPL F1 10110101 Інвертування ознаки $F1$; $F1 := NOT$ $F1$ Команди звернення до портів P1 і P2 ANL Pp, #d ; $p = 1, 2$ 100110pp dddddddd Логічне І порту $P1(P2)$ з безпосереднім операндом; $Pp := Pp$ AND d ORL Pp, #d ; $p = 1, 2$ 100010pp dddddddd Логічне АБО порту $P1(P2)$ з безпосереднім операндом; $Pp := Pp$ OR d IN A, Pp ; $p = 1, 2$ 000010pp Введення даних із порту $P1(P2)$ в A ; $A := Pp$		Ком	
СРЬ С 10100111 Інвертування ознаки C ; $C := NOT$ C СЬЯ F0 10000101 Встановлення в нуль ознаки $F0$; $F0 := 0$ СЬЯ F1 10100101 Встановлення в нуль ознаки $F1$; $F1 := 0$ СРЬ F0 10010101 Інвертування ознаки $F0$; $F0 := NOT$ $F0$ СРЬ F1 10110101 Інвертування ознаки $F1$; $F1 := NOT$ $F1$ Команди звернення до портів $P1$ $P2$ ANL Pp, #d ; $p = 1, 2$ 100110pp dddddddd $P1$ Логічне І порту $P1(P2)$ з безпосереднім операндом; $P1$ $P1$ $P2$ $P2$ $P2$ $P3$ $P3$ $P3$ $P4$ $P4$ $P4$ $P5$ $P4$ $P5$ $P4$ $P5$ $P5$ $P4$ $P5$ $P5$ $P5$ $P5$ $P5$ $P5$ $P5$ $P5$	CLR C		
CLR F0 10000101 Встановлення в нуль ознаки $F0$; $F0 = 0$ CLR F1 10100101 Встановлення в нуль ознаки $F1$; $F1 := 0$ CPL F0 10010101 Інвертування ознаки $F0$; $F0 := NOT F0$ CPL F1 10110101 Інвертування ознаки $F1$; $F1 := NOT F1$ Команди звернення до портів P1 і P2 ANL Pp, #d ; $p = 1, 2$ 100110pp ddddddd Логічне І порту $P1(P2)$ з безпосереднім операндом; $Pp := Pp \ AND \ d$ ORL Pp, #d ; $p = 1, 2$ 100010pp dddddddd Логічне АБО порту $P1(P2)$ з безпосереднім операндом; $P1 := P1$ $P2 := P1$ $P3$ $P3$ $P4$ $P4$ $P5$ $P5$ $P5$ $P5$ $P5$ $P5$ $P5$ $P5$			
CLR F1 10100101 Встановлення в нуль ознаки $F1$; $F1:=0$ CPL F0 10010101 Інвертування ознаки $F0$; $F0:=NOT$ $F0$ CPL F1 10110101 Інвертування ознаки $F1$; $F1:=NOT$ $F1$ Команди звернення до портів P1 і P2 ANL Pp, #d ; $p=1,2$ 100110pp dddddddd Логічне І порту $P1(P2)$ з безпосереднім операндом; $P1 = P1$ $P2 = P1$ $P2$ ORL Pp, #d ; $P1 = 1,2$ 100010pp dddddddd Логічне АБО порту $P1(P2)$ з безпосереднім операндом; $P1 = 1,2$ IN A, Pp ; $P1 = 1,2$ 000010pp Введення даних із порту $P1(P2)$ в A ; $A := Pp$			* * *
СРL F0 10010101 Інвертування ознаки $F0; F0 := NOT F0$ СРL F1 10110101 Інвертування ознаки $F1; F1 := NOT F1$ Команди звернення до портів $P1 i P2$ АNL Pp, #d ; $p = 1, 2$ 100110pp ddddddd $Pp := Pp \ AND \ d$ ОRL Pp, #d ; $p = 1, 2$ 100010pp ddddddd $Pp := Pp \ AND \ d$ ОRL Pp, #d ; $p = 1, 2$ 100010pp ddddddd $Pp := Pp \ OR \ d$ IN A, Pp ; $p = 1, 2$ 000010pp Введення даних із порту $P1(P2)$ в $A; A := Pp$			
СРL F1 10110101 Інвертування ознаки F1; F1:= NOT F1 Комано̀и звернення до портів P1 і P2 АNL Pp, #d ; $p = 1, 2$ 100110pp ddddddd $p := Pp \ AND \ d$ Логічне І порту $P1(P2)$ з безпосереднім операндом; $Pp := Pp \ AND \ d$ ОRL Pp, #d ; $p = 1, 2$ 100010pp dddddddd $p := Pp \ OR \ d$ ІN A, Pp ; $p = 1, 2$ 000010pp Введення даних із порту $P1(P2)$ в A ; $A := Pp$,
Команой звернення до портів P1 і P2 ANL Pp, #d ; $p = 1, 2$ 100110pp ddddddd Pp := Pp AND d ORL Pp, #d ; $p = 1, 2$ 100010pp ddddddd Pp := Pp AND d IN A, Pp ; $p = 1, 2$ 100010pp ddddddd Pp := Pp OR d IN A, Pp ; $p = 1, 2$ 000010pp Bведення даних із порту $p = 1, 2$			
ANL Pp, #d ; $p=1,2$ 100110pp ddddddd $Pp:=Pp\ AND\ d$ Логічне I порту $P1(P2)$ з безпосереднім операндом; $Pp:=Pp\ AND\ d$ ОRL Pp, #d ; $p=1,2$ 100010pp ddddddd $Pp:=Pp\ OR\ d$ IN A, Pp ; $p=1,2$ 000010pp Введення даних із порту $P1(P2)$ в A ; $A:=Pp$			
ORL Pp, #d ; $p=1,2$ 100010pp ddddddd Pp:= $Pp \ OR \ d$ Логічне АБО порту $P1(P2)$ з безпосереднім операндом; $Pp:= Pp \ OR \ d$ IN A, Pp ; $p=1,2$ 000010pp Введення даних із порту $P1(P2)$ в A ; $A:= Pp$	ANL Pp,#d ; $p=1,2$	100110pp	Логічне I порту $P1(P2)$ з безпосереднім операндом;
IN A, Pp ; $p=1,2$ 000010pp Введення даних із порту $P1(P2)$ в $A; A := Pp$	ORL Pp,#d ; $p=1,2$	100010pp	Логічне АБО порту P1(P2)з безпосереднім операндом;
	IN A, Pp ; $p = 1, 2$	000010pp	
L C TE TO THE TOTAL PRODUCTION OF THE PROPERTY	OUTL Pp, A ; $p = 1, 2$	001110pp	Виведення вмісту A в порт $P1(P2)$ $Pp := A$

Зм.	Арк.	№ докум.	Підпис	Дат

Продовження табл. 3.1.

1	2	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
1	Команди зве	ернення до портів P4, P5, P6, P7
ANLD Pp, A ; $p = (7-4)$		
ORLD Pp, A ; $p = (7-4)$		
, p (, ,,		$Pp := Pp \ OR \ A[30]$
MOVED A Dr (7 4)	000011pp	
MOVD A, Pp ; $p = (7-4)$	000011pp	
MOVD Pp, A ; $p = (7-4)$	001111pp	Вивід молодшої тетради із A в порт $P4(P5, P6, P7)$;
		Pp := A[30]
	Коман	ди звернення до порту BUS
ANL BUS,#d	10011000	1 2
		$BUS := BUS \ AND \ d$
ORL BUS,#d	10001000	r
	dddddddd	2001 200
INS A, BUS	00001000	
OUTL BUS, A	00000010	Вивід вмісту A в порт BUS ; $BUS = A$
	Кома	пнди передачі управління
JMP a	aaa00100	1 1
	aaaaaaaa	PC[100] := a[100]; PC[11] := MB
JMPP @A	10110011	Безумовний перехід в межах поточній сторінці;
		PC[70] := (A)
JC a	11110110	Перехід, якщо $C = 1$, то $PC[7-0] := a$ інакше $PC := PC + 2$
	aaaaaaaa	• • • • • • • • • • • • • • • • • • • •
JNC a	11100110	Перехід, якщо $C=0$
	aaaaaaaa	
DJNZ Rr,a	11101rrr	
T	11000110	A-F
JZ a	11000110 aaaaaaaa	Перехід, якщо вміст A дорівнює нулю
JNZ a	10010110	Перехід, якщо вміст А не дорівнює нулю
0112 4	aaaaaaaa	перемд, якщо вытет и не дорганос пулю
JFO a	10110110	Перехід, якщо $F0=1$
010 4	aaaaaaaa	перемд, якщо т у = 1
JF1 a	01110110	Перехід, якщо $F1=1$
	aaaaaaaa	1
JTO a	00110110	Перехід, якщо $T0=1$
	aaaaaaaa	
JNTO a	00100110	Перехід, якщо $T0 = 0$
Tm1 a	01010110	Hanania grava Tl - 1
JT1 a	aaaaaaaa	Перехід, якщо T l = l
JNT1 a	01000110	Перехід, якщо $T1=0$
OIVII G	aaaaaaaa	перелід, жицо 11 – 0
JTF a	00010110	Перехід, якщо $TF = 1$
	aaaaaaaa	
JNI a	10000110	Перехід, якщо $INT = 0$
	aaaaaaaa	
JBb a	bbb10010	Перехід, якщо розряд Bb акумулятора встановлений в
	aaaaaaaa	одиницю, де $b = (7 - 0)$
CALL a	aaa10100	Виклик підпрограми; $SP := SP + 1$; $(SP) := PSW[74]$;
	aaaaaaaa	PC[11] := MB; $PC[100] := a[100]$
RET	10000011	Повернення із підпрограми;
VIII	10000011	
		SP := SP - 1; PC := (SP[110])

Зм.	Арк.	№ докум.	Пі∂пис	Дат

1	2	3	
RETR	10010011	Повернення із підпрограми з встановленням стану;	
		SP := SP-1; $PC := SP[110]$; $PSW[74] := (SP[1512])$	
	Команди у	правління режимами роботи	
ENTO CLK	01110101	Дозвіл видачі імпульсів синхронізації на <i>T</i> 0	
SEL MBO	11100101	Вибір нульового банку пам'яті програм; МВ := 0	
SEL MB1	11110101	Вибір першого банку пам'яті програм; <i>MB</i> := l	
SEL RBO	11000101	Вибір нульового банку регістрів пам'яті даних; RB := 0	
SEL RB1	11010101	Вибір першого банку регістрів пам'яті даних; RB:=1	
NOP	00000000	Немає операції	
EN I	00000101	Дозвіл зовнішніх переривань	
DIS I	00010101	Заборона зовнішніх переривань	
EN TCNTI	00100101	Дозвіл переривань від таймера/лічильника	
DIS TCNTI	00110101	Заборона переривань від таймера/лічильника	
STRT T	01010101	Запускання таймера/лічильника в режимі таймера	
STRT CNT	01000101	Запускання таймера/лічильника в режимі лічильника	
STOP TCNT	01100101	Зупинка таймера/лічильника	

3.2. Робота з плаваючою комою

Згідно с завданням, необхідно виконати операцій добування квадратного кореню.

Для цього— необхідно використати трибайтову мантису у формі подання— доповняльний код, а форма подання порядку— симетричний. Операційна схема представлена на рис. 3.1., а алгоритм цієї операції представлено на рис. 3.2.




Рис 3.1. Операційна схема добування квадратного кореня

Зм.	Апк.	№ докум.	Підпис	Дат




Рис. 3.2. Алгоритм операції здобування квадратного кореню

Лістинг програми

```
INS A, BUS ;
                                      ; завдання кількості по-
                                      вторень циклу CT:=4
MOV R2, A ; A - завантаження
                                      MOV R3, #4h
MOV R2,#10010001;
                                      LL3: MOV A, RO
MOV R1,#0h ; В - для під-
                                      MOV R4, A ; R4 := A(R4 := A.11)
сумовування
                                      MOV R5, #0h; B[ZN] := 0
MOV R0, \#0h ; C - для
                                      ; два зсуви вліво A, B
; зберігання результату
                                      CLR C
                                      MOV A, R2
```

Зм.	Арк.	№ докум.	Підпис	Дат

RLC A
MOV R2,A
MOV A,R1
RLC A
MOV R1,A
CLR C
MOV A,R2
RLC A
MOV R2,A
MOV A,R1
RLC A
MOV A,R1
RLC A
MOV R1,A
JB7 LL1; аналіз B[ZN]

MOV A, R4

CPL A

MOV R4, A ; R4:=!A

LL1: MOV A, R4

RLC A

RLC A ORL A, #3h MOV R4, A ; R4:=A.11 ADD A, R1 MOV R1,A JB7 LL2 MOV R5, #1h; !B[ZN] := 1LL2: CLR C MOV A, R0 RLC A ADD A,R5 ; A[N] := !B[ZN]MOV RO, A DJNZ R3, LL3; перевірка циклу MOV A, RO OUT BUS, A END

Зм. Арк. № докум. Підпис Дат

Розділ 4. Розробка функціональної й принципової схеми заданого в курсовому проекті функціонального блоку

4.1. Опис структурно-функціональної схеми мікропроцесорної системи

Для побудови структурно-функціональної схеми *IA/IL 462619.005 Е1,* було обрано мікроконтолер 1816ВЕ48 до нього, для створення більш складних програм, під'єднано 3 пристрої зовнішньої пам'яті програм(ПП1 — ПП3) по 1К кожний. З'єднання відбувається через дешифратор DC(1).

Для розширення оперативного запам'ятовуючого пристрою було підключено 4 пристрої зовнішньої пам'яті даних(ПД1—ПД4) по 256х8байти кожний.

Для збільшення кількості ліній зв'язку МК48 з об'єктом управління підключають додаткові чотирирозрядні порти P4, P5, P6, P7. Найбільш просто це здійснюється за використання спеціальної ІСКР580 ВР43. Спосіб підключення зображенно на струкутрно-функціональній схемі забезпечує виконання всіх чотирьох команд роботи з додатковими портами — MOVD A,Pp;MOVD Pp,A; ANLD Pp,A та ORLD Pp,A (де p=4, 7), причому кожний вихід порту може бути налаштований як на введення такі на виведення інформації.

Для розробки програмованих пристроїв для вводу/виводу в МПС підключено програмований периферійній адаптер 580BB55. Програмований периферійний адаптер 580BB55 виготовляється за *NMOS* технології. Може бути застосований у МПС з мікропроцесорами МК51, МК48, МП8086.

До складу ППА входять наступні функціональні блоки.

- буфер шини даних (ШД) $D\!I D\!O_i$
- схема управління читанням/записом даних в регістри ППА;
- група A, порт PA порт вводу/виводу PA групи A;
- *група В, порт РВ* порт вводу/виводу *РВ* групи В;
- група С, порт РС порт вводу/виводу РСh групи А;
- група В, порт РС порт вводу/виводу PCI групи B;
- схема управління портами групи А: порти РА та РСҺ,
- схема управління портами групи A: порти PB та PCl.

Схеми управління портами групи А та В містять регістр управління, що задає режими роботи портів. Всі порти оснащенні буферними регістрами, че-

Зм.	Арк.	№ докум.	Підпис	Дат

рез які здійснюється зв'язок між ППА і зовнішніми шинами. Програмування режимів роботи і управління ІС здійснюється мікропроцесором за допомогою сигналів DI - DO, A1, AO, CS, RD, WR, RESET.

Адреси портів ППА входять до загального адресного простору зовнішньої пам'яті даних. Доступ до портів під час запису та читання здійснюється за застосування команд MOVX A, QRr; MOVX QRr, A (QRr, A (QRr, A (QRr).

Відмітимо, що по шині даних відбувається не тільки обмін даними, але і пересилання з МК48 в ППА управляючих слів, генерованих програмним забез-печенням процесора, а також передача в МК48 інформації про стан периферійного обладнання. Низький рівень сигналу на вході вибору кристалу *СS* дозволяє інформаційний зв'язок між ППА і МП48.

Також, для розширення функцій МПС підключено 86 зовнішних пристрої.

4.2. Побудова принципової схеми

На принциповій схемі зображено децентралізовані КПП і КПДП, а також – інтерфейси ЗП.

Централізований КПП

До переваг централізованих контролерів слід віднести наступне:

- можливість динамічно змінювати стратегію обслуговування заявок;
- -швидке вибіркове маскування запитів на переривання.

Централізований КПП потенційно дозволяє забезпечувати різні дисципліни обслуговування заявок, оскільки всі заявки поступають в один пристрій. Для забезпечення пріоритетного обслуговування застосовується блок вибору пріоритету. У простому випадку в якості БВП використовується пріоритетний шифратор(ПШ), який формує код старшого рівня пріоритету. При цьому всі запити мають фіксовані пріоритети, рівень яких визначається номером входу КПП.

Оскільки регістр маски включений в адресний простір процесора, то за умови, що число запитів не перевищує розрядності шини даних(що зазвичай виконується), процесор може за одне звернення до цього регістра записати в нього будь-яку маску.

До недоліків централізованих КПП слід віднести:

-велику кількість ліній запитів в шині управління (що дорівнює кількості ЗП);

Зм.	Арк.	№ докум.	Підпис	Дат

- -обмеження на максимальне число джерел переривань;
- -можлива неоднорідність процесорних модулів.

Централізований КПДП

З метою звільнення центрального процесора від необхідності керувати пересилкою слова або масиву слів між оперативною пам'яттю і зовнішніми пристроями та надання процесору в цей час виконувати інші завдання, в систему включений КПДП – контролер прямого доступу до пам'яті. Підвищення швидкості передачі даних відбувається за рахунок того, що КПДП не звертається через системну магістраль за командами для роботи з пам'яттю, як це робив би процесор. Точно за таким же принципом, як і контролер пріоритетних переривань, контролер прямого доступу до пам'яті може бути централізованим (окрема мікросхема, обробна сигнали від зовнішніх пристроїв і передавальна результат центрального процесора) і децентралізованим (організовувати пріоритетний Дейзі-ланцюжок із зовнішніх пристроїв, в кожному з яких присутній розподілений арбітр прямого доступу до пам'яті). За технічним завданням в системі централізованих контролер прямого доступу до пам'яті.

ı					
	Зм.	Арк.	№ докум.	Підпис	Дат

Розділ 5. Розробка заданого вузла ЕОМ на ПЛІС

5.1. Опис математичної складової АЛП

АЛП забезпечує обчислення функції $Z = x^2 + 4$ Y. Возведення в 2 ступінь буде проводитися множенням X самого на себе, виходячи з ТЗ, множення виконується четвертим способом: здійснюється зі старших розрядів множника, множене зсувається вправо, а сума часткових добутків залишається нерухомою. Множення на 4 здійснюється за допомогою чотирьох послідовних зсувів вліво регістру із значенням Y.

5.2. Функціональна схема АЛП

Функціональна схема арифметико-логічного пристрою зображена на рисунку 5.1. Видно, що схема базується на операційній схемі множення двох чисел четвертим способом, але відрізняється наявністю додаткового регістру із початковим значенням У та мультиплексором для того, щоб додати до результату множення значення 4У. Призначення регістрів:

RG1 — результат множення, кінцевий результат;

RG2 - MHOWHUK (X); RG3 - MHOWEHE (X);

RG4 — значення Y та значення 4Y.




Рис.5.1. Функціональна схема АЛП


Зм.	Арк.	№ докум.	Підпис	Дат

5.3. Змістовний та закодований мікроалгоритми

На рисунку 5.2 зображені змістовний, а на рис. 5.3. – закодований мікро-алгоритми. У цілому, мікроалгоритм складається з алгоритму множення двох чисел четвертим способом (верхня частина) та операцій завантаження, зсуву та додавання до x^2 значення 4Y.


Закодовані мікрооперації та сигнали приведені, відповідно у таблицях 5.1 та 5.2

Зм.	Арк.	№ докум.	Підпис	Дат



арифметико-логічного пристрою для обчислення функції

_	_			
Зм.	Арк.	№ докум.	Підпис	Дат



			·	
Зм.	Арк.	№ докум.	Підпис	Дат

Таблиця 5.1. Таблиця кодування мікрооперацій

Мікрооперації	Управляючі сигнали
W ₂ , W ₃ , W ₄	Y1
W ₁	Y2
SHL₂, SHR₃	Y3
SHL ₄	Y4
SUM ₁	Y5

Таблиця 5.2. Таблиця кодування сигналів

Логічні умови	Позначення
RG2[0]	X1
RG2	X2

5.4. Розрахунок параметрів БМУ

Складемо таблицю кодування розрядів поля управління мультиплексором (таблиця 5.3). Розміщення команд в ПМК приведено в таблиці 5.4

Таблиця 5.3. Кодування розрядів поля управління мультиплексором.

M₂M ₁	90
00	0
01	X1
10	X2
11	1

Формат зони eta 1 (зони формування адреси наступної МК):

оскільки ємність слів 64, то регістр адреси має бути 6-розрядним:

$$n_{\alpha} = [log_2 64[= 6]]$$

розмір адресної частини К має бути 2-розрядним:

$$n_k = 6 / 2 - 1 = 2$$

Зм.	Арк.	№ докум.	Підпис	Дат

розмір частини управління мультиплексором М, враховуючи кількість умов в алгоритмі, має бути 2-розрядним:

$$n_m = [loq_2(2+2)] = 2$$

Таблиця 5.4. Розміщення команд в ПМК

	000	001	010	011	100	101	110	111
000							2	П(1)
001					5	4	3	6
010								7
011					K(11)	10	9	8

Отримаємо:

$$n_{\beta 1}$$
= 5

Формат зони β2 (зона управляючих сигналів):
при горизонтальному (мінімальному) кодуванні управляючих сигналів, довжина зони β2 дорівнює кількості управляючих сигналів:

$$n_{\beta 2}$$
= 6

Формат зони $\beta 3$ (зона визначення тривалості управляючих сигналів):

$$n_{\beta 3}$$
= $\log_2 11[+ 1 = 5]$

Формат зони eta 4 (зона службових розрядів):

Для контролю використають операцію згортки (суму за модулем 2). У цьому випадку зона $\beta 4$ має довжину 1 розряд, вміст цього розряду доповнює кількість 1 у слові мікрокоманди до парної.

$$n_{\beta 4}$$
= 1

Враховуючи попередні об*и*числення отримаємо довжину команди:

$$n_{MK} = 5 + 6 + 5 + 1 = 17$$

Карта програмування БМУ зображена у таблиці 5.5., структурна схема БМУ зображена на рисунку 5.4.

Зм.	Арк.	№ докум.	Підпис	Дат

Таδлиця 5.5. Карта програмування БМУ

MK	Ađp M	eca K	β1		β2					β3	β4	
	Ряд.	Cm.	٧	K	М	Y1	Y2	Y3	Y4	Y5		
П(1)	000	111	0	11	00	0	0	0	0	0	0000	0
2	000	110	1	00	11	1	0	0	0	0	0000	0
3	001	110	0	10	01	0	0	0	0	0	0000	0
4	001	101	0	10	00	0	1	0	0	0	1011	1
5	001	100	0	11	10	0	0	1	0	0	0000	0
6	001	111	1	01	00	0	0	0	1	0	0000	0
7	010	111	1	01	11	0	0	0	0	0	0000	0
8	011	111	0	11	00	0	0	0	1	0	0000	0
9	011	110	0	10	11	0	0	0	0	0	0000	1
10	011	100	1	10	00	0	0	0	0	1	1011	0
11	100	100	0	10	00	0	0	0	0	0	0000	1




Рис.5.4. Структурна схема БМУ з матричною ПМК

Зм.	Апк.	№ докум.	Підпис	Дат

ІАЛЦ 462619.004 ПЗ

5.5. Моделювання з використанням САПР Quartus II

На рис. 5.5. представлено схему БМУ для керування АЛП, а схему АЛП — на рис.5.6. Загальна схема вузла ЕОМ для обчислення функції $Z=x^2+4Y$ представлена на рис. 5.7.




Рис.5.5. Схема БМУ




Рис.5.6. Схема АЛП

Зм.	Арк.	№ докум.	Підпис	Дат




Рис.5.7. Схема EOM Зведений звіт про результати компіляції представлено на рис.5.7

Successful - Mon Jun 13 13:30:20 2016 Flow Status Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition Revision Name coursework2 Top-level Entity Name MAIN Family Cyclone II Device EP2C35F672C6 Timing Models Final Met timing requirements No Total logic elements 206 / 33,216 (< 1 %) Total combinational functions 205 / 33,216 (< 1 %) Dedicated logic registers 128 / 33,216 (< 1 %) Total registers 128 Total pins 170 / 475 (36 %) Total virtual pins Total memory bits 1,024 / 483,840 (< 1 %) Embedded Multiplier 9-bit elements 0/70(0%) Total PLLs 0/4(0%)

Puc.5.8. Compilation report — Flow summary

Зм.	Арк.	№ докум.	Підпис	Дат

ОСНОВНІ РЕЗУЛЬТАТИ І ВИСНОВКИ ПО РОБОТІ

У даній курсовій роботі приведений весь процес розробки мікропроцесорної системи— від складання структурної схеми за технічним завданням до розробки принципової схеми конкретних вузлів і написання програми для обчислення необхідної функції.

На базі мікроконтролера МК48 була розроблена мікропроцесорна система. Вона містить зовнішню пам'ять програм, пам'ять даних, зовнішні пристрої, програмований периферійний адаптер, КПДП, додаткові порти вводу-виводу та спеціалізований обчислювач. Для організації переривань і прямого доступу до пам'яті створені централізовані арбітри пріоритетних переривань і прямого доступу до пам'яті. Перевага даного підходу в його гнучкості, тобто можливості додавання нових пристроїв. Недолік — фіксовані значення пріоритетів пристроїв, неможливість маскування переривань від окремих пристроїв.

Також в ході роботи був розроблений спеціалізований обчислювач на базі програмованої логічної інтегральної схеми, який виконує різні арифметичні й логічні операції. Його використання дозволяє підвищити ефективність роботи розробленої системи за рахунок винесення громіздких обчислень (наприклад ділення) в окремий пристрій.

Схема обчислювача розроблялася в системі автоматизованого проектування Quartus II, яка дозволяє створювати різні пристрої на базі програмованих логічних інтегральних схем. Перевагою даної методики є те, що, по-перше, їх використання дозволяє скоротити час розробки і, по-друге, виробництво малих партій є економічно виправдано, на відміну від виробництва замовлених інтегральних схем, що не можуть бути перепрограмовані.

Зм.	Арк.	№ докум.	Підпис	Дат

СПИСОК ВИКОРИСТАНИХ ДЖЕРЕЛ

- 1. Жабін В.І., Жуков І.А., Ткаченко В.В., Клименко І.А. Мікропроцесорні системи. К.: "СПД Гуральник О.Ю.", 2009. 492 с.
- 2. Жабін В.І., Жуков І.А., Клименко І.А., Стіренко С.Г. Арифметичні та управляючі пристрої цифрових ЕОМ: Навчальний посібник. К.: ВЕК+, 2008. 176 с.
- 3. Жабін В.І., Жуков І.А., Клименко І.А., Ткаченко В.В. Прикладна теорія цифрових автоматів: Навч. посібник. К.: Книжкове вид-во НАУ, 2007. 364 с.
- 4. Intel Corporation MCS-48™ FAMILY OF SINGLE CHIP MICROCOMPUTERS: USER'S MANUAL Santa Clara, CA 95051, 1980 487 c.

Зм.	Арк.	№ докум.	Підпис	Дат