Members&Teamwork：

陳奕均：Testing&decache\_top.v

余柏序：CPU.v

陳郁文：Helping debug & report

How do we implement this project:

主要是在decache\_top.v上add our code。確定從sram到controller的tag 等於p1\_tag和 valid\_bit，如此一來hit = 1。然後 r\_hit\_data = sram\_cache date。

依照p1\_offset的數值決定p1\_data要抓哪一段r\_hit\_data。

再來是依照p1\_offset的數值，決定w\_hit\_data，若非4的倍數的話就會是從r\_hit\_data上抓，若是的話就從p1\_data\_i抓。

接下來依照各個state去設定mem\_enable、mem\_write、write\_back。

再來是CPU將各個部件接起來的部分，因為pj1我們只有stall其中一個buf，為了配合pj2的設定，把所有的buf都stall了。再來跟pj1不同的是，這次的cache等於是pj1的data memory，因此還要把cache和pj1想辦法接上。

Problem :

在project 1時，我們並沒有設置當mem\_read時的opcode，因此造成不小的bug。