



# Quartus II Tutorial

## 1. Tạo Project Verilog

Sau khi mở Quartus II, Chọn **File** → **New Project Wizard**



Bấm **Next**



Chọn nơi lưu Project, điền tên Project rồi bấm **Next**. Lưu ý với mỗi Project nên tạo 1 folder để lưu và tên Project phải trùng với tên top-level Module

New Project Wizard

**Directory, Name, Top-Level Entity [page 1 of 5]**

What is the working directory for this project?

C:/Users/ADMIN/Documents/Quartus/LCD **Nơi lưu Project** ...

What is the name of this project?

lcd\_control **Tên Project** ...


What is the name of the top-level design entity for this project? This name is case sensitive and must exactly match the entity name in the design file.

lcd\_control **Tên Module** ...

Use Existing Project Settings...

< Back Next > Finish Cancel Help

Tiếp đến chọn thêm File vào Project. Nếu không thì chọn **Next**




Tiếp đến chọn Devices như hình, sau đó chọn **Next**.

Do KIT FPGA LP-2900 sử dụng chip Cyclone V 5CEFA2F23C8 nên chọn

Family: **Cyclone V**


Devices: **Cyclone V E Extended Features**

Available Devices: **5CEFA2F23C8**




Ở tab EDA Tool Setting, hàng Simulation, cột Tool Name chọn **ModelSim-Altera**, cột Format(s) chọn **Verilog HDL**, sau đó chọn Next.






Tạo file source code Verilog bằng cách chọn File → New. Hộp thoại New hiện ra, chọn **Verilog HDL File** trong Design Files, sau đó chọn **OK**.



## Màn hình soạn thảo file Verilog (.v)





Save file sau khi đã soạn thảo xong.

## 2. Simulation


Đề bài: Thiết kế và mô phỏng chương trình Verilog thực hiện chức năng: bấm switch thì led sáng, bấm thêm switch lần nữa thì led tắt.


Code chương trình:

```
module switch_control(sw, led, led_com);  
  
    input sw;  
    output led, led_com;  
  
    assign led_com = 1'b1;  
    assign led = sw;  
  
endmodule
```

Ở đây chúng ta có input sw là nút ấn Switch, output là led. Thêm 1 output là led\_com luôn bằng 1 để cấp nguồn cho toàn bộ led trên KIT.

Chương trình trước khi được mô phỏng cần thực hiện **Analysis & Synthesis** để loại bỏ các lỗi sai.





Có 2 cách tạo waveform cho input là tạo file testbench và tạo vector waveform file (.vwf)


## 2.1. Tạo testbench

Chọn New → File → Verilog HDL File để tạo 1 file code Verilog mới, đặt tên là tb.v


```
1  `timescale 1ns/1ns
2  module tb();
3
4      reg sw;
5      wire led, led_com;
6
7
8      switch_control DUT(.sw(sw), .led(led), .led_com(led_com));
9
10     initial $monitor("%t sw=%b \n", $time, sw);
11     initial #100 $finish;
12     initial sw = 0;
13     always @(sw) sw = #10 ~sw;
14
15 endmodule
16 |
```

Chạy lại Analysis & Synthesis để tìm lỗi sai.


Chọn Tool → Run Simulation Tool → RTL Simulation để khởi chạy ModelSim Tool




Chương trình ModelSim được khởi chạy như hình sau



Trên giao diện mới, chọn Compile → Compile...



Chỉ đường dẫn đến File *tb.v* mới tại để thêm vào work hiện tại.




Chọn **Compile** → **Done**. Kiểm tra thông báo Compile thành công


```
# Top level modules:
#   switch_control
#
vlog -reportprogress 300 -work work C:/Users/ADMIN/Documents/Quartus/Switch_control/tb.v
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module tb
#
# Top level modules:
#   tb

ModelSim>
```


Chúng ta sẽ thấy file *tb.v* được add thêm vào work hiện tại ở cột Library.




Nếu trong quá trình mô phỏng, sau khi thay đổi file *tb.v* nếu không muốn add lại thì chuột phải vào file *tb.v*, chọn Recompile.



Chọn Simulate → Start Simulation ...




Hộp thoại Start Simulation hiện ra, chỉ đến file *tb* trong work rồi chọn OK.




Giao diện khi đó trở thành







Trong cột Objective, chuột phải vào các tín hiệu muốn quan sát, chọn Add Wave.



Sau khi Add Wave 3 tín hiệu sw, led và led\_com, chọn Run để chạy mô phỏng




Kết quả:




## 2.2. Tạo vector waveform file


Chọn File → New → University Program VWF




Giao diện Simulation Waveform Editor hiện ra như sau:




Chọn Edit → Insert → Node or Bus thì giao diện **Insert Node or Bus** xuất hiện.




Chọn Node Finder ... Khi giao diện Node Finder hiện ra chọn List sẽ được các tín hiệu như sau:




Ấn vào từng tín hiệu trong ô Node Found: rồi chọn nút > để đưa tín hiệu muốn quan sát sang ô Selected Nodes. Nếu muốn đưa nhanh tất cả tín hiệu sang thì chọn nút >>. Sau đó chọn OK




Chọn OK, giao diện như sau




Dùng chuột kéo để chọn khoảng thời gian của tín hiệu cần chỉnh sửa giá trị




Sau đó chọn 1 trong các giá trị để thiết lập giá trị cho sw. Các giá trị có thể set là: x, 0, 1, z, Low, High, ...




Sau khi thiết lập giá trị cho sw, ta được hình như sau




Nếu muốn thiết lập thời gian mô phỏng, chọn Edit → Set End Time. Điền thời gian kết thúc mô phỏng vào ô End Time.



Sau khi thiết lập các giá trị cho input, ấn vào nút Run Functional Simulation để chạy mô phỏng. Lưu file waveform (.vwf) trước khi chạy.



Kết quả




### 3. Running trên KIT FPGA


Trước khi nạp code vào KIT FPGA cần thực hiện Pin Assignment để kết nối Switch vào input sw, nối LED cần hiển thị vào output led và nguồn của LED trên KIT vào led\_com.

Chọn Pin Planner.





Giao diện Pin Planner sẽ hiện ra



Trước khi gán chân trên KIT, thì phải check location của chúng trên User's guide.

## Red-Yellow-GreenLED



Code	L1	L2	L3	L4	L5	L6	L7	L8	L9	L10	L11	L12	LED_COM
Device	Red LED	Yellow LED	Green LED	Red LED	Yellow LED	Green LED	Red LED	Yellow LED	Green LED	Red LED	Yellow LED	Green LED	LED 1~12
Pin	E1	D3	C2	C1	L2	L1	G2	G1	U2	N1	AA2	AA1	N20


Nếu muốn gán output *led* vào LED L12 trên KIT, thì ấn đúp vào hàng *led*, cột Location trên Pin Planner, chọn PIN\_AA1.

Node Name	Direction	Location	I/O Bank	VREF Group	Fitter Location	I/O Standard	Reserved	Current Strength	Slew Rate
led	Output	PIN_AA1							
led_com	Output	PIN_A13	IOBANK_7A	Column I/O	DIFFIO_TX_T14n, DIFFOUT_T14n, DQ2T				
sw	Input	PIN_A14	IOBANK_7A	Column I/O	DIFFIO_TX_T8n, DIFFOUT_T8n				
<new node>		PIN_A15	IOBANK_7A	Column I/O	DIFFIO_TX_T8p, DIFFOUT_T8p, DQ1T				
		PIN_AA1	IOBANK_2A	Row I/O	DIFFIO_TX_L16n, DIFFOUT_L16n, DQ1L				
		PIN_AA2	IOBANK_2A	Row I/O	DIFFIO_TX_L16p, DIFFOUT_L16p, DQ1L				
		PIN_AA7	IOBANK_3B	Column I/O	DIFFIO_TX_B12n, DIFFOUT_B12n, DQ2B				
		PIN_AA8	IOBANK_3B	Column I/O	DIFFIO_TX_B13n, DIFFOUT_B13n, DQ2B				
		PIN_AA9	IOBANK_3B	Column I/O	DIFFIO_TX_B16p, DIFFOUT_B16p, DQ2B				
		PIN_AA10	IOBANK_3B	Column I/O	DIFFIO_TX_B16n, DIFFOUT_B16n, DQ2B				
		PIN_AA12	IOBANK_3B	Column I/O	DIFFIO_TX_B24p, DIFFOUT_B24p, DQ3B				

Gán chân *led\_com* vào PIN\_N20 để cấp nguồn cho các LED từ L1 đến L20.

Chú ý: LED L1 trên board không phải là PIN\_E1 như trên User's guide.

Muốn gán input *sw* vào Switch SW1 thì tiếp tục check User's guide.




Code	SW1	SW2	SW3	SW4	SW5	SW6	SW7	SW8
Device	Push Button							
Pin	AA15	AA14	AB18	AA18	AB17	AA17	AB20	AA20

Gán *sw* vào PIN\_AA15.


Với các thiết bị ngoại vi khác, chúng ta sẽ tìm thấy Pin Assignment trong User's guide.

Tắt hộp thoại Pin Planner. Chọn Pin Assignments để kiểm tra lại việc gán chân.



itatu:	From	To	Assignment Name	Value	Enabled	Entity	Comment	Tag
1	led	out	Location	PIN_AA1	Yes			
2	led_com	out	Location	PIN_N20	Yes			
3	sw	in	Location	PIN_AA15	Yes			
4	<<new>>	<<new>>	<<new>>					

Chọn Compile để tạo file binary



## Kiểm tra kết quả và báo cáo biên dịch

Quartus II 64-Bit - C:\Users\ADMIN\Documents\Quartus\Switch\_control\switch\_control - switch\_control

File Edit View Project Assignments Processing Tools Window Help

switch\_control.v

Compilation Report - switch\_control

tb.v

Project Navigator

Entity

Cyclone V: SCEFA2F23C8

switch\_control

Table of Contents

- Flow Summary
- Flow Settings
- Flow Non-Default Global Settings
- Flow Elapsed Time
- Flow OS Summary
- Flow Log
- Analysis & Synthesis
- Fitter
- Assembler
- TimeQuest Timing Analyzer
- EDA Netlist Writer
- Flow Messages
- Flow Suppressed Messages

Flow: Compilation

Task

- Compile Design
  - Analysis & Synthesis
  - Fitter (Place & Route)
  - Assembler (Generate programming files)
  - TimeQuest Timing Analysis
  - EDA Netlist Writer
  - Edit Settings
  - View Report
- Program Device (Open Programmer)

Kiểm tra kết quả

Flow Summary

Flow Status: Successful - Tue Jun 28 18:15:01 2022

Quartus II 64-Bit Version: 13.1.0 Build 162 10/23/2013 S1 Web Edition

Revision Name: switch\_control

Top-level Entity Name: switch\_control

Family: Cyclone V

Device: SCEFA2F23C8

Timing Models: Final

Logic utilization (in ALMs): 1 / 9,430 (< 1 %)

Total registers: 0

Total pins: 3 / 224 (1 %)

Total virtual pins: 0

Total block memory bits: 0 / 1,802,240 (0 %)

Total DSP Blocks: 0 / 25 (0 %)

Total HSSI RX PCSs: 0

Total HSSI PMA RX Deserializers: 0

Total HSSI TX PCSs: 0

Total HSSI TX Channels: 0

Total PLLs: 0 / 4 (0 %)

Total DLLs: 0 / 4 (0 %)


Report

Type ID Message


- 332140 No Recovery paths to report
- 332140 No Removal paths to report
- 332140 No Minimum Pulse Width paths to report
- 332102 Design is not fully constrained for setup requirements
- 332102 Design is not fully constrained for hold requirements
- Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
- Running Quartus II 64-Bit EDA Netlist Writer
- Command: quartus\_eda --read\_settings\_files=off --write\_settings\_files=off switch\_control -c switch\_control
- 204019 Generated file switch\_control.vo in folder "C:\Users\ADMIN\Documents\Quartus\Switch\_control\simulation\qsim\" for EDA simulation tool
- Quartus II 64-Bit EDA Netlist Writer was successful. 0 errors, 0 warnings
- 293000 Quartus II Full Compilation was successful. 0 errors, 14 warnings

System (13) / Processing (125) /


Kết nối dây USB JTAG từ KIT LP-2900 vào máy tính. Chọn Programmer để nạp code.




## Giao diện Programmer




Chọn Add Device, trong cột Device family chọn Cyclone V, cột Device name chọn 5CEFA2F23, sau đó chọn OK.





Ấn Start để bắt đầu nạp. Báo nạp thành công.



Bấm SW1 trên KIT check xem LED L12 có hoạt động đúng như thiết kế hay không.

Chú ý: Nếu trên máy không hiện USB-Blaster, thì chuột phải vào My Computer → Manage. Tìm đến Device Manager, mở rộng Universal Serial Bus controller, chuột phải

vào dấu hỏi, chọn Update Drivers → Browse my computer for drivers. Chọn đến đường dẫn chứa drivers trong folder cài đặt quartus II.

C:\altera\13.1\quartus\drivers\