

Σχεδίαση Ψηφιακών Συστημάτων Ρόμπερτ Πολοβίνα – 23390338

Εργασία Εξαμήνου – Σχεδίαση MIPS 2024-2025


Μέρος Πρώτο: Εισαγωγή

Σκοπός της εργασίας είναι η σχεδίαση και υλοποίηση του επεξεργαστή MIPS απλού κύκλου. Ο επεξεργαστής έχει ως είσοδο τα σήματα reset και clock, ενώ δεν έχει έξοδο. Το σήμα reset οδηγεί τη μονάδα PC στην τιμή 0. Επίσης οδηγεί το Register file και μηδενίζει όλους τους καταχωρητές. Ο επεξεργαστής θα εκτελεί τις εντολές: add, sub, addi, lw, sw, bne.

Ο επεξεργαστής περιλαμβάνει τις ακόλουθες μονάδες:

1	ALU
2	Register file
3	Μνήμη δεδομένων
4	Μνήμη εντολών (ROM)
5	Μονάδα ελέγχου
6	Μονάδα ελέγχου ALU

7	PC
8	5-πλό πολυπλέκτη 2-σε-1
9	Μονάδα επέκτασης προσήμου 16-σε-32
10, 11, 12	32-πλό πολυπλέκτη 2-σε-1
13	Μονάδα ολίσθησης αριστερά κατά 2 (32-bit)
14 ,15	Αθροιστή 32 bits



Εικόνα 1: Υλοποίηση Επεξεργαστή

Η παρούσα εργασία αποτελείται από τρία μέρη, με το πρώτο να είναι αυτή η εισαγωγή. Στο δεύτερο μέρος θα δούμε τους κώδικες και τους ελέγχους των διαφόρων components τα οποία αποτελούν τον MIPS, και στο τρίτο παρουσιάζεται η διασύνδεση όλων αυτών των εξαρτημάτων ώστε να δημιουργηθεί και να λειτουργήσει ο επεξεργαστής μας.

Πριν προχωρήσουμε θα ήθελα να επισημάνω τρία πράγματα. Πρώτον, οι εικόνες που συνοδεύουν το κάθε εξάρτημα έχουν επαρκή ανάλυση. Λόγω όμως της εγγενούς δυσκολίας της απεικόνισης τους σε σελίδες με διάταξη πορτραίτου, παρακαλείται ο αναγνώστης να χρησιμοποιεί την λειτουργία της μεγέθυνσης όπου αυτή κρίνεται απαραίτητη.

Δεύτερον, επειδή παρατηρείται σε πάνω από ένα Testbench θα ήθελα να εξηγήσω εδώ την ύπαρξη της επόμενης γραμμής κώδικα:

```
std.env.stop;
```

Σε οποιαδήποτε Testbench περιλαμβάνεται αυτή την εντολή, η προσομοίωση έτρεχε απ' αόριστον μετα την επιλογή του "Run". Όπως θα δείτε, οι κώδικες σε θεμελιώδες επίπεδο δεν διαφέρουν και πολύ και έτσι δεν μπόρεσα να καταλάβω γιατί παρατηρείται αυτή η συμπεριφορά σε ορισμένα μόνο Testbenches.

Η εντολή αυτή ήταν η γρηγορότερη και ευκολότερη λύση χωρίς να επηρεάζει τα αποτελέσματα των δοκιμών και γενικότερα για τους σκοπούς της εργασίας ήταν απλά αρκετή.

Τέλος, στα Testbenches μου δεν υλοποιώ το ρολόι μέσα σε process, όπως συνηθίζεται, αλλά σε μία μόνο γραμμή κώδικα:

```
clk <= not clk after clk_period/2;</pre>
```

Τον τρόπο αυτόν υλοποίησης τον διδάχθηκα στο εργαστήριο του μαθήματος ως μία πιο γρήγορη και "πιο κομψή" εναλλακτική.

Μέρος Δεύτερο: Components

1.1.1. ALU


Κώδικας ALU:

```
library IEEE;
use IEEE.std logic 1164.ALL;
use IEEE.numeric std.ALL;
entity ALU is port(
 ALUin1: in std logic vector(31 downto 0);
 ALUin2: in std logic vector(31 downto 0);
 ALUctrl: in std logic vector(3 downto 0);
 ALUresult: out std logic vector (31 downto 0);
 zero: out std logic);
end ALU;
architecture behavioral of ALU is
signal result: std logic vector(31 downto 0);
 process(ALUin1, ALUin2, ALUctrl)
   begin
    case(ALUctrl) is
      when "0000" => result <= ALUin1 AND ALUin2;</pre>
      when "0001" => result <= ALUin1 OR ALUin2;</pre>
      when "0010" => result <= std_logic_vector(signed(ALUin1) +</pre>
signed(ALUin2));
      when "0110" => result <= std logic vector(signed(ALUin1) -</pre>
signed(ALUin2));
      when others => result <= (others => '0');
    end case;
  end process;
zero <= '1' when result = x"00000000" else '0';</pre>
ALUresult <= result;
end behavioral;
```

Ο κώδικας της ALU έχει διατηρηθεί απλός, με σκοπό να καλύπτει μόνο τις επιθυμητές λειτουργίες της εργασίας. Στο testbench ελέγχουμε την ALU κάνοντας τις πράξεις που ορίζει η εκφώνηση.

Κώδικας ALU tb:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity ALU tb is
end ALU tb;
architecture behavior of ALU tb is
  signal ALUin1: std logic vector(31 downto 0);
  signal ALUin2: std logic vector(31 downto 0);
  signal ALUctrl: std logic vector(3 downto 0);
  signal ALUresult: std logic vector(31 downto 0);
begin
  uut: entity work.ALU
 port map(
   ALUin1 => ALUin1,
   ALUin2 => ALUin2,
   ALUCTRI => ALUCTRI,
   ALUresult => ALUresult);
    process
      begin
        --7+(-3)
        ALUin1 <= std logic vector(to signed(7,32));
        ALUin2 <= std logic vector(to_signed(-3,32));
        ALUCtrl <= "0010";
        wait for 10 ns;
        --6+(-6)
        ALUin1 <= std logic vector(to signed(6,32));
        ALUin2 <= std logic vector(to signed(-6,32));
        ALUCtrl <= "0010";
        wait for 10 ns;
        -- 5-8
        ALUin1 <= std logic vector(to signed(5,32));
        ALUin2 <= std logic vector(to signed(8,32));
        ALUCTR1 <= "0110";
        wait for 10 ns;
        wait;
      end process;
end behavior;
```



1.1.2. Register File

Κώδικας Register File:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity Registerfile is port(
clk: in std logic;
reset: in std logic;
read reg1: in std logic vector(4 downto 0);
read reg2: in std logic vector(4 downto 0);
write reg: in std logic vector(4 downto 0);
write data: in std logic vector(31 downto 0);
write enable: in std logic;
read data1: out std_logic_vector(31 downto 0);
read data2: out std logic vector(31 downto 0));
end Registerfile;
architecture behavioral of Registerfile is
  type reg array is array(15 downto 0) of std logic vector(31 downto 0);
  signal registers: reg array := (others => (others => '0'));
 begin
    read data1 <= registers(to integer(unsigned(read reg1)));</pre>
    read data2 <= registers(to integer(unsigned(read reg2)));</pre>
   process(clk, reset)
     begin
        if reset = '1' then
         registers <= (others => '0'));
        elsif rising edge(clk) then
          if write enable= '1' then
            registers(to integer(unsigned(write reg))) <= write data;</pre>
          end if;
        end if;
      end process;
    end behavioral;
```

Το αρχείο καταχωρητών έχει υλοποιηθεί ως 16 θέσεις των 32 bits. Η ανάγνωση δεδομένων συμβαίνει κατευθείαν και εκτός του process. Πριν προχωρήσουμε στην εγγραφή των δεδομένων, ελέγχουμε για το σήμα reset. Αν υπάρχει, οι καταχωρητές μηδενίζονται. Έπειτα ελέγχουμε το σήμα του ρολογιού και αν έχουμε σήμα εγγραφής. Αν ναι, προχωράμε στην εγγραφή των δεδομένων. Στο testbench ελέγχουμε την λειτουργία reset καθώς και τις παρακάτω:

- Εγγραφή του 6 στον καταχωρητή \$4
- Εγγραφή του 9 στον καταχωρητή \$5
- Εγγραφή του 3 στον καταχωρητή \$6
- Ανάγνωση των καταχωρητών \$4 και \$5


Κώδικας File Register tb:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity Registerfile tb is
end Registerfile tb;
architecture behavior of Registerfile tb is
    signal clk: std logic := '0';
    signal reset: std logic := '0';
    signal read reg1: std logic vector(4 downto 0);
    signal read_reg2: std_logic_vector(4 downto 0);
    signal write reg: std logic vector(4 downto 0);
    signal write data: std logic vector(31 downto 0);
    signal write enable: std logic;
    signal read data1: std logic vector(31 downto 0);
    signal read data2: std logic vector(31 downto 0);
    constant clk period: time := 10 ns;
    begin
      uut: entity work. Registerfile port map (
        clk => clk,
        reset => reset,
        read reg1 => read reg1,
        read reg2 => read reg2,
        write reg => write reg,
        write data => write data,
        write enable => write enable,
        read data1 => read data1,
        read data2 => read data2);
        clk <= not clk after clk period/2;</pre>
        process
          begin
            --Reset
            reset <= '1';
            wait for clk period;
            reset <= '0';
            -- 6 -> $4
            write enable <= '1';
            write reg <= "00100";
            write data <= std logic vector(to_signed(6,32));</pre>
            wait for clk period;
            -- 9 -> $5
            write reg <= "00101";
            write data <= std logic vector(to signed(9,32));</pre>
            wait for clk period;
            -- 3 -> $6
            write reg <= "00110";</pre>
```

```
write_data <= std_logic_vector(to_signed(3,32));
wait for clk_period;

write_enable <= '0';
read_reg1 <= "00100"; --$4
read_reg2 <= "00101"; --$5
wait for clk_period;
std.env.stop;

wait;
end process;
end behavior;</pre>
```



1.1.3. Data Memory

Κώδικας Datamem:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity Datamem is port(
clk: in std logic;
mem write: in std logic;
mem read: in std logic;
address: in std logic vector(31 downto 0);
write data: in std logic vector(31 downto 0);
read data: out std logic vector(31 downto 0));
end Datamem;
architecture behavioral of Datamem is
  type memory array is array(15 downto 0) of std logic vector(31 downto 0);
  signal memory: memory array := (others => '0'));
 begin
   process (clk)
     begin
        if rising edge(clk) then
          if mem write = '1' then
            memory(to integer(unsigned(address))) <= write data;</pre>
        end if:
      end process;
      process(mem read, address, memory)
       begin
        if mem read = '1' then
          read data <= memory(to integer(unsigned(address)));</pre>
        end if;
      end process;
    end behavioral;
```

Η μνήμη δεδομένων έχει επίσης υλοποιηθεί ως 16 θέσεις των 32 bits. Εδώ η ανάγνωση και η εγγραφή γίνονται σε 2 διαφορετικά processes. Για την εγγραφή ελέγχουμε το σήμα εγγραφής δεδομένων και αν είναι 1, προχωράμε στην εγγραφή στην επιθυμητή θέση μνήμης.


Για την ανάγνωση ελέγχουμε εάν το σήμα ανάγνωσης δεδομένων είναι 1 και αν ναι, πραγματοποιείται η ανάγνωση των δεδομένων της θέσης μνήμης που θέλουμε.

Στο testbench ελέγχουμε τις παρακάτω λειτουργίες:

- Εγγραφή του 9 στη θέση μνήμης 2.
- Εγγραφή του 4 στη θέση μνήμης 3.
- Ανάγνωση της θέσης μνήμης 2.

Κώδικας Datamem tb:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity Datamem tb is
end Datamem tb;
architecture behavior of Datamem tb is
  signal clk: std logic := '0';
  signal mem write: std logic;
  signal mem read: std logic;
  signal address: std logic vector(31 downto 0);
  signal write data: std logic vector(31 downto 0);
  signal read data: std logic vector(31 downto 0);
  constant clk period: time := 10 ns;
 begin
    uut:entity work.Datamem port map(
      clk => clk,
      mem write => mem write,
      mem read => mem read,
      address => address,
      write_data => write_data,
      read data => read data);
      clk <= not clk after clk period/2;</pre>
      process
        begin
          mem_write <= '1';</pre>
          mem read <= '0';
          -- write 9 -> 2
          address <= x"00000002";
          write data <= std logic vector(to_signed(9,32));</pre>
          wait for clk period;
          -- write 4 -> 3
          address <= x"00000003";
          write_data <= std_logic_vector(to_signed(4,32));</pre>
          wait for clk period;
          -- read <- 2
          mem write <= '0';</pre>
          mem read <= '1';
          address <= x"00000002";
          wait for clk period;
          std.env.stop;
          wait;
        end process;
      end behavior;
```



1.1.4. Instruction Memory

<u>Κώδικας Imem:</u>


```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity Imem is port(
address: in std logic vector(31 downto 0);
instruction: out std logic vector(31 downto 0));
end Imem;
architecture behavioral of Imem is
  type mem array is array(15 downto 0) of std logic vector(31 downto 0);
  signal memory: mem array := (
   0 => x"20000000", --addi $0, $0, 0
   1 => x"20040000", --addi $4, $0, 0
   2 => x"20030001", --addi $3, $0, 1
   3 => x"20050003", --addi $5, $0, 3
   4 => x"AC830000", --sw $3, 0($4)
   5 => x"20630001", --addi $3, $3, 1
   6 => x"20840001", --addi $4, $4, 1
   7 => x"20A5FFFF", --addi $5, $5, -1
    8 => x"14A0FFFA", --bne $5, $0, L1
   others => (others => '0'));
   instruction <= memory(to integer(unsigned(address)));</pre>
  end behavioral;
```

Όπως και οι προηγούμενες μνήμες, έτσι και η μνήμη εντολών έχει υλοποιηθεί ως 16 θέσεις των 32 bits. Για τους σκοπούς της εργασίας, οι ζητούμενες εντολές είναι hardcoded στην μνήμη.

Στο testbench πραγματοποιούμε ανάγνωση της εντολής που περιέχεται στην θέση μνήμης 4.

Κώδικας Imem tb:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity Imem_tb is
end Imem tb;
architecture behavior of Imem tb is
  signal address: std logic vector(31 downto 0);
  signal instruction: std logic vector(31 downto 0);
 begin
   uut: entity work. Imem
    port map (
      address => address,
      instruction => instruction);
     process
        begin
          address <= x"00000004";
          wait for 10 ns;
        end process;
      end behavior;
```



1.1.5. Control Unit

Κώδικας Control:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity Control is port(
opcode: in std logic vector(5 downto 0);
regdst: out std logic;
ALUsrc: out std logic;
memtoreg: out std logic;
regwrite: out std logic;
memread: out std logic;
memwrite: out std logic;
branch: out std logic;
ALUop: out std logic vector(1 downto 0));
end Control;
architecture behavioral of Control is
    process (opcode)
      begin
      --Initialization
      regdst <= '0';
      ALUsrc <= '0';
      memtoreg <= '0';</pre>
      regwrite <= '0';
      memread <= '0';</pre>
      memwrite <= '0';</pre>
      branch <= '0';
      ALUop <= "00";
      case opcode is
       --Type R instr.
      when "000000" =>
        regdst <= '1';
        ALUsrc <= '0';
        memtoreg <= '0';</pre>
        regwrite <= '1';
        ALUop <= "10";
        --addi
      when "001000" =>
        regdst <= '0';
        ALUsrc <= '1';
        memtoreg <= '0';</pre>
        regwrite <= '1';</pre>
        ALUop <= "00";
        --lw
      when "100011" =>
        regdst <= '0';
        ALUsrc <= '1';
        memtoreg <= '1';</pre>
        regwrite <= '1';
```

```
memread <= '1';</pre>
      ALUop <= "00";
      --sw
    when "101011" =>
     ALUsrc <= '1';
     memwrite <= '1';</pre>
      ALUop <= "00";
      --bne
    when "000101" =>
     branch <= '1';
     ALUop <= "01";
    when others =>
      null;
    end case;
  end process;
end behavioral;
```


Η μονάδα ελέγχου είναι υπεύθυνη να διερμηνεύει τις εντολές, αναλύει τον opcode τους και να καθορίζει ποια σήματα θα ενεργοποιηθούν στον επεξεργαστή για την εκτέλεση της κάθε εντολής. Εδώ ξεκινάμε με μία αρχικοποίηση και συνεχίζουμε με τον ρητό καθορισμό των σημάτων που θα ενεργοποιηθούν για τις εντολές add, sub, addi, lw, sw και bne.

Στο testbench εισάγουμε τα opcodes τριών εντολών και θέλουμε να δούμε εάν η μονάδα ελέγχου θα θέσει στα σήματα τις σωστές τιμές.


Κώδικας Control tb:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity Control tb is
end Control tb;
architecture behavior of Control tb is
  signal opcode: std logic vector(5 downto 0);
  signal regdst: std logic;
  signal ALUsrc: std logic;
  signal memtoreg: std logic;
  signal regwrite: std logic;
  signal memread: std logic;
  signal memwrite: std logic;
  signal branch: std logic;
  signal ALUop: std logic vector(1 downto 0);
 begin
   uut: entity work.Control
   port map (
     opcode => opcode,
      regdst => regdst,
     ALUSTC => ALUSTC,
     memtoreg => memtoreg,
      regwrite => regwrite,
     memread => memread,
     memwrite => memwrite,
     branch => branch,
     ALUop => ALUop);
     process
       begin
          --addi $1, $0, 4
          opcode <= "001000";
          wait for 10 ns;
          --sw $6, $4
          opcode <= "101011";
          wait for 10 ns;
          --bne $5, $0, L1
          opcode <= "000101";
          wait for 10 ns;
          wait;
        end process;
      end behavior;
```


• Βλέπουμε ότι για την εντολή addi \$1, \$0, 4 (opcode 00100), έχουμε τα επιθμητά σήματα που θέσαμε στον κώδικα.



• Το ίδιο ισχύει και για την εντολή sw \$6, \$4 (opcode 101011).



• Παρομοίως και για την bne \$5, \$0, L1 (opcode 000101).



1.1.6. ALU Control

Κώδικας ALUcontrol:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity ALUcontrol is port(
funct: in std logic vector(5 downto 0);
ALUop: in std logic vector(1 downto 0);
ALUcontrol: out std logic vector(3 downto 0));
end ALUcontrol;
architecture behavioral of ALUcontrol is
    process(funct, ALUop)
      begin
        case ALUop is
          --lw, sw, addi
        when "00" => ALUcontrol <= "0010";</pre>
          --bne
        when "01" => ALUcontrol <= "0110";</pre>
          --R type
        when "10" =>
          case funct is
          when "100000" => ALUcontrol <= "0010";</pre>
          when "100010" => ALUcontrol <= "0110";</pre>
          when others => ALUcontrol <= "1111";</pre>
          end case;
        when others => ALUcontrol <= "1111";</pre>
        end case;
      end process;
    end behavioral;
```

Η μονάδα ελέγχου της ALU λαμβάνει το σήμα ALUOp από την κεντρική μονάδα ελέγχου και με βάση το σήμα αυτό, «λέει» στην ALU τι πράξη πρέπει να εκτελέσει.

Ο παραπάνω κώδικας υλοποιεί ακριβώς αυτό. Για τις εντολές R-Type όμως (add, sub), χρειάζεται να ληφθεί υπόψιν και άλλη μία τιμή, η funct, η οποία θα καθορίσει το εξερχόμενο σήμα της μονάδας ALU control.

Στον έλεγχο του testbench δοκιμάζουμε την έξοδο για διάφορες τιμές του *funct*, με βάση την εκφώνηση.

Κώδικας ALUcontrol tb:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity ALUcontrol tb is
end ALUcontrol tb;
architecture behavior of ALUcontrol tb is
  signal funct: std logic vector(5 downto 0);
  signal ALUop: std logic vector(1 downto 0);
  signal ALUcontrol: std logic vector(3 downto 0);
    uut: entity work.ALUcontrol port map(
     funct => funct,
      ALUop => ALUop,
      ALUcontrol => ALUcontrol);
      process
        begin
          funct <= "100000";</pre>
          ALUop <= "10";
          wait for 10 ns;
          funct <= "100010";</pre>
          ALUop <= "10";
          wait for 10 ns;
          funct <= "1111111";</pre>
          ALUop <= "00";
          wait for 10 ns;
          funct <= "1111111";</pre>
          ALUop <= "01";
          wait for 10 ns;
          wait;
        end process;
      end behavior;
```

Βλέπουμε ότι:

• για funct= 100000 & ALUop= 10, έχουμε ALUcontrol= 0010,



• για funct= 100010 & ALUop= 10, έχουμε ALUcontrol= 0110,



• για funct= 111111 & ALUop= 00, έχουμε ALUcontrol= 0010 και



• και για funct= 111111 & ALUop= 01, έχουμε ALUcontrol= 0110.



Τα αποτελέσματα συνάδουν πλήρως με τον κώδικα.

1.1.7. Program Counter


Κώδικας PC:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC ARITH.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
entity PC is port(
clk: in std logic;
reset: in std logic;
pc in: in std logic vector(31 downto 0);
pc out: out std logic vector(31 downto 0));
end PC;
architecture behavioral of PC is
  signal pc reg: std logic vector(31 downto 0);
 begin
    process(clk, reset)
      begin
        if reset = '1' then
          pc_reg <= (others => '0');
        elsif rising edge(clk) then
         pc reg <= pc in;
        end if;
      end process;
      pc out <= pc reg;</pre>
    end behavioral;
```

Ο Program Counter είναι υπεύθυνος να δείχνει στην επόμενη εντολή του προγράμματος που η CPU πρέπει να εκτελέσει. Δέχεται ως είσοδο μια διεύθυνση μνήμης η οποία είναι και η έξοδος του. Στο testbench δοκιμάζουμε ως είσοδο δύο τιμές και βλέπουμε αν η έξοδος του PC θα είναι σωστή.

Κώδικας PC tb:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity PC tb is
end PC tb;
architecture behavior of PC tb is
  signal clk: std logic := '0';
  signal reset: std logic := '0';
  signal pc in: std logic vector(31 downto 0);
  signal pc out: std logic vector(31 downto 0);
  constant clk period: time := 10 ns;
 begin
   uut: entity work.PC
    port map(
     clk => clk,
      reset => reset,
     pc_in => pc_in,
      pc_out => pc_out);
      clk <= not clk after clk_period/2;</pre>
      process
        begin
          reset <= '1';
          wait for 10 ns;
          reset <= '0';
           pc in <= x"AAAACCCC";</pre>
           wait for clk period;
           pc in <= x"FFFFBBBB";</pre>
           wait for clk period;
           wait;
         end process;
       end behavior;
```



1.1.8. 5MUX2to1

<u>Κώδικας 5Mux2to1:</u>


```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity Mux5 2to1 is port(
in0: in std logic vector(4 downto 0);
in1: in std logic vector(4 downto 0);
set: in std_logic;
output: out std logic vector(4 downto 0));
end Mux5 2to1;
architecture behavioral of Mux5 2to1 is
 begin
   process(in0, in1, set)
     begin
       if set = '0' then
         output <= in0;
        else output <= in1;</pre>
        end if;
     end process;
    end behavioral;
```

Ο 5-bit Πολυπλέκτης 2 σε 1 χρησιμοποιείται σε πολλαπλά σημεία του MIPS για να επιτυγχάνεται η σωστή διαδρομή για κάθε εντολή. Ως εισόδους έχει 2 αριθμούς των 5 bit και καλείται να διαλέξει έναν απ' τους δύο. Η επιλογή γίνεται με βάση κάποιο από τα σήματα της κεντρικής μονάδας ελέγχου Control.

Στο testbench δοκιμάζουμε 2 ζευγάρια αριθμών με διαφορετικές τιμές σήματος επιλογής για να επιβεβαιώσουμε ότι θα κάνει την σωστή επιλογή.

Κώδικας 5Mux2to1 tb:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity Mux5_2to1_tb is
end Mux5_2to1_tb;
architecture behavior of Mux5 2to1 tb is
  signal in0: std logic vector(4 downto 0);
  signal in1: std logic vector(4 downto 0);
  signal set: std logic;
  signal output: std logic vector(4 downto 0);
 begin
    uut: entity work.Mux5 2to1 port map(
     in0 \Rightarrow in0,
     in1 => in1,
     set => set,
      output => output);
      process
        begin
          in0 <= "11100"; --0x1C
          in1 <= "01010"; --0x0A
          set <= '1';
          wait for 10 ns;
          in0 <= "11100";
          in1 <= "01011";
          set <= '0';
          wait for 10 ns;
          wait;
        end process;
      end behavior;
```



1.1.9. Sign Extension Unit


Κώδικας Signextension:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity Signextension is port(
in16: in std logic vector(15 downto 0);
out32: out std logic vector(31 downto 0));
end Signextension;
architecture behavioral of Signextension is
 begin
    process(in16)
     variable tmp: signed(31 downto 0);
     begin
        tmp:= resize(signed(in16),32);
        out32 <= std logic vector(tmp);</pre>
      end process;
    end behavioral;
```

Κώδικας Signextension tb:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity Signextension tb is
end Signextension tb;
architecture behavior of Signextension tb is
  signal in16: std logic vector(15 downto 0);
  signal out32: std logic vector(31 downto 0);
 begin
    uut: entity work. Signextension port map (
      in16 => in16,
      out32 => out32);
      process
        begin
         in16 <= x"FAAA";
          wait for 10 ns;
          in16 <= x"AFFF";</pre>
          wait for 10 ns;
          in16<= x"5444";
          wait for 10 ns;
          wait;
        end process;
      end behavior;
```

Η λειτουργία της μονάδας επέκτασης προσήμου είναι αρκετά απλή. Έχει ως είσοδο μια τιμή 16 bits και καλείται να την επεκτείνει στα 32 bits.



1.1.10. 32MUX2to1


<u>Κώδικας 32Mux2to1:</u>

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity Mux32 2to1 is port(
in0: in std logic vector(31 downto 0);
in1: in std logic vector(31 downto 0);
set: in std_logic;
output: out std logic vector(31 downto 0));
end Mux32 2to1;
architecture behavioral of Mux32_2to1 is
 begin
   process(in0, in1, set)
     begin
        if set = '0' then
         output <= in0;
        else output <= in1;</pre>
        end if;
      end process;
    end behavioral;
```

Ο 32bit Πολυπλέκτης 2 σε 1 έχει ακριβώς την ίδια λειτουργία με τον Πολυπλέκτη 5 bit παραπάνω, με την μόνη διαφορά ότι ως εισόδους έχει δύο αριθμούς των 32 bits αντί των 5 bits.

<u>Κώδικας 32Mux2to1 tb:</u>

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity Mux32 2to1 tb is
end Mux32 2to1 tb;
architecture behavior of Mux32 2to1 tb is
  signal in0: std_logic_vector(31 downto 0);
  signal in1: std logic vector(31 downto 0);
  signal set: std logic;
  signal output: std_logic_vector(31 downto 0);
  begin
    uut: entity work.Mux32 2to1 port map(
     in0 \Rightarrow in0,
     in1 => in1,
      set => set,
      output => output);
      process
        begin
          in0 <= x"CCCCCCCC";</pre>
          in1 <= x"BBBBBBBB";
          set <= '1';
          wait for 10 ns;
          in0 <= x"CCCCCCCC";</pre>
          in1 <= x"BBBBBBBB";</pre>
          set <= '0';
          wait for 10 ns;
          wait;
        end process;
      end behavior;
```




1.1.11. Shift Left 2

Κώδικας Leftshift:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity Leftshift is port(
input: in std logic vector(31 downto 0);
output: out std logic vector(31 downto 0));
end Leftshift;
architecture behavioral of Leftshift is
   output <= input(29 downto 0) & "00";
 end behavioral;
Κώδικας Leftshift tb:
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity Leftshift tb is
end Leftshift tb;
architecture behavior of Leftshift tb is
  signal input: std logic vector(31 downto 0);
  signal output: std logic vector(31 downto 0);
 begin
    uut: entity work. Leftshift port map (
     input => input,
     output => output);
     process
       begin
          input <= x"OFFFFFFF";</pre>
          wait for 10 ns;
          wait;
        end process;
      end behavior;
```

Η μονάδα αριστερής ολίσθησης κατά 2 είναι επίσης μία αρκετά απλή μονάδα. Είναι υπεύθυνη, όπως δηλώνει το όνομά της, για την ολίσθηση προς τα αριστερά ενός αριθμού 32 bit. Στο testbench δοκιμάζουμε αυτή τη λειτουργία με μία τιμή.




1.1.12. 32-bit Adder

Κώδικας Adder32:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity Adder32 is port(
in0: in std logic vector(31 downto 0);
in1: in std_logic_vector(31 downto 0);
result: out std logic vector(31 downto 0));
end Adder32;
architecture behavioral of Adder32 is
 result <= std logic vector(unsigned(in0)+unsigned(in1));</pre>
end behavioral;
Κώδικας Adder32 tb:
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity Adder32 tb is
end Adder32 tb;
architecture behavior of Adder32 tb is
  signal in0, in1, result: std logic vector(31 downto 0);
begin
  uut: entity work.Adder32 port map(
    in0 \Rightarrow in0,
    in1 \Rightarrow in0,
    result => result);
    process
      begin
        in0 <= x"CCCCCCCC";</pre>
        in1 <= x"BBBBBBBB";</pre>
        wait for 10 ns;
        in0 <= x"BBBBBBBB";
        in1 <= x"55555556";
        wait for 10 ns;
        wait:
      end process;
    end behavior;
```

Ο αθροιστής αναλαμβάνει την πρόσθεση δύο αριθμών, που αποτελούν και τις εισόδους του, και το άθροισμα τους αποτελεί την μοναδική του έξοδο. Για τους σκοπούς της εργασίας δεν λαμβάνεται υπόψιν η υπερχείλιση.



<u>Μέρος Τρίτο: MIPS</u>

Κώδικας ΜΙΡS:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity MIPS is port(
 clock: in std logic;
  reset: in std logic);
end MIPS;
architecture behavioral of MIPS is
  component ALU port(
    ALUin1: in std logic vector(31 downto 0);
   ALUin2: in std_logic_vector(31 downto 0);
   ALUctrl: in std_logic_vector(3 downto 0);
   ALUresult: out std logic vector(31 downto 0);
    zero: out std logic);
  end component;
  component Registerfile port(
    clk: in std logic;
    reset: in std_logic;
   read reg1: in std logic vector(4 downto 0);
    read reg2: in std logic vector (4 downto 0);
   write reg: in std logic vector(4 downto 0);
   write data: in std logic vector(31 downto 0);
   write enable: in std logic;
    read_data1: out std_logic_vector(31 downto 0);
    read data2: out std logic vector(31 downto 0));
  end component;
  component Datamem port(
    clk: in std logic;
   mem write: in std logic;
   mem read: in std logic;
    address: in std logic vector(31 downto 0);
    write data: in std logic vector(31 downto 0);
    read data: out std logic vector(31 downto 0));
  end component;
  component Imem port(
    address: in std logic vector(31 downto 0);
    instruction: out std logic vector(31 downto 0));
  end component;
  component Control port(
    opcode: in std logic vector(5 downto 0);
    regdst: out std logic;
   ALUsrc: out std logic;
   memtoreg: out std logic;
    regwrite: out std logic;
   memread: out std logic;
   memwrite: out std logic;
```

```
branch: out std logic;
 ALUop: out std logic vector(1 downto 0));
end component;
component ALUcontrol port(
  funct: in std logic vector(5 downto 0);
  ALUop: in std logic vector(1 downto 0);
 ALUcontrol: out std logic vector(3 downto 0));
end component;
component PC port(
  clk: in std logic;
  reset: in std logic;
 pc in: in std logic vector(31 downto 0);
 pc out: out std logic vector(31 downto 0));
end component;
component Mux5 2to1 port(
  in0: in std logic vector(4 downto 0);
  in1: in std logic vector(4 downto 0);
 set: in std logic;
  output: out std logic vector(4 downto 0));
end component;
component Signextension port(
 in16: in std logic vector(15 downto 0);
  out32: out std logic vector(31 downto 0));
end component;
component Mux32 2to1 port(
  in0: in std_logic_vector(31 downto 0);
 in1: in std logic vector(31 downto 0);
  set: in std logic;
  output: out std logic vector(31 downto 0));
end component;
--Leftshift component omitted
--Adder32 added directly as entity
--Control
signal RegDst: std logic;
signal Branch: std logic;
signal MemRead: std logic;
signal MemToReg: std logic;
signal ALUOp: std logic vector(1 downto 0);
signal MemWrite: std logic;
signal ALUSrc: std logic;
signal RegWrite: std logic;
--PC
signal PCOut: std logic vector(31 downto 0);
--ALU
signal Zero: std logic;
signal ALUout: std logic vector(31 downto 0);
--Register File
signal RegOut1: std logic vector(31 downto 0);
signal RegOut2: std logic vector(31 downto 0);
```

```
--MUX
signal MUXtoReg: std logic vector(4 downto 0);
signal MUXtoALU: std logic vector(31 downto 0);
signal MUXtoPC: std_logic_vector(31 downto 0);
signal MUXtoRegWrite: std logic vector(31 downto 0);
signal Branch isTrue: std logic;
--ALU Control
signal ALUctrl out: std logic vector(3 downto 0);
--Sign Extend
signal SignExOut: std logic vector(31 downto 0);
--Data Mem
signal DataMemOut: std logic vector(31 downto 0);
--Instruction Mem
signal IMOut: std logic vector(31 downto 0);
--Adder32
signal ONE: std logic vector(31 downto 0);
signal AddressNoBranch: std_logic_vector(31 downto 0);
signal AddressBranch: std logic vector(31 downto 0);
  ONE <= std logic vector(to unsigned(1,32));
  FA PC: entity work.Adder32 port map(
   in0 => PCOut,
    in1 => ONE,
    result => AddressNoBranch);
  FA Branch: entity work.Adder32 port map(
    in0 => AddressNoBranch,
    in1 => SignExOut,
    result => AddressBranch);
  Prog Counter: PC port map(
   pc in => MUXtoPC,
   pc out => PCOut,
   clk => clock,
    reset => reset);
  Instr Mem: Imem port map(
    address => PCout,
    instruction => IMOut);
  RegFile: Registerfile port map(
    read reg1 => IMOut(25 downto 21),
    read reg2 => IMOut (20 downto 16),
   write reg => MUXtoReg,
   write data => MUXtoRegWrite,
   write enable => RegWrite,
   read data1 => RegOut1,
   read data2 => RegOut2,
    clk => clock,
    reset => reset);
  Ctrl: Control port map (
    opcode => IMOut (31 downto 26),
    regdst => RegDst,
   ALUSTC => ALUSTC,
   memtoreg => MemToReg,
```

```
regwrite => RegWrite,
   memread => MemRead,
    memwrite => MemWrite,
    branch => Branch,
   ALUOp => ALUOp);
 ALUCTI: ALUCONTROL port map (
    funct => IMOut(5 downto 0),
    ALUop => ALUOp,
    ALUcontrol => ALUctrl out);
 ALU1: ALU port map (
   ALUin1 => RegOut1,
   ALUin2 => MUXtoALU,
   ALUCTRI => ALUCTRI out,
   ALUresult => ALUout,
    zero => Zero);
  Data Mem: Datamem port map (
   mem write => MemWrite,
    mem read => MemRead,
   address => ALUout,
    write data => RegOut2,
    read data => DataMemOut,
    clk => clock);
 MUXreg: Mux5 2to1 port map(
    in0 => IMOut (20 downto 16),
   in1 => IMout (15 downto 11),
   set => RegDst,
    output => MUXtoReg);
 MUXalu in: Mux32 2to1 port map(
   in0 => RegOut2,
   in1 => SignExOut,
    set => ALUSrc,
    output => MUXtoALU);
 MUXdatamem: Mux32 2to1 port map(
   in1 => DataMemOut,
   in0 => ALUout,
   set => MemToReg,
    output => MUXtoRegWrite);
  Branch isTrue <= Branch AND Zero;</pre>
 MUXaddress: Mux32 2to1 port map(
   in0 => AddressNoBranch,
   in1 => AddressBranch,
   set => Branch isTrue,
    output => MUXtoPC);
  Sign Ext: Signextension port map(
    in16 \Rightarrow IMOut(15 downto 0),
    out32 => SignExOut);
end behavioral;
```

Κώδικας MIPS tb:

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity MIPS tb is
end MIPS tb;
architecture behavior of MIPS tb is
  signal clock: std logic := '0';
  signal reset: std logic := '0';
  --200MHz => 5 ns
  constant clk period: time := 5 ns;
begin
  uut: entity work.MIPS port map(
   clock => clock,
   reset => reset);
    clock <= not clock after clk period/2;</pre>
    process
      begin
       reset <= '1';
        wait for 3 ns;
        reset <= '0';
        wait for 10000 ns;
        wait;
      end process;
    end behavior;
```


Ο κώδικας του MIPS αποτελείται από τα 2 σήματα που περιλαμβάνει (clock & reset) και την διασύνδεση με όλα τα εξαρτήματα που τον αποτελούν. Περιλαμβάνονται και πολλά signals τα οποία δρουν ως τα καλώδια που συνδέουν τις διάφορες εξόδους των εξαρτημάτων με τις εισόδους άλλων εξαρτημάτων.

Η μονάδα αριστερής ολίσθησης έχει παραλειφθεί για ευκολία, σύμφωνα με τις οδηγίες της άσκησης. Οι αθροιστές δεν έχουν δηλωθεί στα components αλλά εισάγονται απευθείας ως entity για να αποφευχθεί το «No default binding for component instance» error.


Έχοντας τις εντολές hardcoded στην μνήμη εντολών, το testbench είναι αρκετά απλό και μικρό. Το ρολόι του συστήματος υπολογίστηκε στα 5 nanoseconds, έχοντας ως δεδομένο από την άσκηση 200 MHz συχνότητα:

$$Περίοδος = 1/200*10^6 = 5*10^(-9) = 5 ns$$

Τα αποτελέσματα της προσομοίωσης παρουσιάζονται στις εικόνες που ακολουθούν.




Εικόνα 3.1. Τα βασικά σήματα του MIPS



Εικόνα 3.2. Τα περιεχόμενα των καταχωρητών. Ακολουθώντας τις Assembly εντολές της εκφώνησης παρακάτω, βλέπουμε πως οι σωστοί καταχωρητές περιέχουν τα σωστά περιεχόμενα.

```
addi $0, $0, 0 # δε χρειάζεται-οι καταχωρητές έχουν μηδενιστεί
addi $4, $0, 0 # δε χρειάζεται-οι καταχωρητές έχουν μηδενιστεί
addi $3, $0, 1
addi $5, $0, 3
L1:
    sw $3, 0($4)
    addi $3, $3, 1
    addi $4, $4, 1
    addi $5, $5, -1
bne $5,$0,L1
```



Εικόνα 3.3. Τα περιεχόμενα της μνήμης δεδομένων. Εδώ βλέπουμε πως η εντολή

sw \$3, 0(\$4) έχει εκτελεστεί με επιτυχία.