EXAMEN DE ARQUITECTURA DE COMPUTADORES. La Rábida, 21 de Junio de 2019

	TEST →	
Apellidos	P1 →	
Valor de cada: Respuesta correcta + 0.1 Respuesta incorrecta - 0.05	P2 →	
No respuesta - 0.05	P3 →	
TIEMPO REALIZACIÓN EXAMEN: 45 minutos	NOTA →	

	-	
	Sea un sistema computador A que dedica 10 segundos a un proceso, si se dice que es el 20% más rápido que el computador B:	
1	A) El computador B dedica 12 segundos al mismo proceso C) El computador A dedica 2 segundos más que el B	A
	B) El computador B dedica 20 segundos al mismo proceso D) El computador A dedica 0,2 segundos menos que el B	
	Sea una computador sobre el que se aplica una mejora que hace que aumente su velocidad en un factor de x5	:
	durante el 60% del tiempo:	
2	[aceleración global = 1/(fracción sin mejora + (fracción mejorada/aceleración mejorada))]	A
_	A) La aceleración global conseguida es de 1.92 C) La fracción mejorada es del 40%	- 11
	B) La aceleración global conseguida es de 5 D) La fracción mejorada es de 0.3	
	En un sistema computador con frecuencia de procesamiento de 1 GHz, dedica 30 ns a ejecutar 5 instrucciones:	
3	A) Equivale a 6 CPI C) Equivale a 1 ns por instrucción	A
	B) Equivale a 150 CPI D) Equivale a 0.6 ns por instrucción	11
	Sea un computador personal con procesador i7 a 2 GH, 12 GB de RAM y 512 GB de SSD, atendiendo a la	
	clasificación estudiada, se considera:	
4	A) Un microcomputador C) Un súper computador	A
	B) Un gran computador D) Ninguna de las afirmaciones anteriores es correcta	
	Sea un sistema computador con rendimiento valorado en 2 MIPS, ¿cuánto tiempo dedicará a la ejecución de un	
_	programa formado por 100 instrucciones?:	
5	A) 200 ms C) 50 ms	D
	Β) 200 μs	
	En relación a la M. Principal y M. Caché, indique la afirmación que NO es cierta:	
6	A) La M. Caché contiene una copia parcial de la MP C) La MP tiene mayor tamaño que la M. Caché	В
	B) La trasferencia de información se hace a nivel de palabra D) MP y M. Caché comparten el mismo tamaño de bloque	:
	En relación a las técnicas de mejora de rendimiento de memoria:	
7	A) Bancos de memoria se aplica a M. Caché C) Memoria ancha se aplica a disco duro	В
	B) Bancos de memoria y memoria ancha se aplican a MP D) Ninguna de las afirmaciones anteriores es correcta	
	De las funciones de correspondencia de la M. Caché:	
8	A) La asociativa por conjuntos reduce el tamaño de bloque C) La totalmente asociativa genera fallos de conflicto	В
	B) La directa no requiere definir algoritmo de reemplazo D) Las tres comparten el mismo formato de dirección	
	Para localizar el bloque donde se encuentra la palabra solicitada por la CPU, la función de correspondencia	ı
	asociativa por conjuntos, necesita:	
9	A) Un solo elemento comparador C) Tantos elementos comparadores como conjuntos tiene	В
	B) Tantos elementos comparadores como bloques formen D) Tantos elementos comparadores como bloques tiene en	ı
	el conjunto total	
	Sea una memoria caché de dos niveles L1 y L2, si de 1000 referencias a memorias solicitadas por la CPU, el nivel	1
10	L1 contiene 700 aciertos y L2 250 aciertos:	C
10	A) La tasa local de fallos de L1 es del 7% C) La tasa global de fallos es del 5%	
	B) La tasa local de fallos de L2 es del 25% D) La tasa global de aciertos es del 950%	
	Sea la secuencia de instrucciones LOAD A, SUB B, STORE C, con A, B, C posiciones de memoria:	
	A) Implementa la operación aritmética C = A-B para un C) Implementa la operación aritmética C = A-B para un	
11	computador de 0 dirección computador de 1 dirección	C
	B) No implementa ninguna operación aritmética D) Implementa la operación aritmética C = A-B para ur	1
	computador de 3 direcciones	+
	Sea la arquitectura Von Neumann estudiada, para realizar una operación de acceso a memoria: A) Se necesita definir el valor del registro de Datos (RM) C) Se necesita definir el valor del registro de Direcciones	
12	siempre siempre	C
	B) Se necesita definir el valor del registro PC D) Se necesita definir el valor del registro SP	
	Sea un computador con unidad de control microprogramada con secuenciamiento implícito, repertorio de 512	,
	instrucciones y Memoria de Control de 2 Kpos:	· [
13	A) La etapa traductora ROM es de 9 pos x 11 bits C) La etapa traductora ROM es de 512 pos x 11 bits	C
	B) No necesita etapa traductora D) Ninguna de las afirmaciones anteriores es correcta	+
	Sea un computador con unidad de control microprogramada con secuenciamiento implícito, y Memoria de	; [
14	Control de 2 Kpos: A) El repertorio está formado por 2 K instrucciones C) El firmware lo conforman 2 ¹¹ microinstrucciones	C
	B) El firmware lo conforman 11 microinstrucciones D) Faltan datos para conocer el nº de microinstrucciones	

Sea un sistema con arquitectura von Neumann, indica las instrucciones que implican ar A) CALL y BZ	por la unidad funcional de tipo WAW y WAR tipo RAW y WAR
Comparando la arquitectura Von Neumann con la arquitectura DLX: A) Ambas son arquitecturas segmentadas B) La arquitectura Von Neumann aumenta el paralelismo a nivel de instrucción Sea la instrucción LF F0, 10(R1) ejecutada en una arquitectura DLX: A) La fase de ejecución requiere de una unidad funcional C) No puede ejecutarse porque de tipo flotante B) No puede ejecutarse porque F0 = 0 D) La fase de ejecución pasa enteros Sea la arquitectura DLX estudiada con unidades funcionales de tipo float multiciclo: A) Sólo presentará riesgos de tipo RAW C) Puede presentar riesgos de B) Puede presentar riesgos de tipo RAW, WAW y WAR D) Puede presentar riesgos de Sea la secuencia de instrucciones LF F0, 10(R1) ADDF F2, F0, F2: A) Se benefícia si existe adelantamiento ALU-MEM B) Se benefícia si existe adelantamiento ALU-ALU D) Se bene	nta el paralelismo a nivel de el R1 debe ser de tipo float por la unidad funcional de tipo WAW y WAR tipo RAW y WAR ntamiento MEM-MEM ntamiento MEM-ALU D
A) Ambas son arquitecturas segmentadas B) La arquitectura Von Neumann aumenta el paralelismo a nivel de instrucción Sea la instrucción LF F0, 10(R1) ejecutada en una arquitectura DLX: A) La fase de ejecución requiere de una unidad funcional C) No puede ejecutarse porque de tipo flotante B) No puede ejecutarse porque F0 = 0 D) La fase de ejecución pasa enteros Sea la arquitectura DLX estudiada con unidades funcionales de tipo float multiciclo: A) Sólo presentará riesgos de tipo RAW C) Puede presentar riesgos de B) Puede presentar riesgos de tipo RAW, WAW y WAR D) Puede presentar riesgos de Sea la secuencia de instrucciones LF F0, 10(R1) ADDF F2, F0, F2: A) Se beneficia si existe adelantamiento ALU-MEM B) Se beneficia si existe adelantamiento ALU-ALU D) Se bene	nta el paralelismo a nivel de el R1 debe ser de tipo float por la unidad funcional de tipo WAW y WAR tipo RAW y WAR ntamiento MEM-MEM ntamiento MEM-ALU D
B) La arquitectura Von Neumann aumenta el paralelismo a nivel de instrucción Sea la instrucción LF F0, 10(R1) ejecutada en una arquitectura DLX: A) La fase de ejecución requiere de una unidad funcional C) No puede ejecutarse porque de tipo flotante B) No puede ejecutarse porque F0 = 0 D) La fase de ejecución pasa enteros Sea la arquitectura DLX estudiada con unidades funcionales de tipo float multiciclo: A) Sólo presentará riesgos de tipo RAW B) Puede presentar riesgos de tipo RAW, WAW y WAR C) Puede presentar riesgos de Sea la secuencia de instrucciones LF F0, 10(R1) ADDF F2, F0, F2: A) Se beneficia si existe adelantamiento ALU-MEM B) Se beneficia si existe adelantamiento ALU-ALU C) Se beneficia si existe adelantamiento ALU-ALU D) Se beneficia si existe adelantamiento ALU-ALU D) Se beneficia si existe adelantamiento ALU-ALU C) Presenta un riesgo de controla funcional de Multiplicación/Divisio segmentada: A) Las fases de ejecución durarán 10 ciclos en total B) Las fases de ejecución durarán 6 ciclos en total D) Ninguna de las afirmaciones	nta el paralelismo a nivel de el R1 debe ser de tipo float por la unidad funcional de tipo WAW y WAR tipo RAW y WAR ntamiento MEM-MEM ntamiento MEM-ALU D
B) La arquitectura Von Neumann aumenta el paralelismo a distrucción Sea la instrucción LF F0, 10(R1) ejecutada en una arquitectura DLX: A) La fase de ejecución requiere de una unidad funcional C) No puede ejecutarse porque de tipo flotante B) No puede ejecutarse porque F0 = 0 D) La fase de ejecución pasa enteros Sea la arquitectura DLX estudiada con unidades funcionales de tipo float multiciclo: A) Sólo presentará riesgos de tipo RAW B) Puede presentar riesgos de tipo RAW, WAW y WAR D) Puede presentar riesgos de Sea la secuencia de instrucciones LF F0, 10(R1) ADDF F2, F0, F2: A) Se beneficia si existe adelantamiento ALU-MEM B) Se beneficia si existe adelantamiento ALU-MEM C) Se beneficia si existe adelantamiento ALU-ALU D) Se beneficia si existe adelantamiento ALU-ALU-ALU D) Se beneficia si existe adelantamiento ALU-ALU-ALU-ALU-ALU-ALU-ALU-ALU-ALU-ALU-	tipo WAW y WAR tipo RAW y WAR ntamiento MEM-MEM ntamiento MEM-ALU D D
Sea la instrucción LF F0, 10(R1) ejecutada en una arquitectura DLX: A) La fase de ejecución requiere de una unidad funcional C) No puede ejecutarse porque de tipo flotante B) No puede ejecutarse porque F0 = 0 D) La fase de ejecución pasa enteros Sea la arquitectura DLX estudiada con unidades funcionales de tipo float multiciclo: A) Sólo presentará riesgos de tipo RAW C) Puede presentar riesgos de B) Puede presentar riesgos de tipo RAW, WAW y WAR D) Puede presentar riesgos de Sea la secuencia de instrucciones LF F0, 10(R1) ADDF F2, F0, F2: A) Se beneficia si existe adelantamiento ALU-MEM C) Se beneficia si existe adelantamiento ALU-ALU D) Se beneficia si ex	por la unidad funcional de tipo WAW y WAR tipo RAW y WAR ntamiento MEM-MEM ntamiento MEM-ALU D
A) La fase de ejecución requiere de una unidad funcional C) No puede ejecutarse porque de tipo flotante B) No puede ejecutarse porque F0 = 0 Sea la arquitectura DLX estudiada con unidades funcionales de tipo float multiciclo: A) Sólo presentará riesgos de tipo RAW B) Puede presentar riesgos de tipo RAW, WAW y WAR C) Puede presentar riesgos de D) Puede presentar riesgos de D) Puede presentar riesgos de Sea la secuencia de instrucciones LF F0, 10(R1) ADDF F2, F0, F2: A) Se beneficia si existe adelantamiento ALU-MEM B) Se beneficia si existe adelantamiento ALU-ALU Sea el conjunto de instrucciones: DIVF F3, F0, F1 instrucciones: DIVF F3, F0, F1 giecutadas sobre una arquitectur funcional de Multiplicación/Division segmentada: A) Las fases de ejecución durarán 10 ciclos en total B) Las fases de ejecución durarán 6 ciclos en total D) Ninguna de las afirmaciones	por la unidad funcional de tipo WAW y WAR tipo RAW y WAR ntamiento MEM-MEM ntamiento MEM-ALU D
de tipo flotante B) No puede ejecutarse porque F0 = 0 D) La fase de ejecución pasa enteros Sea la arquitectura DLX estudiada con unidades funcionales de tipo float multiciclo: A) Sólo presentar riesgos de tipo RAW C) Puede presentar riesgos de B) Puede presentar riesgos de tipo RAW, WAW y WAR D) Puede presentar riesgos de Sea la secuencia de instrucciones LF F0, 10(R1) ADDF F2, F0, F2: A) Se beneficia si existe adelantamiento ALU-MEM B) Se beneficia si existe adelantamiento ALU-ALU Sea el conjunto de instrucciones: DIVF F3, F0, F1 ejecutadas sobre una arquitectur funcional de Multiplicación/Division segmentada: A) Las fases de ejecución durarán 10 ciclos en total B) Las fases de ejecución durarán 6 ciclos en total D) Ninguna de las afirmaciones	por la unidad funcional de tipo WAW y WAR tipo RAW y WAR ntamiento MEM-MEM ntamiento MEM-ALU D
B) No puede ejecutarse porque F0 = 0 Sea la arquitectura DLX estudiada con unidades funcionales de tipo float multiciclo: A) Sólo presentar riesgos de tipo RAW B) Puede presentar riesgos de tipo RAW, WAW y WAR C) Puede presentar riesgos de Divede presentar riesgos de Divede presentar riesgos de Divede presentar riesgos de Sea la secuencia de instrucciones LF F0, 10(R1) ADDF F2, F0, F2: A) Se beneficia si existe adelantamiento ALU-MEM B) Se beneficia si existe adelantamiento ALU-ALU Sea el conjunto de instrucciones: DIVF F3, F0, F1 Ejecutadas sobre una arquitectura funcional de Multiplicación/Division segmentada: A) Las fases de ejecución durarán 10 ciclos en total B) Las fases de ejecución durarán 6 ciclos en total D) Ninguna de las afirmaciones	por la unidad funcional de tipo WAW y WAR tipo RAW y WAR ntamiento MEM-MEM ntamiento MEM-ALU
Sea la arquitectura DLX estudiada con unidades funcionales de tipo float multiciclo: A) Sólo presentará riesgos de tipo RAW C) Puede presentar riesgos de B) Puede presentar riesgos de tipo RAW, WAW y WAR D) Puede presentar riesgos de Sea la secuencia de instrucciones LF F0, 10(R1) ADDF F2, F0, F2: 19 A) Se beneficia si existe adelantamiento ALU-MEM B) Se beneficia si existe adelantamiento ALU-MEM D) Se beneficia si existe adelantamiento ALU-ALU D) Se beneficia si existe adelantamiento AL	tipo WAW y WAR tipo RAW y WAR ntamiento MEM-MEM ntamiento MEM-ALU D
A) Sólo presentar riesgos de tipo RAW B) Puede presentar riesgos de tipo RAW, WAW y WAR C) Puede presentar riesgos de D) Puede	ntamiento MEM-MEM D ntamiento MEM-ALU
B) Puede presentar riesgos de tipo RAW, WAW y WAR Sea la secuencia de instrucciones LF F0, 10(R1) ADDF F2, F0, F2: 19 A) Se beneficia si existe adelantamiento ALU-MEM B) Se beneficia si existe adelantamiento ALU-ALU Sea el conjunto de instrucciones: DIVF F3, F0, F1 instrucciones: DIVF F3, F0, F1 pluede presentar riesgos de Diversión de presentar riesgos de control se de la presenta riesgos de la presenta de la prese	ntamiento MEM-MEM D ntamiento MEM-ALU
Sea la secuencia de instrucciones LF F0, 10(R1) ADDF F2, F0, F2: 19 A) Se beneficia si existe adelantamiento ALU-MEM B) Se beneficia si existe adelantamiento ALU-ALU D) Se beneficia si existe adelanta	ntamiento MEM-MEM D ntamiento MEM-ALU
A) Se beneficia si existe adelantamiento ALU-MEM B) Se beneficia si existe adelantamiento ALU-ALU D) Se beneficia si existe adelantamiento ALU-ALU FIGURE (Sea el conjunto de instrucciones) FI	ntamiento MEM-ALU
B) Se beneficia si existe adelantamiento ALU-ALU Sea el conjunto de instrucciones: DIVF F3, F0, F1 A) Las fases de ejecución durarán 10 ciclos en total B) Las fases de ejecución durarán 6 ciclos en total B) Las fases de ejecución durarán 6 ciclos en total C) Presenta un riesgo de contra D) Ninguna de las afirmaciones	ntamiento MEM-ALU
Sea el conjunto de instrucciones: DIVF F3, F0, F1 A) Las fases de ejecución durarán 10 ciclos en total B) Las fases de ejecución durarán 6 ciclos en total C) Presenta un riesgo de contra D) Ninguna de las afirmaciones	
20 instrucciones: DIVF F3, F0, F1 funcional de Multiplicación/Division segmentada: A) Las fases de ejecución durarán 10 ciclos en total B) Las fases de ejecución durarán 6 ciclos en total D) Ninguna de las afirmaciones	
20 segmentada: A) Las fases de ejecución durarán 10 ciclos en total B) Las fases de ejecución durarán 6 ciclos en total D) Ninguna de las afirmaciones	
B) Las fases de ejecución durarán 6 ciclos en total D) Ninguna de las afirmacione	A
, , , , , , , , , , , , , , , , , , ,	
Para implementar la operación vectorial F0*V1, siendo F0 un registro tipo float v V1 u	
A) No se puede multiplicar un registro float por un registro C) Se emplearía la instrucció arquitectura DLX escalar	on vectorial MULIV en la
B) Se debe emplear la instrucción MULTV y repetirla en D) Se emplearía la instrucció	
un bucle un total de 64 veces en la arquitectura DLXV arquitectura DLXV	on vectorial Media venta
Sea X un vector de 255 elementos sobre el que se realiza una operación vectorial en un	na arquitectura DLXV con
longitud máxima de vector MVL = 64:	_
22 A) El vector se divide en 3 secciones de 64 elementos y una C) El vector se divide en 4 sec	ciones de 64 elementos A
última de 63	
B) El vector se opera en su totalidad sin seccionamiento D) El vector se divide en 2 sec Sea un bucle con sentencias S1: B(i) = A(i)*K y S2: C(i) = B(i-1) + A(i), con i = 164:	cciones de 128 elementos
23 A) La sentencia S1 no es vectorizable C) Ninguna sentencia es vecto	rizable D
B) Las dos sentencias son vectorizables D) La sentencia S2 no es vecto	
Sea la arquitectura DLXV con 16 bancos de memoria, si la CPU solicita la dirección 12	8 y siguientes:
24 A) Ésta se ubicará en el Banco 0 C) Ésta se ubicará en el Banco	
B) Ésta se ubicará en el Banco 16 D) Ésta se ubicará en el Banco 16	
Sea la operación vectorial MULTV V2, V1, V0 (vectores de 128 elementos) con tiempo tasa de iniciación de 1 ciclo/resultado, el tiempo de operación vectorial es de:	de arranque de 6 ciclos y
A) 6 ciclos C) 3x 128 x 6 ciclos	D
B) 128 x 6 ciclos D) 134 ciclos	
En base a la clasificación de Flynn sobre los sistemas computadores, en una arquitectur	
A) Existen tantos flujos de instrucciones como C) El flujo de instrucciones es	compartido
procesadores	
B) Existe una única unidad de procesamiento D) Ninguna de las afirmacione Atendiendo a la clasificación de los multiprocesadores estudiada, en el multiprocesador	
A) Cada procesador tiene su propia memoria local C) El tiempo de acceso de	
27 Procesador tiene su propia memoria local procesador	B
B) Todos los procesadores tienen el mismo tiempo de D) Todos los procesadores co	
	-
acceso de memoria caché	
acceso de memoria caché Sea el polinomio R(x) = ax+b, si se desea calcular empleando una arquitectura súper-es	
acceso de memoria caché Sea el polinomio R(x) = ax+b, si se desea calcular empleando una arquitectura súper-es A) Es suficiente un 1 ciclo y 2 elementos de proceso C) Es posible con 2 ciclos y 1	elemento de proceso C
acceso de memoria caché Sea el polinomio R(x) = ax+b, si se desea calcular empleando una arquitectura súper-es A) Es suficiente un 1 ciclo y 2 elementos de proceso C) Es posible con 2 ciclos y 1 B) Se necesitan mínimo 3 ciclos y 3 elementos de proceso D) Se necesitan mínimo 2 ciclo	elemento de proceso C
acceso de memoria Sea el polinomio R(x) = ax+b, si se desea calcular empleando una arquitectura súper-es A) Es suficiente un 1 ciclo y 2 elementos de proceso B) Se necesitan mínimo 3 ciclos y 3 elementos de proceso Considerando una arquitectura súper-escalar multihebra con bloqueo:	elemento de proceso os y 3 elementos de proceso
acceso de memoria Sea el polinomio R(x) = ax+b, si se desea calcular empleando una arquitectura súper-es A) Es suficiente un 1 ciclo y 2 elementos de proceso B) Se necesitan mínimo 3 ciclos y 3 elementos de proceso Considerando una arquitectura súper-escalar multihebra con bloqueo: A) Conmuta a otra hebra después de cada ciclo C) Conmuta a otra hebra cuando una arquitectura súper-escalar multihebra con bloqueo: C) Conmuta a otra hebra cuando una arquitectura súper-escalar multihebra con bloqueo:	elemento de proceso os y 3 elementos de proceso do finaliza con la anterior D
acceso de memoria Sea el polinomio R(x) = ax+b, si se desea calcular empleando una arquitectura súper-es A) Es suficiente un 1 ciclo y 2 elementos de proceso B) Se necesitan mínimo 3 ciclos y 3 elementos de proceso Considerando una arquitectura súper-escalar multihebra con bloqueo: A) Conmuta a otra hebra después de cada ciclo B) Cada cauce trabaja sobre una única hebra Caché C) Es posible con 2 ciclos y 1 D) Se necesitan mínimo 2 ciclos C) Conmuta a otra hebra cuando a otra hebra cuando a otra hebra cuando a composição de cada ciclo C) Conmuta a otra hebra después de cada ciclo C) Conmuta a otra hebra después de cada ciclo C) Conmuta a otra hebra después de cada ciclo C) Conmuta a otra hebra después de cada ciclo	elemento de proceso os y 3 elementos de proceso do finaliza con la anterior ués de cada detención
acceso de memoria Sea el polinomio R(x) = ax+b, si se desea calcular empleando una arquitectura súper-es A) Es suficiente un 1 ciclo y 2 elementos de proceso B) Se necesitan mínimo 3 ciclos y 3 elementos de proceso Considerando una arquitectura súper-escalar multihebra con bloqueo: A) Conmuta a otra hebra después de cada ciclo C) Conmuta a otra hebra cuando una arquitectura súper-escalar multihebra con bloqueo: C) Conmuta a otra hebra cuando una arquitectura súper-escalar multihebra con bloqueo:	elemento de proceso os y 3 elementos de proceso do finaliza con la anterior ués de cada detención a:
acceso de memoria Sea el polinomio R(x) = ax+b, si se desea calcular empleando una arquitectura súper-es A) Es suficiente un 1 ciclo y 2 elementos de proceso B) Se necesitan mínimo 3 ciclos y 3 elementos de proceso Considerando una arquitectura súper-escalar multihebra con bloqueo: A) Conmuta a otra hebra después de cada ciclo B) Cada cauce trabaja sobre una única hebra Conputa a otra hebra después de cada ciclo C) Conmuta a otra hebra cuand C) Conmuta a otra hebra después de cada ciclo C) Conmuta a otra hebra después de cada ciclo C) Conmuta a otra hebra después de cada ciclo C) Conmuta a otra hebra después de cada ciclo C) Conmuta a otra hebra después de cada ciclo no considerando de computador, indique la afirmación que NO es cierta	elemento de proceso os y 3 elementos de proceso do finaliza con la anterior ués de cada detención a:
acceso de memoria Sea el polinomio R(x) = ax+b, si se desea calcular empleando una arquitectura súper-es A) Es suficiente un 1 ciclo y 2 elementos de proceso B) Se necesitan mínimo 3 ciclos y 3 elementos de proceso Considerando una arquitectura súper-escalar multihebra con bloqueo: A) Conmuta a otra hebra después de cada ciclo C) Conmuta a otra hebra cuand B) Cada cauce trabaja sobre una única hebra D) Conmuta a otra hebra después En el diseño de un arquitectura de computador, indique la afirmación que NO es cierta A) La arquitectura Von Neumann presenta más ventajas C) El repertorio de instruccion	do finaliza con la anterior ués de cada detención a: ues condiciona el registro RI s etapas para la ejecución de

EXAMEN DE ARQUITECTURA DE COMPUTADORES

La Rábida, 21 de Junio de 2019

PROBLEMA 1. (2,5 ptos.). Un sistema computador (sin memoria virtual) tiene una memoria principal de 256 Kpalabras de 8 bits cada una de ellas, dividida en bloques de 64 palabras/bloque; y una memoria caché de 512 Bytes, dividida en 2 conjuntos.

- 1. Justificar e indicar, de la Memoria Principal:
 - a. su capacidad en bits
 - b. el número de bloques que tiene;

y, de la Memoria Caché:

- c. su capacidad en bits
- d. su número de palabras
- e. su número de bloques
- f. su número de bloques por conjunto
- g. su número de palabras por bloque.
- Mostrar el formato de la dirección que define la unidad central de proceso en base a la función de correspondencia empleada, definiendo cada uno de los campos en los que se divide.

Se supone que, después de haber estado la memoria caché "vacía", a continuación, en el *instante 1* se encuentran en la memoria caché los bloques de memoria principal B6, B8, B15, B17, B0, B1 y B2, leídos en ese orden y todas sus direcciones ordenadamente una vez. Suponer que el algoritmo de reemplazamiento de bloques es el LRU (Least Recently Used).

- 3. Mostrar el contenido de la memoria caché en el *instante 1*.
- 4. Identificar cuántos fallos de caché se han producido y de qué tipo hasta ese *instante 1*. Indicar, en binario y en decimal, con la lectura de qué dirección/es se produjeron el/los fallo/s.

A continuación, la CPU lee la secuencia de direcciones de memoria: 385, 520 y 260 (*instante* 2), según el orden marcado en la misma.

- 5. Mostrar el contenido de la memoria caché en el *instante 2*.
- 6. Hasta ese *instante 2*, ¿cuántos fallos y de qué tipo se han producido en total?. Indicar, en binario y en decimal, la/s dirección/es con la que se ha/n producido el/los nuevo/s fallo/s.
- 7. Hasta ese *instante 2*, ¿cuántos aciertos se han producido?.

Por último, la CPU lee la dirección 3 (instante 3).

- 8. Mostrar el contenido de la memoria caché en el instante 3.
- 9. Con esas última lectura, ¿se ha producido un fallo o un acierto?. Si ha sido un fallo, ¿de qué tipo?.

PROBLEMA 2. (2,5 ptos.). Para el sistema computador representado en la figura, y para la secuencia de instrucciones siguiente:

Dirección de Memoria	Instrucción
(en hexadecimal)	(en ensamblador)
A0000h	BNZ A0002h
A0001h	MOVE .2, 120(.3)
A0002h	CALL A0003h
A0003h	RETI

- 1. Mostrar los formatos de las instrucciones.
- Definir la secuencia de operaciones elementales y el solapamiento posible de las mismas. Especificar el cronograma según el flujo marcado por el programa propuesto, y considerando una sola vez la ejecución de cada instrucción.
- 3. Definir el valor de las señales de control correspondiente a la secuencia ordenada de operaciones elementales D ← PC y PC ← Desplazamiento (en RI) + R3, realizadas en el menor tiempo posible. Mostrar únicamente el valor de las señales que intervienen directamente en dicha operación.

Teniendo en cuenta:


- a) PRIMERA INSTRUCCIÓN: La instrucción de bifurcación condicional BNZ, con direccionamiento directo absoluto, para el caso en que el bit Z esté a "0".
- b) SEGUNDA INSTRUCCIÓN: La instrucción de transferencia MOVE, con modo de direccionamiento directo absoluto a registro para el primer operando y directo relativo a registro base para el segundo operando.
- TERCERA INSTRUCCIÓN: La instrucción de llamada a subrutina CALL, con modo de direccionamiento directo absoluto a memoria.
- d) CUARTA INSTRUCCIÓN: La instrucción RETI de retorno de interrupción.
- e) Las operaciones con la unidad aritmético-lógica se realizan en un periodo.
- f) Los cálculos de las direcciones de los operandos en memoria especificados con direccionamiento relativo, se realizarán de manera automática en el periodo de decodificación.
- g) El resultado de una operación o el operando destino va a ser siempre el especificado en primer lugar en la instrucción de ensamblador.
- h) Las operaciones de L/E en memoria se realizan durante dos periodos.
- i) La pila, que se implementa en el sistema con el registro SP (puntero de pila), funciona de la siguiente forma: 1) La pila crece hacia direcciones decrecientes. 2) El registro puntero de pila indica la dirección de memoria principal en la que se introdujo el último dato en la

- pila. Antes de empezar a ejecutar la secuencia de instrucciones dadas, la pila tiene en su cabecera el valor A0001h.
- j) Para cuando hay que salvar el contenido de SR y el de PC, siempre se almacenará primero el de PC.

PROBLEMA 3. (2 ptos.). El siguiente fragmento de código se ejecuta en un procesador con arquitectura DLX. Las latencias (en ciclos de reloj) de las unidades funcionales son las siguientes: Sumador/restador entero: 1; Sumador/restador flotante: 2; y Multiplicador/Divisor: 4 (las unidades funcionales para operaciones en coma flotante **no** están **segmentadas**).

```
LF F2, 20(R1)
SF 30(R1), F2
ADDI R1, R1, #4
FMULT F6, F7, F8
FADD F6, F7, F9
FDIV F1, F2, F3
FADD F3, F1, F6
SF 30(R0), F1
```

- a) Suponiendo que la memoria caché está unificada y no existe adelantamiento, indicar el estado de cada instrucción durante los ciclos de ejecución del código; calcular el número de ciclos necesarios para ejecutar este código; indicar si existen bloqueos en la cadena y a qué se deben.
- b) Repetir del apartado anterior considerando que **adelantamiento generalizado** y las unidades funcionales para operaciones en coma flotante **están segmentadas**.





Etapa	Instrucción ALU	Carga/Almacenamiento	Salto/Bifurcación
IF	IR ← M[PC]	IR ← M[PC]	IR ← M[PC]
	PC ← PC+4	PC ← PC+4	PC ← PC+4
ID	A ← Rs1; B ← Rs2	A ← Rs1; B ← Rs2	A ← Rs1; B ← Rs2
	PC1 ← PC	PC1 ← PC	PC1 ← PC
	IR1 ← IR	IR1 ← IR	IR1 ← IR
EX	ALU _{output} ← A op (B or (IR1 ₁₆) ¹⁶ ##IR1 ₁₆₃₁)	$MAR \leftarrow A + (IR1_{16})^{16} # # IR1_{1631}$	Salto
		SMDR ← B	ALU _{output} ← PC1+IR1 ₁₆) ¹⁶ ##IR1 ₁₆₃₁)
			Cond ← (Rs1 op 0);
			Bifurcación
			ALU _{output} ← PC1+ IR1 ₂₆) ⁶ ##IR1 ₆₃₁)
MEM	ALUoutput1 ← ALUoutput	LMDR ← M[MAR]	If (cond):
		О	$PC \leftarrow ALU_{output}$
		M[MAR] ← SMDR	
WB	Rd ← ALU _{output} 1	$Rd \leftarrow LMDR$	


Tabla. Eventos en cada etapa de la segmentación de DLX diferenciados según el tipo de instrucción.


Apellidos:	 Nombre:	
Apellidos:	3) SEÑALES DE CONTROL	

	Apellidos:	Nombre:																													
	ado a) 2, 20 (R1)	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30
SF 3	0(R1), F2																														
ADDI	R1, R1, #4																														
FMULT	F6, F7, F8																														
FADD	F6, F7, F9																														
FDIV	F1, F2, F3																														
FADD	F3, F1, F6																														
SF 3	0(R0), F1																														
Detenciones							Detenciones								Adelantamientos							Adelantamientos									
	ado b)	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30
LF F	2, 20(R1)																														
SF 3	0(R1), F2																														
ADDI	R1, R1, #4																														
	F6, F7, F8																														
	F6, F7, F9																														
	F1, F2, F3																														
	F3, F1, F6																														
SF 3	0(R0), F1																														
Detenci	ones							Deter	nciones	1								Adela	antamie	entos					Adela	antamie	entos				









Instrucción MOVE .2, 120(.3) R2 <<-- M(120 + R3)

