EXAMEN DE ESTRUCTURA DE COMPUTADORES. Campus de El Carmen, 17 de Septiembre de 2019

Apel	llidos	. Nombre						
V	Respuesta incorrecta - 0.05	XAMEN: 30 minutos $ \begin{array}{c c} TEST \rightarrow \\ P1 \rightarrow \end{array} $						
	Sin respuesta - 0.05	P2 → P3 →						
		NOTA →						
1	más necesita?:	stro Acumulador, ¿cuántos registros exclusivos						
2	B) Uno D) Ninguna de En un computador Von Neumann, se considera una instrucción de bifurca	las afirmaciones anteriores es correcta ción incondicional:						
	B) CALL D) Ninguna de Si un dato completo está almacenado en una posición de memoria, ¿c	las afirmaciones anteriores es correcta						
3	A) Únicamente una instrucción B) Como mínimo dos instrucciones, puesto que de memoria obligatoriamente debe ir a un registro del banco de registros C) Depende de direcciones direcciones	e que el computador sea de cero, una, dos o tres						
4	de cada: Respuesta correcta + 0.10 Respuesta incorrecta - 0.05 Sin respuesta - 0.05 Sin respu							
5								
6	Una información del tipo dato, almacenada en memoria, con la combinación de bits 1100101000011111: A) Necesita siempre dos posiciones de memoria C) Nunca podría coincidir con la representación de una instrucción							
7	Un sistema de representación numérica con bit implícito, implica: A) Mantisa fracción C) Mantisa no reconstrucción	normalizada						
8	¿Cuál de los siguientes sistemas de representación de enteros tiene un bit A) El C2 C) El exceso Z	t exclusivamente para el signo?						
9	Dado el estándar IEEE 754 de simple precisión, cuando E = 11111111: A) No representa un valor en la zona normalizada C) Únicamente	puede representar + ∞ ó - ∞						
10	Si la representación binaria 1 0 0 0 0 0 0 representa un polinomio generador en un código polinomial o redundante cíclico, ¿qué grado tiene ese polinomio generador?: A) 6 C) 1							
11	En el diseño del Mapa de Memoria de un computador, la decodificación COMPLETA de las direcciones implica: A) Complicar la decodificación C) Ocupar todas las posiciones del mapa							
12	De las conexiones posibles de la memoria caché, indica la/s que implica/n acceder siempre al bus de Memoria Principal: A) La conexión paralela C) La conexión serie							
13	Dado un módulo de memoria SRAM, además de las líneas de alimenta (habilitación de lectura), WE (habilitación de escritura) y CS (selección de A) No necesita ninguna línea adicional C) Recall y Sto	ación, las A _i (dirección), las D _i (datos), la OE chip), ¿qué líneas necesita?:						
14	La asignación de espacio, en memoria principal con el mecanismo de mecanismo de caché, se resuelven con elementos: A) Hardware y software respectivamente C) Software y h	memoria virtual, o en memoria caché con el nardware respectivamente						
15	Dado un espacio de memoria con organización de 64 Kposiciones y completamente:	16 bits en cada posición. Se puede cubrir						

D) Mediante un circuito combinacional

C

B) Con 4 módulos de 8Kx16 D) Ninguna de las afirmaciones anteriores es correcta

De todas las formas posibles de realizar una operación en un sistema computador, y que se nombran a continuación, ¿cuál

A) Mediante un circuito secuencial con unidad de control propia C) Mediante un programa

B) Mediante un circuito secuencial con la UC de la CPU

es la más lenta?

	De los tres biestables de estado aritmético: Z(Cero) O(Des	bordamiento) y C(Acarreo), que forman parte del registro de								
4-	estado, ¿cuál/es de el/ellos puede utilizar la Unidad Operativa como entrada?									
17	A) Los biestable Z ó C C) El biestable C									
	B) El biestable O exclusivamente D) Cualquiera de ellos, dependiendo de la operación									
	En un computador binario, la división de un número por una potencia de dos, se puede realizar:									
18	A) Con un circuito secuencial divisor exclusivamente C) Con un circuito desplazador a la derecha									
		D) Ninguna de las afirmaciones anteriores es correcta								
	En un sistema de representación en exceso 2 ⁿ⁻¹ (n es el nº de bits del formato), si queremos realizar la extensión de signo hacia otro sistema con mayor número de bits, y se conserva exactamente el mismo exceso 2 ⁿ⁻¹ , ¿cómo se hará?: A) Rellenando las posiciones sobrantes (las de más peso) con C) Rellenando las posiciones sobrantes (las de más peso) con									
19	"0s", tanto si el valor es positivo como negativo	"1s", tanto si el valor es positivo como negativo	Α							
	'	D) Las posiciones sobrantes (de más peso) se rellenarán con "0s" ó "1s", respectivamente si el valor es positivo o negativo	"0s"							
	En un sistema computador, un coprocesador:									
20	A) No mejora el rendimiento del computador nunca, lo hace siempre más lento B) No pone a disposición del programador más instrucciones	C) Comparte el Contador de Programa con la CPU D) Nigguna de las afirmaciones anteriores es correcta	С							
	de las que ya tenía la CPU	D) Ninguna de las allimaciones antenores es correcta								
	Dada una instrucción de un sistema computador:									
04		C) Los campos de Código de Operación y de Dirección siempre	A							
21		tienen el mismo tamaño	Α							
		D) El número de bits del campo Código de Operación depende								
		exclusivamente del número de operaciones posibles ara una instrucción de procesamiento de operando, aparte de								
	los accesos a memoria para buscar la instrucción:	ara aria monucolon de procesamiento de operando, aparte de								
22	· · · · · · · · · · · · · · · · · · ·	C) No implica accesos a memoria si el operando viene en la propia	Α							
	,	instrucción	$\overline{}$							
		D) Ninguna de las afirmaciones anteriores es correcta								
	Del modo de direccionamiento INMEDIATO se puede decir q									
23	A) Hay determinados tipos de instrucciones en los que no	C) Especifica el registro de propósito general en el que está el	Λ							
23	'	operando	Α							
		D) No existe en instrucciones aritméticas nunca								
0.4	El direccionamiento relativo a un registro índice de una insti	rucción concreta:	•							
24		C) Implica modificación del registro índice	C							
		D) Es siempre indirecto								
	Un repertorio de instrucciones de un computador se dice que es completo si puede realizar cualquier tarea computable; si									
25	además la puede realizar en un tiempo reducido se dice que es: A) Económico C) Único									
	· ·	C) Único D) Ninguna de las afirmaciones anteriores es correcta								
	B) Eficaz D) Ninguna de las afirmaciones anteriores es correcta Un Controlador de acceso directo a memoria (DMAC):									
26		C) Puede manejar los buses	C							
-0		D) No necesita ser programado	•							
	Una interrupción vectorizada:	_ / p. og. w aa								
0-		C) Es exclusiva para los dispositivos con capacidad de DMA								
27		D) Ninguna de las afirmaciones anteriores es correcta	Α							
	valor del Biestable de Inhibición de Interrupciones									
	Si cuando redondeamos el valor 0,011111 se obtiene el valor 0,0111, ¿qué técnica se ha aplicado?:									
28	A) Cualquiera de las tres técnicas estudiadas	C) La de redondeo propiamente dicho y la de truncamiento	В							
20	B) La de truncamiento o la de truncamiento y bit menos	D) Ninguna de las afirmaciones anteriores es correcta	D							
	significativo a 1									
	Un Controlador de Acceso Directo a Memoria (DMAC) es capaz de realizar, sin intervención alguna de la CPU:									
29	A) La transferencia de varios bloques de información no C) Cualquier operación de E/S completa consecutivos D) Ninguna de las efirmaciones enterieras es corrects.									
		D) Ninguna de las afirmaciones anteriores es correcta								
	Además del Controlador de Acceso Directo a Memoria (DMAC), otros dispositivos de E/S con capacidad de acceso directo a memoria:									
30		C) Son por ejemplo los procesadores de E/S	С							
00		D) Ninguna de las afirmaciones anteriores es correcta	_							
		Di minunia de las allittaciones afficildes es collecta								

Fdo.: Los profesores de la asignatura



EXAMEN DE ESTRUCTURA DE COMPUTADORES 2º Curso Grado Ingeniería Informática

Campus El Carmen, 17 de Septiembre de 2019

PROBLEMA 1. (2,5 puntos)

Dado el programa mostrado a continuación (Tabla 1), completar la plantilla que se suministra de forma que se muestre la ejecución del programa indicando la evolución de los registros empleados, del registro contador de programa (PC), el bit Z del registro de estado aritmético, así como de las posiciones de memoria implicadas. Para ello, suponer que:

- a) El programa está almacenado a partir de la dirección 01F0h de memoria.
- b) Inicialmente, el registro R1 contiene el valor 1, el biestable Z = 1 y el resto de registros el valor 0.
- c) Las instrucciones que afectan al biestable de estado Z son, además de la de comparación, las que implican operaciones aritméticas.
- d) El contenido inicial de registros y posiciones de memoria se muestra en la Tabla
 2. El resto de registros y posiciones de memoria contienen inicialmente el valor cero
- e) Los modos de direccionamiento empleados funcionan según se muestra en la Tabla 3.

Tabla 1. Programa a ejecutar										
Instrucción	Longitud									
JMP \$+0001h	2									
DEC .1	1									
LOAD 0050h[.1]	3									
ADD 0050h	2									
STORE 0050h	2									
LOAD .1	1									
CMP #0	1									
BNZ 01F3h	2									
NOP	1									

Tabla 2. Contenido inicial (Memoria y Registros)									
M(0050h)	M(0051h)	M(0052h)	R1						
00h	00h 10h		2						

Tabla 3. Modos de Direccionamiento									
Modo de direccionamiento	Prefijo/sufijo	Ejemplo							
DIRECTO ABSOLUTO A MEMORIA		ADD 18 ; AC ← AC+M(18)							
DIRECTO ABSOLUTO a Registro	Prefijo .	ADD .18 ; AC ← AC + R18							
DIRECTO RELATIVO a REGISTRO BASE	Corchete	ADD 18[3] ; R3 ← R3 -1							
con autopredecremento	[]	$AC \leftarrow AC + M(18 + R3)$							
DIRECTO RELATIVO a PC	Prefijo \$	ADD \$18 ; AC ← AC +M(PC+18)							

Una vez finalizado el ejercicio, obtener en decimal el valor final que almacena la posición de memoria M(0050h) y obtener su representación según el formato del estándar IEEE 754 de simple precisión.

PROBLEMA 2. (2,25 puntos)

Dado un sistema computador con bus de datos de 8 líneas y bus de direcciones de 20 líneas y con especificaciones de diseño para el sistema de mapa de memoria común:

- 256 Kposiciones de memoria para el sistema operativo, actualizable de forma continuada. Se ubicará siempre en posiciones de memoria consecutivas y en las últimas posiciones del mapa de memoria.
- 384 Kposiciones para diferentes aplicaciones actuales y futuras. En posiciones de memoria del mapa consecutivas y justo antes de las que ocupa el sistema operativo.
- 128 Kposiciones de memoria para los programas de inicialización; en las primeras posiciones del mapa de memoria. Estos programas de inicialización deben poder ser modificados y actualizados anualmente.
- Para la E/S se tiene un total de 128 Kposiciones implementadas, justo a continuación de las posiciones del mapa ocupadas por los programas de inicialización.
- Para la elección de los módulos de memoria y de E/S se debe tener en cuenta:
 - Se dispone de módulos de memoria de tipo SRAM, NOVRAM y UV-EPROM.
 - o La organización de los módulos de solo lectura es de 128Kx4.
 - o La organización de los módulos de lectura y escritura es de 128Kx8.
 - o Todos los módulos de E/S tienen una organización de 64Kx8.
 - O Debe primarse el coste en la elección de los módulos (el coste/bit de los módulos de SRAM es el menor y el de los módulos de NOVRAM el mayor).
- El tamaño básico inicial a considerar para el diseño del mapa de memoria debe ser de 128 Kposiciones.

Se pide:

- 1. Dibujar un esquema de **cada dispositivo elegido** para el diseño, justificando la elección, y detallando todas las líneas de comunicación de cada uno de esos tipos de módulos.
- 2. Diseñar el/los mapa/s de direcciones, indicando el espacio ocupado según los distintos tipos de módulos y función, así como la dirección de comienzo y finalización, en hexadecimal, de cada uno de esos espacios con usos diferentes.
- 3. Diseñar un esquema de conexión que se corresponda con el/los mapa/s definido/s en el apartado anterior. En este esquema debe aparecer: el Procesador, los módulos de memoria, los módulos de E/S, los circuitos que realizan la función de decodificación y cualquier otro circuito electrónico necesario para que el sistema pueda operar correctamente.

PROBLEMA 3. (2,25 puntos)

Disponemos de un sistema con CPU basada en banco de registros (con 256 registros de propósito general) y con las siguientes líneas: ADDR (bus de direcciones de 16 bits), DAT (bus de datos de 8 bits), BUSRQ y BUSACK (solicitud y concesión de los buses), INT e INTACK (solicitud y reconocimiento de interrupción), MEMREQ, RD y WR (control de accesos a memoria).

- a. Dibujar el contenido de estas líneas en hexadecimal (sin tener en cuenta el número de periodos necesarios para cada ciclo máquina u operación elemental) (se corregirá únicamente el cronograma), a lo largo del proceso siguiente:
 - 1- La CPU va a ejecutar las instrucciones LD R18, 3030h, LD R12, #18h, ADD R12, R18 y ST 2020h, R12. Suponer que la primera, segunda y tercera instrucción se encuentran en memoria a partir de la dirección 6000h; y la cuarta instrucción se encuentra situada en la posición de memoria obtenida al concatenar el vector de interrupción (parte de menos peso de la dirección) con el valor A0h (parte de más peso de la dirección). Los códigos de operación correspondientes a las instrucciones son respectivamente 00h, 11h, 22h y FFh. Considerar el tamaño de los operandos igual al tamaño del bus de datos.
 - 2- Durante el quinto ciclo de memoria, un controlador con DMA, solicita los buses para escribir en memoria los datos **AAh**, **BBh** y **CCh** a partir de la posición **0000h**. El controlador opera en modo carácter.
 - 3- Supongamos que estos datos eran los últimos para completar el bloque pendiente del controlador de DMA, de forma que a continuación se solicita una interrupción, enviando el vector de interrupción **1Fh** por el bus de datos, permaneciendo la línea de petición de interrupción activa todo el tiempo necesario para ser atendida.
- **b.** Definir el contenido final de los registros implicados y el de las direcciones de memoria cuyo contenido, antes de la ejecución de las instrucciones, se especifica a continuación:
 - 1- Contenido de la dirección 3030h = AAh
 - 2- Contenido de la dirección 3031h = AAh
 - 3- Contenido de la dirección 2020h = 18h
 - 4- Contenido de la dirección 2021h = 19h

Fdo.: Los profesores de la asignatura.



Plantilla 1. Ejercicio 1

Instrucción	PC							
INICIO								
INICIO	OTFOIL							

Plantilla 2 .. Nombre: **Apellidos:** ADDR() DAT() **BUSREQ BUSACK** INT INTACK **MEMREQ** RDWR
 Ciclo
 <th Tipo de ciclo Inicial Interm. 1 Interm. 2 Final