EXAMEN DE ESTRUCTURA DE COMPUTADORES. Campus de El Carmen, 8 de Febrero de 2019

Apellidos		Nombre		
Valor de cada:	Respuesta correcta + 0.10 Respuesta incorrecta - 0.05 Sin respuesta - 0.05	TIEMPO REALIZACIÓN EXAMEN: 30 minutos	$ \begin{array}{c} \text{TEST} \rightarrow \\ \text{P1} \rightarrow \\ \text{P2} \rightarrow \\ \text{P3} \rightarrow \\ \hline \text{NOTA} \rightarrow \end{array} $	

	En un Computador Von Neumann, las instrucciones y los da	atos se almacenan en la Memoria Principal según:	
1	A) Representaciones binarias	C) Representaciones en hexadecimal	Α
-	B) Nemotécnicos y binario, respectivamente	D) Ninguna de las afirmaciones anteriores es correcta	, ,
	En un computador Von Neumann, son consideradas instruc		
2	A) BC,BNC, BS, BNS, BZ, BNZ y JMP	C) BC, BS, RET, RETI y JMP	В
	B) CALL, RET y RETI	D) CALL, JMP, BS y BNS	_
		nemoria, X es una posición de memoria y R1 es un registro de	
	propósito general de la CPU, ¿cuántos accesos a memoria l		_
3	A) Necesita únicamente un acceso a memoria principal	C) Necesita de dos accesos a memoria principal	Α
	B) No puede realizarse puesto que un mismo registro no	D) Únicamente podría realizarse en un computador de 3	
	puede hacer de fuente y destino a la vez	direcciones y el nº de accesos dependerá del computador	
	Una arquitectura de computador Von Neumann de una direc		
4	A) No puede tener instrucciones sin campo de dirección	C) No tiene instrucciones para operaciones diádicas	В
	B) Es un computador basado en acumulador	D) Ninguna de las afirmaciones anteriores es correcta	
	¿Qué registro/s es/son imprescindibles en cualquier compu		
5	A) El Registro de Estado (SR) y el Registro de Instrucción (IR)	C) El Registro de Instrucción exclusivamente	Α
•	B) El Registro de Estado (SR), el Registro de Instrucción y el	D) Ninguna de las afirmaciones anteriores es correcta	$\overline{}$
	Registro Contador de Programa (PC)		
	Una información del tipo dato, almacenada en memoria, cor		
6		C) No puede almacenarse en un computador con tamaño de	D
•	asociada a una instrucción	palabra de memoria de 8 bits	
	B) Representa un valor numérico obligatoriamente	D) Puede representar distintos valores numéricos	
_	Un sistema de representación numérica con bit implícito:	0) 11 6 6 7 17	_
7	A) Representa valores reales enteros exclusivamente	C) No tiene mantisa fracción	В
	B) Tiene su mantisa normalizada	D) Ninguna de las afirmaciones anteriores es correcta	
0	¿Cuál o cuáles de los siguientes sistemas de representació		Ь
8	A) Binario puro con signo y C2	C) Binario puro con signo y C1	D
	B) Binario puro con signo, C1 y C2	D) Ninguna de las afirmaciones anteriores es correcta	
^	Dado el estándar IEEE 754 de simple precisión, cuando E =		D
9	A) Representa un valor en la zona desnormalizada	C) Únicamente puede representar + ó - ∞	В
	B) Representa un valor en la zona normalizada	D) Ninguna de las afirmaciones anteriores es correcta	
		nomio generador en un código polinomial o redundante cíclico,	_
10	¿qué grado tiene ese polinomio generador?:	C) 4	
	Λ\6		D
	A) 6 B) 8	,	ט
	B) 8	D) 7	ט
11	B) 8 En el diseño del Mapa de Memoria de un computador, la dec	D) 7 codificación INCOMPLETA de las direcciones implica:	
 1	B) 8 En el diseño del Mapa de Memoria de un computador, la dec A) Asociar a cada elemento varias posiciones del Mapa	D) 7 codificación INCOMPLETA de las direcciones implica: C) Mapa de Memoria No Común forzosamente	A
11	B) 8 En el diseño del Mapa de Memoria de un computador, la dec A) Asociar a cada elemento varias posiciones del Mapa B) Complicar la decodificación	D) 7 codificación INCOMPLETA de las direcciones implica: C) Mapa de Memoria No Común forzosamente D) Mapa de Memoria Común forzosamente	
	B) 8 En el diseño del Mapa de Memoria de un computador, la dec A) Asociar a cada elemento varias posiciones del Mapa B) Complicar la decodificación De las conexiones posibles de la memoria caché, indica la/s	D) 7 codificación INCOMPLETA de las direcciones implica: C) Mapa de Memoria No Común forzosamente D) Mapa de Memoria Común forzosamente que NO implica/n acceder siempre al bus de Memoria Principal:	A
	B) 8 En el diseño del Mapa de Memoria de un computador, la dec A) Asociar a cada elemento varias posiciones del Mapa B) Complicar la decodificación De las conexiones posibles de la memoria caché, indica la/s A) La conexión paralela	D) 7 codificación INCOMPLETA de las direcciones implica: C) Mapa de Memoria No Común forzosamente D) Mapa de Memoria Común forzosamente que NO implica/n acceder siempre al bus de Memoria Principal: C) La conexión serie	
	B) 8 En el diseño del Mapa de Memoria de un computador, la dec A) Asociar a cada elemento varias posiciones del Mapa B) Complicar la decodificación De las conexiones posibles de la memoria caché, indica la/s A) La conexión paralela B) Ambas conexiones	D) 7 codificación INCOMPLETA de las direcciones implica: C) Mapa de Memoria No Común forzosamente D) Mapa de Memoria Común forzosamente que NO implica/n acceder siempre al bus de Memoria Principal: C) La conexión serie D) Ninguna de las conexiones	A
12	B) 8 En el diseño del Mapa de Memoria de un computador, la dec A) Asociar a cada elemento varias posiciones del Mapa B) Complicar la decodificación De las conexiones posibles de la memoria caché, indica la/s A) La conexión paralela B) Ambas conexiones Dado un módulo de memoria NOVRAM, además de las lír	D) 7 codificación INCOMPLETA de las direcciones implica: C) Mapa de Memoria No Común forzosamente D) Mapa de Memoria Común forzosamente que NO implica/n acceder siempre al bus de Memoria Principal: C) La conexión serie D) Ninguna de las conexiones neas de alimentación, las A _i (dirección), las D _i (datos), la OE	A C
12	B) 8 En el diseño del Mapa de Memoria de un computador, la dec A) Asociar a cada elemento varias posiciones del Mapa B) Complicar la decodificación De las conexiones posibles de la memoria caché, indica la/s A) La conexión paralela B) Ambas conexiones Dado un módulo de memoria NOVRAM, además de las lír (habilitación de lectura), WE (habilitación de escritura) y CS	D) 7 codificación INCOMPLETA de las direcciones implica: C) Mapa de Memoria No Común forzosamente D) Mapa de Memoria Común forzosamente que NO implica/n acceder siempre al bus de Memoria Principal: C) La conexión serie D) Ninguna de las conexiones neas de alimentación, las A _i (dirección), las D _i (datos), la OE (selección de chip), ¿qué líneas necesita?:	A
12	B) 8 En el diseño del Mapa de Memoria de un computador, la dec A) Asociar a cada elemento varias posiciones del Mapa B) Complicar la decodificación De las conexiones posibles de la memoria caché, indica la/s A) La conexión paralela B) Ambas conexiones Dado un módulo de memoria NOVRAM, además de las lír (habilitación de lectura), WE (habilitación de escritura) y CS A) No necesita ninguna línea adicional	D) 7 codificación INCOMPLETA de las direcciones implica: C) Mapa de Memoria No Común forzosamente D) Mapa de Memoria Común forzosamente que NO implica/n acceder siempre al bus de Memoria Principal: C) La conexión serie D) Ninguna de las conexiones neas de alimentación, las A _i (dirección), las D _i (datos), la OE (selección de chip), ¿qué líneas necesita?: C) Recall y Store	A C
12	B) 8 En el diseño del Mapa de Memoria de un computador, la dec A) Asociar a cada elemento varias posiciones del Mapa B) Complicar la decodificación De las conexiones posibles de la memoria caché, indica la/s A) La conexión paralela B) Ambas conexiones Dado un módulo de memoria NOVRAM, además de las lír (habilitación de lectura), WE (habilitación de escritura) y CS A) No necesita ninguna línea adicional B) On/Off	D) 7 codificación INCOMPLETA de las direcciones implica: C) Mapa de Memoria No Común forzosamente D) Mapa de Memoria Común forzosamente que NO implica/n acceder siempre al bus de Memoria Principal: C) La conexión serie D) Ninguna de las conexiones neas de alimentación, las A _i (dirección), las D _i (datos), la OE (selección de chip), ¿qué líneas necesita?: C) Recall y Store D) Ninguna de las afirmaciones anteriores es correcta	A C
2	B) 8 En el diseño del Mapa de Memoria de un computador, la dec A) Asociar a cada elemento varias posiciones del Mapa B) Complicar la decodificación De las conexiones posibles de la memoria caché, indica la/s A) La conexión paralela B) Ambas conexiones Dado un módulo de memoria NOVRAM, además de las lír (habilitación de lectura), WE (habilitación de escritura) y CS A) No necesita ninguna línea adicional B) On/Off La traducción de direcciones de memoria principal a direc	D) 7 codificación INCOMPLETA de las direcciones implica: C) Mapa de Memoria No Común forzosamente D) Mapa de Memoria Común forzosamente que NO implica/n acceder siempre al bus de Memoria Principal: C) La conexión serie D) Ninguna de las conexiones neas de alimentación, las A _i (dirección), las D _i (datos), la OE (selección de chip), ¿qué líneas necesita?: C) Recall y Store	A C
3	B) 8 En el diseño del Mapa de Memoria de un computador, la dec A) Asociar a cada elemento varias posiciones del Mapa B) Complicar la decodificación De las conexiones posibles de la memoria caché, indica la/s A) La conexión paralela B) Ambas conexiones Dado un módulo de memoria NOVRAM, además de las lír (habilitación de lectura), WE (habilitación de escritura) y CS A) No necesita ninguna línea adicional B) On/Off La traducción de direcciones de memoria principal a directalgoritmos de reemplazo:	D) 7 codificación INCOMPLETA de las direcciones implica: C) Mapa de Memoria No Común forzosamente D) Mapa de Memoria Común forzosamente que NO implica/n acceder siempre al bus de Memoria Principal: C) La conexión serie D) Ninguna de las conexiones neas de alimentación, las A _i (dirección), las D _i (datos), la OE (selección de chip), ¿qué líneas necesita?: C) Recall y Store D) Ninguna de las afirmaciones anteriores es correcta ciones de memoria caché, asignación de espacio en caché y	A C C
12	B) 8 En el diseño del Mapa de Memoria de un computador, la dec A) Asociar a cada elemento varias posiciones del Mapa B) Complicar la decodificación De las conexiones posibles de la memoria caché, indica la/s A) La conexión paralela B) Ambas conexiones Dado un módulo de memoria NOVRAM, además de las lír (habilitación de lectura), WE (habilitación de escritura) y CS A) No necesita ninguna línea adicional B) On/Off La traducción de direcciones de memoria principal a direc	D) 7 codificación INCOMPLETA de las direcciones implica: C) Mapa de Memoria No Común forzosamente D) Mapa de Memoria Común forzosamente que NO implica/n acceder siempre al bus de Memoria Principal: C) La conexión serie D) Ninguna de las conexiones neas de alimentación, las A _i (dirección), las D _i (datos), la OE (selección de chip), ¿qué líneas necesita?: C) Recall y Store D) Ninguna de las afirmaciones anteriores es correcta ciones de memoria caché, asignación de espacio en caché y C) Se resuelven por hardware la traducción de direcciones y los	A C
12	B) 8 En el diseño del Mapa de Memoria de un computador, la dec A) Asociar a cada elemento varias posiciones del Mapa B) Complicar la decodificación De las conexiones posibles de la memoria caché, indica la/s A) La conexión paralela B) Ambas conexiones Dado un módulo de memoria NOVRAM, además de las lír (habilitación de lectura), WE (habilitación de escritura) y CS A) No necesita ninguna línea adicional B) On/Off La traducción de direcciones de memoria principal a direc algoritmos de reemplazo: A) Se resuelven siempre por software exclusivamente	D) 7 codificación INCOMPLETA de las direcciones implica: C) Mapa de Memoria No Común forzosamente D) Mapa de Memoria Común forzosamente que NO implica/n acceder siempre al bus de Memoria Principal: C) La conexión serie D) Ninguna de las conexiones neas de alimentación, las A _i (dirección), las D _i (datos), la OE (selección de chip), ¿qué líneas necesita?: C) Recall y Store D) Ninguna de las afirmaciones anteriores es correcta ciones de memoria caché, asignación de espacio en caché y C) Se resuelven por hardware la traducción de direcciones y los otros dos por software	A C C
12	B) 8 En el diseño del Mapa de Memoria de un computador, la dec A) Asociar a cada elemento varias posiciones del Mapa B) Complicar la decodificación De las conexiones posibles de la memoria caché, indica la/s A) La conexión paralela B) Ambas conexiones Dado un módulo de memoria NOVRAM, además de las lír (habilitación de lectura), WE (habilitación de escritura) y CS A) No necesita ninguna línea adicional B) On/Off La traducción de direcciones de memoria principal a direc algoritmos de reemplazo: A) Se resuelven siempre por software exclusivamente B) Se resuelven siempre por hardware exclusivamente	D) 7 codificación INCOMPLETA de las direcciones implica: C) Mapa de Memoria No Común forzosamente D) Mapa de Memoria Común forzosamente que NO implica/n acceder siempre al bus de Memoria Principal: C) La conexión serie D) Ninguna de las conexiones neas de alimentación, las A _i (dirección), las D _i (datos), la OE (selección de chip), ¿qué líneas necesita?: C) Recall y Store D) Ninguna de las afirmaciones anteriores es correcta ciones de memoria caché, asignación de espacio en caché y C) Se resuelven por hardware la traducción de direcciones y los otros dos por software D) No son necesarios en algunos sistemas con memoria caché	A C C
13	B) 8 En el diseño del Mapa de Memoria de un computador, la dec A) Asociar a cada elemento varias posiciones del Mapa B) Complicar la decodificación De las conexiones posibles de la memoria caché, indica la/s A) La conexión paralela B) Ambas conexiones Dado un módulo de memoria NOVRAM, además de las lír (habilitación de lectura), WE (habilitación de escritura) y CS A) No necesita ninguna línea adicional B) On/Off La traducción de direcciones de memoria principal a direc algoritmos de reemplazo: A) Se resuelven siempre por software exclusivamente B) Se resuelven siempre por hardware exclusivamente	D) 7 codificación INCOMPLETA de las direcciones implica: C) Mapa de Memoria No Común forzosamente D) Mapa de Memoria Común forzosamente que NO implica/n acceder siempre al bus de Memoria Principal: C) La conexión serie D) Ninguna de las conexiones neas de alimentación, las A _i (dirección), las D _i (datos), la OE (selección de chip), ¿qué líneas necesita?: C) Recall y Store D) Ninguna de las afirmaciones anteriores es correcta ciones de memoria caché, asignación de espacio en caché y C) Se resuelven por hardware la traducción de direcciones y los otros dos por software	A C C
111 12 13 14	B) 8 En el diseño del Mapa de Memoria de un computador, la dec A) Asociar a cada elemento varias posiciones del Mapa B) Complicar la decodificación De las conexiones posibles de la memoria caché, indica la/s A) La conexión paralela B) Ambas conexiones Dado un módulo de memoria NOVRAM, además de las lír (habilitación de lectura), WE (habilitación de escritura) y CS A) No necesita ninguna línea adicional B) On/Off La traducción de direcciones de memoria principal a direc algoritmos de reemplazo: A) Se resuelven siempre por software exclusivamente B) Se resuelven siempre por hardware exclusivamente Dado un espacio de memoria con organización de 64	D) 7 codificación INCOMPLETA de las direcciones implica: C) Mapa de Memoria No Común forzosamente D) Mapa de Memoria Común forzosamente que NO implica/n acceder siempre al bus de Memoria Principal: C) La conexión serie D) Ninguna de las conexiones neas de alimentación, las A _i (dirección), las D _i (datos), la OE (selección de chip), ¿qué líneas necesita?: C) Recall y Store D) Ninguna de las afirmaciones anteriores es correcta ciones de memoria caché, asignación de espacio en caché y C) Se resuelven por hardware la traducción de direcciones y los otros dos por software D) No son necesarios en algunos sistemas con memoria caché	A C C

	Si un computador no tiene ningún circuito, ni combinacional ni sec podrá realizarla?:	uencial, que realice una operación de división, ¿cómo	
16		iante un programa	Α
		una de las afirmaciones anteriores es correcta	
	Los biestables de estado aritmético (Z, O, C), que forman parte de		
	A) Los utiliza como entrada la Unidad de Control C) La L		
17		Iguno/s de ellos como entrada	С
	B) Los utiliza como entrada la Unidad Operativa D) Defir	ne sus valores la Unidad de Control siempre	
	exclusivamente	·	
	En un computador binario, la multiplicación de un número por una	potencia de dos, se puede realizar:	
18		un circuito desplazador a la derecha	D
		una de las afirmaciones anteriores es correcta	_
	En un sistema de representación en exceso 2 ⁿ⁻¹ (n es el nº de bits de	el formato), si queremos realizar la extensión de signo	
	hacia otro sistema con mayor número de bits, y se conserva exacta	mente el mismo exceso 2 ⁿ⁻¹ , ¿cómo se hará?:	
19	A) No se puede realizar, es imposible C) Relle	enando las posiciones sobrantes (las de más peso) con	В
19	"1s", tar	nto si el valor es positivo como negativo	D
	B) Rellenando las posiciones sobrantes (las de más peso) con D) Las p	posiciones sobrantes (de más peso) se rellenarán con "0s"	
	"0s", tanto si el valor es positivo como negativo ó "1s", r	espectivamente si el valor es positivo o negativo	
	En un sistema computador, un coprocesador:		
		mejora el rendimiento del computador nunca, lo hace	
20		e más lento	В
	B) Incrementa el repertorio de instrucciones máquina que D) Ning	una de las afirmaciones anteriores es correcta	
L	puede utilizar un programador		
	Dada una instrucción de un sistema computador:		
	A) Su campo Código de Operación, especifica el tipo de C) Los		
21		el mismo tamaño	Α
		úmero de bits del campo Código de Operación depende	
		vamente del número de operaciones posibles	
	El modo de direccionamiento directo absoluto a memoria, aparte de		_
22		de no implicar más accesos a memoria	C
		una de las afirmaciones anteriores es correcta	
	Del modo de direccionamiento INMEDIATO se puede decir que: A) Especifica el registro de propósito general en el que está el C) Hay	determinades tines de instrucciones en les que no nuedo	_
23		determinados tipos de instrucciones en los que no puede	C
	operando existir ja B) No es muy normal que exista en un microprocesador D) No e	existe en instrucciones aritméticas nunca	_
	El direccionamiento <i>relativo</i> de una instrucción concreta, es:	Alste en instrucciones antineticas narioa	
24		cto e Indirecto a la vez	D
27	1 / /	cto o Indirecto	ט ו
	Un repertorio de instrucciones de un computador se dice que es co		
		en presentar distintas operaciones, distintos modos de	
25		namiento y distintos tipos de operandos obligatoriamente	D
		una de las afirmaciones anteriores es correcta	
	Un Controlador de acceso directo a memoria (DMAC):		
26		naneja los buses nunca	D
-0		esita ser programado	
	Una interrupción vectorizada:		
		xclusiva para los dispositivos con capacidad de DMA	
27	B) Es atendida siempre por la CPU, independientemente del D) Ning	una de las afirmaciones anteriores es correcta	D
	valor del Biestable de Inhibición de Interrupciones		
	Si cuando redondeamos el valor 0,011101 se obtiene el valor 0,0111	, ¿qué técnica se ha aplicado?:	
28		e redondeo propiamente dicho exclusivamente	Α
1	, , , ,	una de las afirmaciones anteriores es correcta	-
	Un Controlador de Acceso Directo a Memoria (DMAC) es capaz de r		
29	· , , ,	quier operación de E/S	В
1		una de las afirmaciones anteriores es correcta	_
	Además del Controlador de Acceso Directo a Memoria (DMAC), otro		
	a memoria:		
30	A) Son todos los dispositivos de E/S con capacidad de provocar C) No e	xisten	В
	interrupciones		_
	B) Son los Procesadores de E/S D) Ning	una de las afirmaciones anteriores es correcta	
	, 3		



EXAMEN DE ESTRUCTURA DE COMPUTADORES 2º Curso Grado Ingeniería Informática

Campus El Carmen, 8 de Febrero de 2019

PROBLEMA 1. (2,5 puntos)

Resolver las siguientes cuestiones:

1.1 Dado el extracto de código de un programa en ensamblador mostrado en la Tabla 1 y almacenado a partir de la posición de memoria 0100H, completar la Plantilla 1 adjunta indicando el contenido de los registros y posiciones de memoria que intervienen durante la ejecución de dicho programa. La Tabla 2 recoge el contenido de registros y posiciones de memoria al inicio del programa. El resto de registros y de posiciones de memoria se encuentran inicialmente a cero.

Cualquier interrupción no programada (desbordamiento, división por cero, etc.) que se genere, obliga al sistema a bifurcar a la dirección 0111H.

Tabla 1. Programa a	ejecutar
Instrucción	Longitud
MOVE .1, #3	2
ADD .2, Ah[.3++]	3
DEC .1	1
JNZ \$-6	2
DIV .2,[.4]	2
SUB .2, Ah[3]	3
CMP .3,#0	2
JNE 010Ah	2
NOP	1

Tab		enido de r nes de mem	_	Y
M(0003h)	M(000Ah)	M(000Bh)	M(000Ch)	R4
00h	02h	04h	06h	03h

- 1.2 Si el sistema computador correspondiente al apartado 1.1, puede ejecutar un total de 200 instrucciones diferentes, dispone de un banco de 64 registros de propósito general, y la memoria está organizada de forma que la dirección más alta a la que puede acceder es la FFFFh y el ancho de palabra es de 8 bits., obtener de forma justificada el formato de instrucción correspondiente a las instrucciones: DEC .1 y JNE 010Ah.
 - 1.3 Representar según el formato del estándar IEEE 754 de simple precisión el valor final que almacena la posición de memoria M(0003h) y del registro R4.

PROBLEMA 2. (2,25 puntos)

Dado un sistema computador cuyo mapa de memoria se muestra sobre la Figura 1.




Figura 1. Organización del mapa de memoria del sistema.

Teniendo en cuenta que los módulos de los que se dispone son los siguientes:

- Módulos de sólo lectura de 128Kp x 16.
- Módulos de L/E no volátil de 512kp x 8.
- Módulos de E/S de 64kp x 16.

Se pide:

- a) Indicar el tipo de mapa de memoria implementado en el sistema (Mapa de Memoria Común o No común) y el tamaño base establecido.
- b) Dar un esquema de cada módulo de memoria empleado, indicando todas sus líneas de conexión. Indicar posibles aplicaciones para las que se utilizará cada tipo de módulo.
- c) Detallar mediante un esquema, la distribución de los módulos sobre el mapa de memoria (distribución de módulos, número de módulos por fila, etc.).
- d) En base al diseño del mapa de memoria definido en el apartado anterior, dar un esquema de conexión completo entre la CPU y los módulos de memoria y de E/S (identificar el Procesador, los módulos de memoria, los módulos de E/S, los circuitos que realizan la función de decodificación y cualquier otro circuito electrónico necesario para que el sistema pueda operar correctamente).

PROBLEMA 3. (2,25 puntos)

Considerando un sistema computador basado en acumulador, con las siguientes líneas: **ADDR** (bus de direcciones de 16 bits), DAT (bus de datos de 8 bits), **BUSRQ** y **BUSACK** (solicitud y concesión de los buses), **INT** e **INTACK** (solicitud y reconocimiento de interrupción), **MEMREQ**, **RD** y **WR** (control de accesos a memoria).

- 3.1 Dibujar el contenido de estas líneas con información en HEXADECIMAL (sin tener en cuenta el número de periodos necesarios para cada ciclo máquina u operación elemental) (se corregirá únicamente lo que aparezca en la hoja del cronograma, Plantilla 2), a lo largo del proceso siguiente:
 - 1- La CPU ejecuta las instrucciones **LOAD [1515h]**, **SUB #0Ah**, y **STORE 5050h**. Suponer que la primera y segunda instrucción se encuentran en memoria a partir

- de la dirección **0000h**; y la tercera instrucción se encuentra situada a partir de la posición de memoria obtenida de multiplicar el vector de interrupción por **0004h**. Los códigos de operación correspondientes a las instrucciones son respectivamente **01h**, **02h** y **03h**. Considerar el tamaño de los operandos igual al tamaño del bus de datos.
- 2- Durante el sexto ciclo de memoria, un controlador con DMA, solicita los buses para escribir en memoria los datos **AAh**, **BBh** y **CCh** a partir de la posición **BB00h**. El controlador opera en modo byte.
- 3- Supongamos que estos datos eran los últimos para completar el bloque pendiente del controlador de DMA, de forma que a continuación se solicita una interrupción, enviando el vector de interrupción **1Ch** por el bus de datos, permaneciendo la línea de petición de interrupción activa hasta ser atendida.
- **b.** Definir los contenidos (en hexadecimal) que van teniendo todos los elementos de almacenamiento implicados. El contenido de dichos elementos de almacenamiento al comienzo de la ejecución de las instrucciones es nulo o el especificado en la relación siguiente:
 - Acumulador = 21h
 - Dirección 1212h = A0h
 - Dirección 1515h = 12h
 - Dirección 1516h = 12h
 - Dirección 5050h = EEh
 - Dirección 5051h = FFh
 - Dirección EEFFh = AAh

Los profesores de la asignatura.



Plantilla 1. Ejercicio 1

Instrucción	PC							
INICIO	0100h							

Plantilla 2																						
Apellidos:		•••••					• • • • • •	• • • • • •	• • • • • •					N	Nomb	re:						
ADDR()																						
DAT()																						
BUSREQ																						
BUSACK																						
INT																						
INTACK																						
MEMREQ																						
RD																						
WR									-													
	Ciclo 1º	Ciclo 2º	Ciclo 3°	Ciclo 4°	Ciclo 5°	Ciclo 6°	Ciclo 7°	Ciclo 8°	Ciclo 9°	Ciclo 10°	Ciclo 11°	Ciclo 12°	Ciclo 13°	Ciclo 14°	Ciclo 15°	Ciclo 16°	Ciclo 17°	Ciclo 18°	Ciclo 19°	Ciclo 20°	Ciclo 21°	Ciclo 22°
Tipo de ciclo																						
Inicial																						
Interm. 1																						
Interm. 2																						
Final																						