EXAMEN DE ESTRUCTURA DE COMPUTADORES

(Convocatoria Ordinaria)

La Rábida, 24 de Enero de 2018

PROBLEMA 1. (2,25 puntos)

Resolver las siguientes cuestiones:

- 1. Dados los modos de direccionamiento mostrados en la Tabla 1 para un computador de una dirección basado en acumulador, **especificar los distintos formatos de instrucción posibles** para cada uno de los modos de direccionamiento, suponiendo que:
 - a) El tamaño de la palabra de memoria del computador es de 32 bits y el número de bits del formato de las instrucciones debe ser un múltiplo de esta palabra.
 - b) El sistema computador es capaz de ejecutar un total de 1023 instrucciones diferentes.
 - c) El sistema computador tiene un banco de 64 registros de propósito general (R1-R64).
 - d) El valor más alto que puede tomar el dato inmediato según el sistema de representación binario natural con signo es +2²¹-1.
 - e) El máximo espacio de memoria direccionable es de 4Mposiciones.
 - f) Todos los formatos de instrucción coinciden en el número de bits.

Tabla 1. Modos de direccionamiento											
Modo de direccionamiento	Prefijo/sufijo	Ejemplo	Operaciones que se realizan								
INMEDIATO	Prefijo #	ADD #18	AC ← AC +18								
DIRECTO ABSOLUTO a MEMORIA		ADD 18	$AC \leftarrow AC + M(18)$								
DIRECTO RELATIVO a REGISTRO BASE	Corchete [.]	ADD 18[.1]	$AC \leftarrow AC + M(18 + RB1)$								

2. Si los registros del sistema tienen un tamaño de 32 bits, indicar el valor más alto diferente de infinito que puede almacenar un registro considerando que el número viene expresado en el estándar IEEE P754 de simple precisión. Justificar las operaciones realizadas.

PROBLEMA 2. (2,5 puntos)

Dado un sistema computador con bus de datos de 8 líneas y bus de direcciones de 16 líneas y con especificaciones de diseño para el sistema de memoria y E/S:

- Mapa de memoria no común.
- 24 Kposiciones de memoria para el sistema operativo, que puede ser modificado a lo largo de la vida del computador. Se ubicará siempre justo a continuación de los programas de inicialización.
- 16 Kposiciones para diferentes aplicaciones actuales y futuras. Se ubicarán siempre en las últimas posiciones del mapa.
- 8 Kposiciones de memoria para los programas de inicialización; en las primeras posiciones del mapa de memoria. Estos programas de inicialización deben poder ser modificados a lo largo de la vida del computador.
- El espacio de direcciones para la E/S tiene un total de 256 posiciones, direccionadas con los bits de menos peso del bus de direcciones; siendo necesario implementar la mitad de ese espacio, dejando libres 64 posiciones antes y 64 posiciones después, de las ocupadas con módulos de E/S.
- Para la elección de los módulos de memoria hay que tener en cuenta:
 - o Los módulos de memoria de sólo L tienen una organización de 8Kx8.
 - Los módulos de L/E tienen una organización de 8Kx4.
 - No se dispone de ningún sistema de alimentación ininterrumpida para módulos de memoria (no se dispone de batería alguna).
 - o Todos los módulos de E/S tienen una organización de 32x8.

- El tamaño básico, aunque puede ser cualquiera que decidiéramos, es obligatorio elegir el que facilite el diseño de la/s función/es de decodificación.
- La decodificación debe ser obligatoriamente completa en todo el diseño.

Se pide:

- 1. Dibujar un esquema de cada dispositivo elegido para el diseño, justificando la elección, y detallando todas las líneas de comunicación.
- 2. Diseñar el/los mapa/s de direcciones.
- 3. Diseñar un esquema de conexión que se corresponda con el/los mapa/s definido/s en el apartado anterior. En este esquema debe aparecer: el Procesador, los módulos de memoria, los módulos de E/S, los circuitos que realizan la función de decodificación y cualquier otro circuito electrónico necesario para que el sistema pueda operar correctamente.

PROBLEMA 3. (2,25 puntos)

Disponemos de un sistema con CPU basada en banco de registros (para seleccionar un registro del banco de registros se emplean 8 líneas) y con las siguientes líneas: **ADDR** (bus de direcciones de 16 bits), DAT (bus de datos de 8 bits), **BUSRQ** y **BUSACK** (solicitud y concesión de los buses), **INT** e **INTACK** (solicitud y reconocimiento de interrupción), **MEMREQ**, **RD** y **WR** (control de accesos a memoria).

- a. Dibujar el contenido de estas líneas con información en hexadecimal (sin tener en cuenta el número de periodos necesarios para cada ciclo máquina u operación elemental) (se corregirá únicamente lo que aparezca en la hoja del cronograma), a lo largo del proceso siguiente:
 - 1- La CPU ejecuta las instrucciones MOVE .1, [1515h], SUB .2, .3, INC .1, y MOVE 5050h, .1. Suponer que la primera, segunda y tercera instrucción se encuentran en memoria a partir de la dirección FF00h; y la cuarta instrucción se encuentra situada a partir de la posición de memoria obtenida de sumar el vector de interrupción con el valor 0011h. Los códigos de operación correspondientes a las instrucciones son respectivamente 01h, 11h, 22h y 33h. Considerar el tamaño de los operandos igual al tamaño del bus de datos.
 - 2- Durante el sexto ciclo de memoria, un controlador con DMA, solicita los buses para escribir en memoria los datos AAh, BBh y CCh a partir de la posición BB00h. El controlador opera en modo byte.
 - 3- Supongamos que estos datos eran los últimos para completar el bloque pendiente del controlador de DMA, de forma que a continuación se solicita una interrupción, enviando el vector de interrupción AAh por el bus de datos, permaneciendo la línea de petición de interrupción activa hasta ser atendida.
- **b.** Definir los contenidos (en hexadecimal) que van teniendo todos los elementos de almacenamiento implicados. El contenido de dichos elementos de almacenamiento al comienzo de la ejecución de las instrucciones es nulo o el especificado en la relación siguiente:
 - A- Contenido de los registros:
 - Registro R1 = 00h
 - Registro R2 = F0h
 - Registro R3 = 0Fh
 - B- Contenido de las posiciones de memoria:
 - Dirección 1212h = 0Ah
 - Dirección 1515h = 12h
 - Dirección 1516h = 12h
 - Dirección 5050h = EEh
 - Dirección 5051h = FFh
 - Dirección EEFFh = AAh

Apellidos:															Nomb	re:					••••	
	L	I	l	ı	1		ı		ı	l	l	I	1	I								
ADDR()																						
DAT()																						
BUSREQ																						
BUSACK																						
INT																						
INTACK																						
MEMREQ																						
RD																						
WR																						
	Ciclo 1°	Ciclo 2°	Ciclo 3°	Ciclo 4°	Ciclo 5°	Ciclo 6°	Ciclo 7°	Ciclo 8°	Ciclo 9°	Ciclo 10°	Ciclo 11º	Ciclo 12°	Ciclo 13°	Ciclo 14°	Ciclo 15°	Ciclo 16°	Ciclo 17°	Ciclo 18°	Ciclo 19°	Ciclo 20°	Ciclo 21°	Ciclo 22°
Tipo de ciclo		ļ	ļ	ļ	<u> </u>		<u> </u>	ļ	<u> </u>			<u> </u>	ļ	<u> </u>					ļ			
	 	' 	<u> </u>	' 		·	·	<u>'</u>	<u> </u>	' 	1	' 	·	<u>'</u>	1			<u>'</u>	1			' '
Turinina																						
Inicial																						
Interm. 1																						
Interm. 2																						
Final																						