EXAMEN DE ESTRUCTURA DE COMPUTADORES. La Rábida, 8 de Febrero de 2016

Apellidos		 Nombre		
Valor de cada:	Respuesta correcta Respuesta incorrecta Sin respuesta	TIEMPO REALIZACIÓN EXAMEN: 30 minutos	$TEST \rightarrow P1 \rightarrow P2 \rightarrow$	
			P3 →	
			NOTA →	

	En la arquitectura Von Neumann, atendiendo a los dos	tipos de informaciones que se pueden leer de la Memoria								
1	Principal (instrucciones y datos): A) Las instrucciones son manejadas por la Unidad de Control	C) Para los datos hay unas combinaciones binarias reservadas								
	los datos	D) La Unidades de E/S decodifican las instrucciones de todos los programas presentes en la Memoria Principal								
	Dadas las instrucciones JMP 0B800h y IRET:									
2	A) Ambas son instrucciones de bifurcación incondicionales B) Sólo una de ellas es de bifurcación incondicional	C) Ambas son instrucciones de bifurcación condicionales D) Ninguna de las afirmaciones anteriores es correcta								
	Dada la operación A ← R1 - R2, siendo A una posición de m	emoria y R1 y R2 dos registros de propósito general:								
	A) Necesita al menos de un acceso a memoria	C) No necesita de acceso a memoria alguno								
,	B) Si se puede realizar, siempre es suficiente con una instrucción	D) Únicamente puede realizarse en un computador de 3 direcciones								
	En el computador Von Neumann:									
ı	A) Unas instrucciones se decodifican y otras no	C) No es necesario que se almacene previamente la información en la memoria principal antes de procesarse								
	B) Deben existir instrucciones de bifurcación condicional	D) Ninguna de las afirmaciones anteriores es correcta								
	Si un computador tiene registro Contador de Programa:									
5	A) Puede ser de 4 direcciones	C) Puede ser de cualquier número de direcciones								
	B) Puede ser de 3 direcciones	D) Ninguna de las afirmaciones anteriores es correcta								
	Indica posibles tamaños que puede tener la información alr									
;	A) Sólo puede coincidir con el tamaño de la palabra de memoria									
	B) Sólo puede ser de tamaño byte o palabra	D) Nunca puede ser mayor que cuatro palabras								
		representación en los que su valor equivalente decimal es								
	negativo:	representation en los que su valor equivalente decimal es								
•	A) Signo magnitud y exceso Z = 2 ⁿ⁻¹	C) Binario puro con signo y complemento a 2								
	B) Binario puro sin signo y exceso Z = 2 ⁿ⁻¹	D) Complemento a 1 y exceso Z = 2 ⁿ⁻¹								
	Dodg of valor equivalents desired 0.5: indicated size	na en el que es posible obtener su representación exacta								
		ia en ei que es posible obtener su representación exacta								
;	equivalente: A) En coma fija sin signo	C) Es necesario un sistema en coma flotante con mantisa								
	D)	fracción obligatoriamente								
	B) Es necesario un sistema en coma flotante obligatoriamente	D) Sólo es posible con el binario puro con signo								
	Dado el estándar IEEE 754 de doble precisión, cuando E = 1									
)	A) Representa la zona desnormalizada	C) Representa indeterminaciones del tipo 0/0								
	B) Representa la zona normalizada	D) Representa el valor + ó - ∞								
0	de polinomio en la variable "x" y coeficientes "1" ó "0" es:	mio generador es 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1, su expresión								
-	A) $P(x) = x^{17} + x^{13} + x^{6} + x$	C) $P(x) = x^4 + x^2 + x + 1$								
	B) $P(x) = x^{16} + x^{12} + x^5 + 1$	D) Ninguna de las afirmaciones anteriores es correcta								
	Dado un sistema computador con 30 líneas en el bus d considerando un sistema con mapa de memoria no común,	e direcciones y mapa de memoria común, ocupado al 50%,								
1	A) Puede aplicarse tanto decodificación completa como									
	incompleta									
	B) No se puede aplicar decodificación incompleta D) Ninguna de las afirmaciones anteriores es correcta									
	De las conexiones de la memoria caché, indica la que no im									
2	A) La conexión paralela	C) La conexión mixta								
	B) Ambas conexiones	D) Ninguna de las afirmaciones anteriores es correcta								
2	y CS (selección de chip):	es líneas: A _i (dirección), D _i (datos), OE (habilitación de lectura)								
3	A) Se trata de un módulo tipo RAM	C) Se trata de un módulo tipo ROM o PROM								
	B) Se trata de un módulo tipo DRAM	D) Se trata de un módulo de E/S								
	Los mecanismos de protección de la memoria principal pue	eden implicar:								
	A) Hardware	C) Al Sistema Operativo únicamente								
+	B) Software únicamente	D) Ninguna de las afirmaciones anteriores es correcta								
4										
4 —	Dado un espacio de memoria con organización de 64 Kposi	ciones y 8 bits en cada posición, se puede cubrir:								
4 5	Dado un espacio de memoria con organización de 64 Kposi A) Con 1 módulo de 64Kx4	ciones y 8 bits en cada posición, se puede cubrir: C) Con 16 módulos de 8Kx4								

	De las cuatro formas que se puede realizar una operación (a	aritmética, lógica,), la forma más lenta es mediante:							
16	A) Un circuito combinacional	C) Un circuito secuencial con unidad de control propia							
	B) Un circuito secuencial con la unidad de control de la CPU	D) Ninguna de las afirmaciones anteriores es correcta							
	Una unidad operativa capaz de realizar operaciones tanto de	e datos enteros como en coma flotante (FP) suele tener:							
17	A) Dos bancos de registros: uno para enteros y otro para FP	C) Un único banco de registro para enteros y para FP							
	B) Un único banco de registros de tamaño doble palabra	D) Ninguna de las afirmaciones anteriores es correcta							
	La multiplicación de un número por una potencia de dos, se	e puede realizar:							
18	A) Con un circuito desplazador	C) Con un circuito combinacional multiplicador exclusivamente							
	B) Con un circuito secuencial multiplicador exclusivamente	D) Ninguna de las afirmaciones anteriores es correcta							
	La operación de extensión de signo de un valor representado								
19	A) No se puede realizar	C) Implica rellenar las posiciones sobrantes con "1s"							
	B) Implica rellenar las posiciones sobrantes con "0s"	D) Depende del valor del exceso							
	Un coprocesador:								
20	A) No tiene definida instrucciones propias	C) No tiene contador de programa propio							
	B) No es un procesador	D) Tiene que ser matemático a la fuerza							
	El campo código de operación de una instrucción:								
0.1	A) Puede indicar o no la operación	C) Tiene siempre el mismo nº de bits en todas las instrucciones							
21	D) N	de un determinado procesador							
	B) Nunca indica el tipo de operando que interviene en la	D) Define los modos de direccionamiento de los operandos							
	operación El modo de direccionamiento directo absoluto a memoria, a	narte de los accesos a memoria para huscar la instrucción:							
22	A) Implica siempre un acceso a memoria	C) No implica accesos a memoria							
	B) Puede no implicar acceso a memoria	D) Ninguna de las afirmaciones anteriores es correcta							
	Del modo de direccionamiento inmediato se puede decir qu								
23	A) Puede existir para todo tipo de instrucciones	C) No tiene ninguna utilidad							
	B) El operando hay que buscarlo en memoria	D) Ninguna de las afirmaciones anteriores es correcta							
	Comparando los direccionamientos directo relativo a regist								
24	A) El relativo a registro base implica modificación del registro	C) Ambos implican modificación del registro							
24	B) El relativo a registro índice implica un formato de	D) El relativo a registro índice implica modificación del registro							
	instrucción mayor que el relativo a registro base								
		ualquier repertorio de instrucciones es que sea completo, es							
	decir:								
25		C) Que sea capaz de realizar cualquier tarea que se pueda							
	de Turing	realizar en la máquina de Turing							
_	B) Que tenga cuantas más instrucciones mejor Un Canal de E/S:	D) Ninguna de las afirmaciones anteriores es correcta							
	A) Es un Controlador de Acceso Directo a Memoria	C) Tiene capacidad de acceso directo a memoria							
26	,								
	capacidad de provocar una interrupción	a Memoria							
	En una interrupción vectorizada:	a wentend							
		C) El dispositivo que interrumpe ejecuta la Rutina de Tratamiento							
07	relativa a la dirección de comienzo de la Rutina de								
27	Tratamiento de la Interrupción	·							
	B) El vector de interrupción se encuentra siempre definido en	D) No se puede prohibir							
	las primeras posiciones del mapa de memoria del sistema	, , ,							
	En la Gestión Centralizada de Priodidades:								
		C) Los mismos peticionarios se ponen de acuerdo entre si para							
28	servicio	determinar quién se queda con el uso del recurso							
		D) Ninguna de las afirmaciones anteriores es correcta							
	la memoria								
00	Un Controlador de Acceso Directo a Memoria es capaz de re								
29	A) Varias operaciones de E/S	C) La transferencia de un bloque de información							
<u></u>	B) Una operación de E/S	D) Ninguna de las afirmaciones anteriores es correcta							
20	En la técnica de redondeo denominada Redondeo Propiame								
30	A) ≤ Resolución/2	C) < Resolución							
	B) ≤ Resolución	D) < Resolución/2							

EXAMEN DE ESTRUCTURA DE COMPUTADORES

(Convocatoria Ordinaria de Febrero)

La Rábida, 8 de Febrero de 2016

PROBLEMA 1. (3,0 ptos.). Dado el programa mostrado a continuación (Tabla 1):

- 1. Componer la tabla que se suministra para que permita seguir su ejecución, indicando la evolución de los registros empleados, del registro contador de programa (PC), el bit Z del registro de estado y de las posiciones de memoria empleadas. Para ello, suponer que:
 - a) El programa está cargado a partir de la dirección cero de memoria.
 - b) Todos los registros están inicializados a un valor cero.
 - c) El contenido inicial de las posiciones de memoria implicadas es el que se muestra en la Tabla 2.
 - d) Las instrucciones que afectan al biestable de estado Z son, además de la de comparación, las que implican operaciones aritméticas.
 - e) Los modos de direccionamiento empleados funcionan según se muestra en la Tabla 3.

Tabla 1. Programa	a ejecutar
Instrucción	Longitud
LOAD # 02h	2
STORE 3[.1++]	2
LOAD [0050h]	3
DEC	1
STORE 3[.1]	2
DEC	1
CMP # 01h	2
JNE \$ -05h	2
NOP	1

Tabla	a 2. Conteni	do de posici	ones de men	oria
M(0003h)	M(0050h)	M(0051h)	M(0404h)	M(;?)
00h	04h	04h	04h	00h

Tabla 3. Modos de Direccionamiento.											
Modo de direccionamiento	Prefijo/sufijo	Ejemplo									
INMEDIATO	Prefijo #	add #18 ; AC ← AC +18									
DIRECTO RELATIVO a PC	Prefijo \$	add \$18 ; AC ← AC +M(PC+18)									
DIRECTO RELATIVO a REGISTRO BASE	Corchete [.]	add 18[.3] ; AC ← AC +M(18+R3)									
DIR. REL. a REG. ÍND. con autopostincrem.	Sufijo ++	add 18[.3++] ; AC ← AC +M(18+R3) R3← R3+1									
INDIRECTO ABSOLUTO A MEMORIA	Corcheto []	add [18]; AC ← AC+M(M(18))									

- 2. Especificar los distintos formatos de instrucción posibles para cada modo de direccionamiento especificado en la Tabla 3 y suponiendo que
 - a) El tamaño de la palabra de memoria del computador es de 8 bits
 - b) El bus de direcciones tiene 16 líneas

- c) Los modelos de ejecución que admite el computador son REG-MEM y MEM-REG.
- d) El sistema computador tiene un total de 250 instrucciones
- e) El sistema computador tiene 4 registros que pueden utilizarse para los direccionamientos relativos a registros base e índice.
- 3. Representar los valores 0, 25 y + ∞ según el estándar IEEE P754 considerando que se necesitan 4 posiciones de memoria del anterior sistema computador para representar dichos datos.

PROBLEMA 2. (2,0 puntos). Dado un sistema computador con bus de datos de 8 bits y bus de direcciones de 20 bits y con especificaciones de diseño para el sistema de memoria principal y E/S:

- Mapa de memoria no común.
- 512 Kposiciones de memoria para el sistema operativo y para las aplicaciones.
- 256 Kposiciones de memoria para los programas de inicialización, en las primeras posiciones del mapa de memoria.
- Para la E/S se dispone de un espacio de 64 Kposiciones, direccionadas con los bits de menos peso del bus de direcciones, y ocupado en el 50% con módulos de E/S de 16Kx8.
- Se puede disponer de módulos de memoria RAM de 256Kx4, de NOVRAM 256Kx8, y de UVEPROM de 128Kx4.

Se pide:

- a) Dibujar un esquema de cada dispositivo elegido para el diseño, detallando todas las líneas de comunicación.
- b) Diseñar el/los mapa/s de direcciones.
- c) Diseñar un esquema de conexión que se corresponda con el/los mapa/s definido/s en el apartado anterior.

PROBLEMA 3. (2,0 puntos). Disponemos de un sistema con CPU basada en acumulador y con las siguientes líneas: **ADDR** (bus de direcciones de 16 bits), DAT (bus de datos de 8 bits), **BUSRQ** y **BUSACK** (solicitud y concesión de los buses), INT e INTACK (solicitud y reconocimiento de interrupción), **MEMREQ**, **RD** y **WR** (control de accesos a memoria).

- a. Dibujar el contenido de estas líneas (sin tener en cuenta el número de periodos necesarios para cada ciclo máquina u operación elemental) (se corregirá únicamente lo que aparezca en la hoja del cronograma), a lo largo del proceso siguiente:
 - i. La CPU ejecuta las instrucciones LDA 3030h, ADD #18, SUB 2020h y STA [2020h]. Suponer que la primera, segunda y tercera instrucción se encuentran en memoria a partir de la dirección 0F00h; y la cuarta instrucción se encuentra situada en la posición de memoria obtenida al concatenar el vector de interrupción (parte de menos peso de la dirección) con el valor B0h (parte de más peso de la dirección). Los códigos de operación correspondientes a las instrucciones son respectivamente AAh, BBh, CCh y FFh. Considerar el tamaño de los operandos igual al tamaño del bus de datos.
 - ii. Durante el quinto ciclo de memoria, un controlador con DMA, solicita los buses para leer de memoria los datos **44h**, **55h** y **66h** a partir de la posición **A0AFh**. El controlador opera en modo carácter.
 - iii. Supongamos que estos datos eran los últimos para completar el bloque pendiente del controlador de DMA, de forma que a continuación se solicita una interrupción, enviando el vector de interrupción 1Ch por el bus de datos, permaneciendo la línea de petición de interrupción activa hasta ser atendida.
- b. Definir el contenido final de todos los elementos de almacenamiento implicados. El contenido de dichos elementos de almacenamiento anteriormente a la ejecución de las instrucciones es nulo o el especificado en la relación siguiente:
 - i. Contenido de la dirección 3030h = AAh
 - ii. Contenido de la dirección 3031h = AAh
 - iii. Contenido de la dirección 2020h = 18h
 - iv. Contenido de la dirección 2021h = 18h

Fdo.: Los profesores de la asignatura.

Apellidos:		:			:	:		:			:	:		Non	ıbre:	:	:	:				Nombre:
		-	•		•	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_		_
ADDR()																						
DAT()																						
BUSREQ																						
BUSACK																						
TNI																						
INTACK																						
MEMREQ																						
RD																						
WB																						
	Ciclo 1º	Ciclo Ciclo Ciclo Ciclo	Ciclo 3º	Ciclo 4º	Ciclo 5º	Ciclo 6º	Ciclo 8º	Ciclo Ciclo Ciclo 7º 8º 9º	Ciclo 10º	Ciclo Ciclo	Ciclo 12º	Ciclo 13º	Ciclo 14º	Ciclo 15º	Ciclo 16º	Ciclo 17º	Ciclo 18º	Ciclo 19º	Ciclo 20º	Ciclo 21º	Ciclo 22º	
Tipo de ciclo																						
Inicial																						
Intermedio																						
Final																						

M()										
M()										
M()										
M()										
M()										
M()										
R1										
Acum.										
Z										
PC										
	INICIO									
Instrucción										

:	
:	
:	
: 65	
nbre	
$\overset{N}{\circ}$	
:	
i	
i	
i	
i	
i	
i	
i	
i	
i	
i	
:	
•	
dos:	
Apellidos:	
AF	