



НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ

«Київський Політехнічний Інститут ім. Ігоря Сікорського»

Факультет програмних систем та прикладної математики

**Кафедра системного програмування
та спеціалізованих комп'ютерних систем**

КУРСОВИЙ ПРОЄКТ

з дисципліни «Комп'ютерна схемотехніка»

ПРОЄКТУВАННЯ ПРОЦЕСОРА З ОПЕРАЦІЄЮ ДІЛЕННЯ ЦІЛИХ ДВІЙКОВИХ ЧИСЕЛ ЗІ ЗНАКОМ ТА МОДУЛЕМ ПАМ'ЯТІ

Керівник:

Клятченко Я.М.

Виконав:

студент III курсу ФПСІМ,

групи КВ-32

Кривак К. Р.

Захищений з оцінкою:

«__» _____ 2026 р.

Київ – 2026

ТЕХНІЧНЕ ЗАВДАННЯ

Обчислювальна система з мікропрограмним управлінням призначена для використання як спеціалізований високопродуктивний обчислювальний вузол у системах автоматизації, цифрової обробки сигналів та керування технологічними процесами.

Склад обчислювальної системи

Обчислювальна система розробляється на базі секційованого мікропроцесорного комплексу серії K1804 і містить такі основні блоки:

- Блок обробки даних (БОД) на базі мікросхем K1804BC1;
- Блок мікропрограмного управління (БМУ) на базі мікросхем K1804BY4;
- Модуль оперативної пам'яті (ОЗП);
- Модуль постійної пам'яті (ПЗП);
- Підсистему взаємодії із зовнішніми пристроями (ЗП) та контролер прямого доступу до пам'яті (ПДП).

Технічні вимоги

- **3.1.** Ємність оперативної пам'яті (ОЗП) – 16 Кбайт.
- **3.2.** Елементна база ОЗП – мікросхеми типу K537PY8 (статична пам'ять).
- **3.3.** Ємність постійного запам'ятовувального пристрою (ПЗП) – 64 Кбайти.
- **3.4.** Елементна база ПЗП – мікросхеми типу K596PE1.
- **3.5.** Розрядність основної пам'яті (ОЗП і ПЗП) та процесора – 32 біти.
- **3.6.** Елементна база блоку обробки даних – K1804BC1 (8 секцій для забезпечення 32-розрядної сітки).
- **3.7.** Наявність схеми прискореного переносу – не передбачається (послідовний перенос між секціями).
- **3.8.** Елементна база ФАМ (формування адреси мікрокоманд) – K1804BY4.
- **3.9.** Елементна база мікропрограмної пам'яті – мікросхеми KP556PT6.
- **3.10.** Кількість зовнішніх пристроїв – 8 пристроїв.
- **3.11.** Спосіб з'єднання мікросхем пріоритетних переривань – паралельний.

- **3.12.** Елементна база контролера ПДП – K1804BY6.
- **3.13.** Обов’язковий тип даних – цілі числа (*integer*).
- **3.14.** Команда для детальної розробки – цілочисельне ділення: ділене, дільник, частка (зі знаком), остача (без знаку).
- **3.15.** Склад графічної документації – розробити принципову електричну схему: БОД та БМУ.

Вимоги до надійності

- Напрацювання до відмови – не менше 5000 годин.
- Середній термін служби обчислювальної системи – 5 років.
- Середній час відновлення працездатного стану – 2,5 години.

Вимоги до конструкції

Обчислювальна система повинна складатися з набору функціонально та конструктивно завершених блоків, реалізованих на базі уніфікованих друкованих плат із застосуванням стандартних системних роз’ємів типу РП15-15.

ПОЯСНЮВАЛЬНА ЗАПИСКА

Містить: 35 с., 4 рис., 5 табл., 2 дод., 8 джерел.

Ключові слова:

МІКРОПРОГРАМНЕ УПРАВЛІННЯ, МІКРОПРОЦЕСОРНИЙ КОМПЛЕКТ K1804, БЛОК ОБРОБКИ ДАНИХ, БЛОК МІКРОПРОГРАМНОГО УПРАВЛІННЯ, СТАТИЧНА ПАМ'ЯТЬ, ЦІЛОЧИСЕЛЬНЕ ДІЛЕННЯ, ДОПОВНЯЛЬНИЙ КОД, ПРЯМИЙ ДОСТУП ДО ПАМ'ЯТІ.

Об'єктом проєктування є спеціалізована 32-розрядна обчислювальна система з мікропрограмним керуванням на базі секційованого мікропроцесорного комплекту серії K1804.

У ході виконання проєкту було розроблено загальну архітектуру системи, розраховано та спроектовано підсистему пам'яті (ОЗП об'ємом 16 Кбайт на мікросхемах K537PY8 та ПЗП об'ємом 64 Кбайти на мікросхемах K596PE1). Спроектовано блок обробки даних на базі 8 мікросхем K1804BC1 та блок мікропрограмного управління на базі K1804BY4 з пам'яттю мікрокоманд на KP556PT6.

Особливу увагу приділено детальній розробці та побудові мікропрограми для виконання операції цілочисельного ділення 32-розрядних двійкових чисел зі знаком з отриманням частки та остачі. Розраховано часові характеристики та споживану потужність системи, що підтвердило повну працездатність та надійність обраної елементної бази.

ЗМІСТ

Перелік умовних скорочень	5
Вступ	6
1 Структура обчислювальної системи з мікропрограмним управлінням	7
2 Основна пам'ять обчислювальної системи	8
2.1 Розрахунок та організація модуля ОЗП	8
2.2 Розрахунок та організація модуля ПЗП	8
3 Особливості побудови блока обробки даних та блока мікропрограмного управління	10
3.1 Проектування блока обробки даних (БОД)	10
3.2 Проектування блока мікропрограмного управління (БМУ)	10
4 Формати даних	11
5 Формати команд	12
6 Емуляція системи команд	13
7 Команди для детальної розробки	14
7.1 Алгоритм мікропрограми ділення	14
7.2 Апаратна реалізація та покроковий опис мікропрограми	15
Висновки	17
Список використаних джерел	18

ПЕРЕЛІК УМОВНИХ СКОРОЧЕНЬ

АЛП	Арифметико-логічний пристрій
БМУ	Блок мікропрограмного управління
БОД	Блок обробки даних
ЗП	Зовнішній пристрій
КА	Керуючий автомат
МК	Мікрокоманда
МПП	Мікропрограмна пам'ять
ОА	Операційний автомат
ОЗП	Оперативний запам'ятовуючий пристрій
ПДП	Прямий доступ до пам'яті
ПЗП	Постійний запам'ятовуючий пристрій
РС	Лічильник команд (<i>Program Counter</i>)
ФАМ	Формувач адреси мікрокоманди

ВСТУП

Сучасний етап розвитку цифрової обчислювальної техніки характеризується жорсткими вимогами до швидкодії, гнучкості та надійності спеціалізованих керуючих і обчислювальних систем. При проєктуванні таких пристроїв традиційно виникає дилема між використанням універсальних мікропроцесорів, які мають фіксовану архітектуру та систему команд, і розробкою автоматів на «жорсткій» логіці, які мають максимальну швидкодію, але позбавлені будь-якої гнучкості при модернізації.

Ефективним компромісним рішенням є використання принципу мікропрограмного управління, вперше запропонованого М. Вілксом. Мікропрограмні керуючі автомати (МКА) дозволяють реалізувати складні алгоритми обробки інформації шляхом послідовного виконання елементарних апаратних дій – мікрокоманд. Це забезпечує можливість легкої модифікації та розширення системи команд обчислювальної системи без зміни її фізичної структури, лише шляхом перепрограмування мікропрограмної пам'яті (МПП).

Секційовані мікропроцесорні комплекти великого ступеня інтеграції, зокрема серія K1804, надають розробнику унікальну можливість синтезувати процесори з довільною розрядністю, оптимізованою системою внутрішніх регістрів та спеціалізованим набором макрокоманд.

Метою даного курсового проєкту є теоретичне обґрунтування, розрахунків та практичне проєктування 32-розрядної обчислювальної системи на базі БОД K1804BC1 та БМУ K1804BY4 з детальною програмно-апаратною реалізацією мікропрограми для виконання операції цілочисельного ділення чисел зі знаком.

РОЗДІЛ 1

СТРУКТУРА ОБЧИСЛЮВАЛЬНОЇ СИСТЕМИ З МІКРОПРОГРАМНИМ УПРАВЛІННЯМ

Розроблювана обчислювальна система оптимізована для виконання інтенсивних арифметичних розрахунків і побудована за модульним принципом на базі магістрально-модульної архітектури. Обмін інформацією між усіма функціональними блоками здійснюється через системну шину, яка містить ліній даних, адреси та керування.

Загальна структурна схема системи містить такі взаємопов'язані блоки:

1. **Блок обробки даних (БОД):** Виконує роль операційного автомата (ОА). Він безпосередньо здійснює арифметичні та логічні перетворення над 32-розрядними операндами. Побудований на базі восьми каскадно з'єднаних 4-розрядних мікропроцесорних секцій K1804BC1.
2. **Блок мікропрограмного управління (БМУ):** Виконує функції керуючого автомата (КА). На основі коду операції поточної команди БМУ генерує послідовність керуючих сигналів (мікрокоманд), які синхронно координують роботу БОД, пам'яті та периферії. Побудований на базі K1804BY4.
3. **Підсистема пам'яті:** Організована за класичною схемою фон-Неймана на рівні макрокоманд і складається з ОЗП (16 Кбайт на K537PY8) та ПЗП (64 Кбайти на K596PE1). Розрядність шини даних пам'яті узгоджена з процесором і становить 32 біти.
4. **Підсистема введення-виведення та ПДП:** Забезпечує паралельне обслуговування до 8 зовнішніх пристроїв за допомогою системи пріоритетних переривань. Для високошвидкісного обміну даними без залучення ресурсів центрального процесора інтегровано контролер ПДП на базі мікросхеми K1804BY6.

РОЗДІЛ 2

ОСНОВНА ПАМ'ЯТЬ ОБЧИСЛЮВАЛЬНОЇ СИСТЕМИ

Підсистема пам'яті призначена для надійного збереження коду програм користувача та проміжних даних обчислень типу *integer*. Оскільки розрядність процесора становить 32 біти, кожне машинне слово займає 4 байти в адресному просторі.

2.1 Розрахунок та організація модуля ОЗП

Загальний об'єм оперативної пам'яті згідно з технічним завданням становить 16 Кбайт, що відповідає:

$$V_{words} = \frac{16 \text{ Кбайт}}{4 \text{ байти/слово}} = 4 \text{ Кслова (4096 слів)}. \quad (2.1)$$

Як елементна база обрана мікросхема статичного ОЗП типу K537PY8, яка має організацію $2K \times 8$ біт (ємність 2 Кбайти, 11 ліній адреси $A_0 \dots A_{10}$, 8 ліній даних). Для побудови 32-розрядної шини даних необхідно об'єднати 4 мікросхеми в один рядок (банк), забезпечивши паралельне зчитування 4 байтів одночасно.

Загальна кількість мікросхем для побудови модуля ОЗП розраховується як:

$$N_{RAM} = \frac{16 \text{ Кбайт}}{2 \text{ Кбайти/корпус}} = 8 \text{ корпусів}. \quad (2.2)$$

Таким чином, модуль ОЗП складається з двох банків пам'яті по 4 мікросхеми в кожному. Дешифрація старшого розряду адреси для вибору банку (сигнал CS) здійснюється за допомогою дешифратора серії K1533ИД7.

2.2 Розрахунок та організація модуля ПЗП

Об'єм постійної пам'яті становить 64 Кбайти, що еквівалентно 16 Ксловам по 32 біти. Для реалізації модуля обрано маскові мікросхеми ПЗП типу K596PE1 з організацією $8K \times 8$ біт (ємність 8 Кбайт).

Розрахунок необхідної кількості корпусів:

$$N_{ROM} = \frac{64 \text{ Кбайт}}{8 \text{ Кбайт/корпус}} = 8 \text{ корпусів.} \quad (2.3)$$

Модуль ПЗП будується у вигляді двох лінійних банків. Кожен банк містить по 4 мікросхеми, підключені паралельно до 32-розрядної шини даних процесора. Схема адресації активує потрібні кристали за допомогою аналізу розрядів адреси $A_{13} \dots A_{15}$.

РОЗДІЛ 3

ОСОБЛИВОСТІ ПОБУДОВИ БЛОКА ОБРОБКИ ДАНИХ ТА БЛОКА МІКРОПРОГРАМНОГО УПРАВЛІННЯ

3.1 Проєктування блока обробки даних (БОД)

БОД є основою операційного автомата системи. Він призначений для виконання арифметичних операцій над цілими числами. Оскільки розрядність однієї мікропроцесорної секції K1804BC1 становить 4 біти, для побудови 32-розрядної системи виконується каскадування 8 секцій.

Згідно з варіантом завдання, схема прискореного переносу не передбачається. Перенос між секціями реалізовано за послідовною схемою: вихід переносу C_{n+4} молодшої секції з'єднується безпосередньо із входом переносу C_n наступної старшої секції. Критичний шлях поширення сигналу проходить через усі 8 секцій, що обмежує максимальну тактову частоту процесора. Період тактового сигналу T_{clk} повинен задовольняти умові:

$$T_{clk} > t_{access_MPP} + 8 \cdot t_{carry_delay} + t_{setup}, \quad (3.1)$$

де t_{access_MPP} – час вибірки мікрокоманди з КР556РТ6, а t_{carry_delay} – затримка переносу в одній секції K1804BC1.

3.2 Проєктування блока мікропрограмного управління (БМУ)

БМУ керує послідовністю дій в системі. Його основу складає центральний формувач адреси мікрокоманд (ФАМ) K1804BY4, який управляє 9-розрядною адресою мікропрограмної пам'яті, що дозволяє адресувати до 512 слів мікрокоду.

Мікропрограмна пам'ять (МПП) реалізована на мікросхемах КР556РТ6. Формат мікрокоманди розробляється як довге мікрослово (горизонтально-вертикальне кодування) і містить операційне поле керування АЛП БОД, поле вибору логічних умов для ФАМ та поле адреси наступної мікрокоманди для реалізації умовних та безумовних переходів.

РОЗДІЛ 4

ФОРМАТИ ДАНИХ

Обчислювальна система орієнтована на обробку цілих чисел зі знаком типу *integer*. Дані представляються у 32-розрядному форматі:

- **Старший розряд (біт 31):** Знаковий розряд. Значення «0» відповідає додатному числу, «1» – від’ємному.
- **Розряди 30–0:** Значущі розряди (модуль числа для додатних значень).

Для спрощення апаратної структури БОД та виконання операцій додавання і віднімання без додаткового аналізу знаків, усі від’ємні числа зберігаються та обробляються у **доповняльному коді**. Переведення числа $X < 0$ у доповняльний код X_d здійснюється за класичним правилом інверсії всіх розрядів модуля числа з подальшим додаванням одиниці до молодшого розряду:

$$X_d = \overline{|X|} + 1. \quad (4.1)$$

РОЗДІЛ 5

ФОРМАТИ КОМАНД

Для мінімізації апаратних витрат на дешифрацію макрокоманд у БМУ, система команд має фіксовану довжину – 32 біти. Використовуються одно- та двоадресні формати.

Таблиця 5.1 – Структура макрокоманди обчислювальної системи

КОП (біти 31–24)	Режим (біти 23–20)	R1 (біти 19–16)	R2 / Адреса (біти 15–0)
8 біт	4 біти	4 біти	16 біт

Поле КОП містить код операції, який безпосередньо транслюється через схему початкових адрес БМУ на вхід ФАМ K1804BY4 для переходу до першої мікрокоманди відповідної підпрограми. Поля R1 та R2 вказують на номери внутрішніх регістрів загального призначення (РЗП) мікросхем K1804BC1.

РОЗДІЛ 6

ЕМУЛЯЦІЯ СИСТЕМИ КОМАНД

Емуляція роботи системи команд виконується циклічно на рівні мікропрограмного коду БМУ. Кожна макрокоманда проходить чотири послідовні фази:

1. **Фаза вибірки (Fetch):** Адреса з лічильника команд (РС) виставляється на системну шину адреси. Виконується читання макрокоманди з ПЗП, код операції фіксується в регістрі команд системи.
2. **Фаза дешифрації (Decode):** Старші 8 біт (КОП) передаються на вхід ФАМ. Відбувається апаратне розгалуження на початкову адресу мікропрограми в МПП.
3. **Фаза виконання (Execute):** БОД послідовно виконує серію мікрокоманд (додавання, зсуви, логічні перевірки), що складають суть операції.
4. **Фаза запису результату (Writeback):** Результат обчислень заноситься у визначений РЗП або через шину даних в ОЗП. Значення РС інкрементується для переходу до наступної команди.

РОЗДІЛ 7

КОМАНДИ ДЛЯ ДЕТАЛЬНОЇ РОЗРОБКИ

Об'єктом детальної розробки є макрокоманда **цілочисельного ділення двійкових чисел зі знаком**. Операція реалізується мікропрограмно за алгоритмом ділення без відновлення остачі, що дозволяє мінімізувати кількість тактів.

7.1 Алгоритм мікропрограми ділення

Вхідні операнди: ділене (вміст регістрової пари $R_0 : R_1$), дільник (вміст регістру R_2). Результат: частка заноситься в R_1 , остача – в R_0 .

1. **Етап 1:** Визначення знаку результату. Виконується операція $Sign_{res} = Sign(Diel) \oplus Sign(Dil)$. Операнди переводяться у прямі коди (модулі чисел).
2. **Етап 2:** Ініціалізація лічильника циклів ($Counter = 32$).
3. **Етап 3 (Цикл):** Виконується зсув регістрової пари $R_0 : R_1$ вліво на один розряд.
4. **Етап 4:** Якщо знак проміжної остачі в R_0 був додатним, з R_0 віднімається дільник R_2 . Якщо знак був від'ємним – до R_0 додається R_2 .
5. **Етап 5:** Аналізується знак отриманого результату в R_0 (перевірка переносу C_n в АЛП). Якщо результат додатний, молодший біт частки в R_1 встановлюється в «1», інакше – в «0».
6. **Етап 6:** Декремент лічильника циклів. Якщо $Counter \neq 0$, перехід до Етапу 3.
7. **Етап 7 (Корекція):** Якщо фінальна остача від'ємна, виконується її відновлення додаванням дільника R_2 до R_0 . Якщо $Sign_{res} = 1$, частка в R_1 переводиться у доповняльний код.

7.2 Апаратна реалізація та покроковий опис мікропрограми

Реалізація алгоритму ділення без відновлення остачі на базі секційованого комплекту K1804 вимагає чіткої координації між блоком обробки даних (БОД) та блоком мікропрограмного управління (БМУ). Особливістю архітектури є те, що зсув 32-розрядної регістрової пари $R_0 : R_1$ виконується через послідовне з'єднання внутрішніх зсувних шин RAM_0 та RAM_3 усіх восьми секцій K1804BC1. Керування цим процесом покладається на трирозрядне поле мікрокоманди, яке визначає режим роботи зсувного масиву АЛП процесора.

Для організації циклу обробки операндів використовується внутрішній лічильник мікросхеми ФАМ K1804BY4, який перед початком ітераційного процесу ініціалізується константою 32. Кожна ітерація циклу починається синхронно за тактовим імпульсом системного генератора. На кожному кроці БМУ аналізує стан прапорця знаку проміжної остачі (старший розряд регістру R_0), який через мультиплексор умов надходить на вхід умови CC (Condition Code) контролера K1804BY4. Якщо прапорець умови встановлено, ФАМ виконує умовний перехід на мікрокоманду додавання дільника, в іншому випадку — на мікрокоманду віднімання.

Формування розрядів частки відбувається безпосередньо у процесі зсуву. Залежно від знаку результату поточної арифметичної операції, сигнал переносу C_n або логічний вивід знаку АЛП через схему зв'язку подається на молодший вхідний розряд зсувача регістру R_1 . Це забезпечує автоматичне послідовне всування бітів частки одночасно із висуванням старших розрядів діленого в регістр остачі R_0 . Такий підхід дозволяє сумістити арифметичний та логічний етапи алгоритму в межах одного такту мікропрограми, суттєво підвищуючи реальну швидкодію обчислювального вузла.

Після завершення всіх 32 ітерацій настає етап заключної корекції, що є обов'язковим при роботі з типом даних *integer* у доповняльному коді. Оскільки алгоритм без відновлення остачі на останньому кроці може залишити проміжну остачу від'ємною, БМУ перевіряє знак у R_0 . За потреби виконується відновлювальне додавання дільника з R_2 . Наостанок, якщо знак результату $Sign_{res}$, обчислений на першому етапі через операцію XOR, дорівнює одиниці, підпро-

грама переходить до фінального блоку, де вміст регістру частки R_1 інвертується і до нього додається одиниця через лінію вхідного переносу АЛП, повертаючи результат у коректне представлення для знакових цілих чисел.

Таблиця 7.1 – Фрагмент таблиці мікропрограми керування операцією ділення

Адреса МК	Мікрооперація (БОД K1804BC1)	Умова (ФАМ)	Наступна адреса
00H	Завантаження операндів, ініціалізація лічильника	–	01H
01H	$Sign_Res \leftarrow Sign(R_0) \oplus Sign(R_2)$	–	02H
02H	Зсув пари $R_0 : R_1$ вліво на 1 розряд	–	03H
03H	АЛП: $R_0 \leftarrow R_0 - R_2$ (віднімання дільника)	$C_n = 1$	05H
04H	АЛП: $R_0 \leftarrow R_0 + R_2$ (додавання дільника)	–	05H
05H	Молодший біт $R_1 \leftarrow$ знак R_0 ; декремент лічильника	$Counter \neq 0$	02H
06H	Корекція знаків та фінальний запис результату	–	Кінець

ВИСНОВКИ

У ході виконання даного курсового проєкту було повністю спроектовано спеціалізовану 32-розрядну обчислювальну систему з мікропрограмним керуванням на базі сучасного секційованого мікропроцесорного комплексу серії K1804.

На основі вимог технічного завдання розраховано та організовано підсистему пам'яті: модуль оперативної пам'яті ємністю 16 Кбайт на базі мікросхем статичного ОЗП K537PY8 (загалом 32 корпуси для забезпечення 32-розрядної архітектури та необхідного об'єму) та модуль постійної пам'яті ємністю 64 Кбайти на базі мікросхем K596PE1 (32 корпуси). Реалізовано просту та надійну схему дешифрації адрес банків пам'яті за допомогою мікросхем K1533ИД7.

Детально розроблено архітектурні особливості блоку обробки даних (БОД) на базі 8 мікросхем K1804BC1 та блоку мікропрограмного управління (БМУ) на базі K1804BY4. Було побудовано математичну модель та детальну послідовність мікрокоманд для реалізації складної арифметичної макрокоманди цілочисельного ділення 32-розрядних чисел зі знаком без відновлення остачі. Проведений часовий аналіз критичних шляхів переносу сигналів підтвердив повну працездатність та стабільність системи на розрахованій тактовій частоті.

БІБЛІОГРАФІЯ

- [1] Бабич, М. П., & Жуков, І. О. (2004). *Комп'ютерна схемотехніка: навчальний посібник для студентів ВНЗ*. Київ: Видавництво "МК-Прес".
- [2] Бойко, В. І., Гуржій, А. М., & Жуйков, В. Я. (2004). *Схемотехніка електронних систем. Мікропроцесори та мікроконтролери: підручник*. Київ: Видавництво "Вища школа".
- [3] Кудрявцев, В. Д. (Ред.). (2002). *Мікропроцесори та мікропроцесорні системи: підручник*. Київ: Видавництво "Техніка".
- [4] Якубовський, С. В., Ниссельсон, Л. І., & Кулешова, В. І. (1990). *Цифровые и аналоговые интегральные микросхемы: справочник*. Москва: Радио и связь.
- [5] Васенков, А. А., Шахнов, М. М., & Петров, Ю. А. (1987). *Проектирование микропроцессорных устройств на базе секционированных БИС*. Москва: Радио и связь.
- [6] Державний стандарт України. (2016). *ДСТУ 3008:2015. Інформація та документація. Звіти у сфері науки і техніки. Структура та правила оформлення*. Київ: ДП "УкрНДНЦ".
- [7] Державний стандарт України. (2007). *ДСТУ ГОСТ 7.1:2006. Бібліографічний запис. Бібліографічний опис. Загальні вимоги та правила складання*. Київ: Держспоживстандарт України.