
Příloha: Výstupní zpráva

Jméno: Nikita Smirnov Login: xsmirn02

Architektura navrženého obvodu (na úrovni RTL)

Schéma obvodu



Popis funkce:


- po zapnutí CLK_CNT_UPDATE se spustí COUNTER(CLK).
- Poté, když fsm spustí RESULT_CNT_UPDATE, CLK_CNT se vynuluje pokaždé, když dosáhne hodnoty "10000".
- Také při vynulování CLK_CNT se aktualizuje RESULT_CNT, načež dekodér rozhodne, který bit v DOUT bude aktualizován pomocí DIN a logického hradla AND.
- Jakmile jsou data kompletně načtena, fsm přivede na DOUT_VLD logickou 1 a všechny čítače se aktualizují.
- Čítače se také aktualizují, když se objeví signál RST nebo když jsou vypnuty pomocí fsm.

Návrh automatu (Finite State Machine)

Legenda:

- Stavy automatu: START_BIT_WAIT, MID_BIT_WAIT, RECEIVING, STOP_BIT_WAIT, VALIDATED
- Vstupní signály: DIN, CLK_CNT, RESULT_CNT
- Moorovy výstupy: DOUT_VLD, CLK_CNT_UPDATE, RESULT_CNT_UPDATE

Schéma automatu



Popis funkce:

- 1. Čekáme na start bit (DIN = 1)
- 2. Přechod do stavu MID_BIT_WAIT, kde čekáme do midbitu d0.
- 3. Přechod do stavu RECEIVING a čtení 8 bitů
- 4. Přechod na STOP_BIT_WAIT a čekání na další cyklus (16 CLK)
- 5. Přechod do stavu VALIDATED, kde potvrdíme, že jsme načetli všechna data, a poté se vrátíme do počátečního stavu.

Snímek obrazovky ze simulací

