

Informe 10

Taller V: Electrónica digital y microcontroladores

Profesor: Belarmino Segura Giraldo

Latch Sencillo; Latch con Desplazamiento; Latch con Tren de Pulsos

Universidad Nacional de Colombia sede Manizales

Nicolás Cortés Parra, Jacobo Gutiérrez Zuluaga, Sofia de los Ángeles Hoyos Restrepo

Marco teórico

En los circuitos que manejan lógica combinacional se tiene una entrada y una salida, mientras que en los secuenciales existe una retroalimentación que afecta una decisión posterior.



Ingeniería Mecafenix

Imagen 1. Esquema de sistema combinacional vs Sistema Secuencial. Tomado de: https://www.ingmecafenix.com/electronica/digital/circuitos-combinacionales-y-secuenciales/

La retroalimentación en un componente introduce los dispositivos de almacenamiento básico; en este caso, el Latch.

Los elementos de memoria son propios de un sistema secuencial, donde su información puede cambiar a lo largo del tiempo. Por lo general existe una señal que inicia la memoria con un valor estándar que se conoce como el reset.

Dentro de los componentes de almacenamiento se tienen:

Monoestables: Mientras el circuito no reciba una señal o excitación externa se mantiene en un solo estado (SET o RESET).

Astables: Se tienen dos estados cuasi estables entre los que cambia cada cierto periodo de tiempo, como un tren de pulsos o un reloj (CLK), (Basculación entre SET y RESET).

Biestables: En ausencia de señales o perturbaciones el circuito mantiene dos señales. Dentro de esta categoría se encuentran los Latch y los Flip Flop. Los dispositivos biestables son capaces de almacenar un bit (HIGH o LOW). Al realimentar entre gates se mantiene o almacena el valor hasta que se cambien las condiciones de entrada (SET y RESET).




Imagen 2. Ejemplos de sistemas biestables. Tomado de: https://www.cartagena99.com/recursos/alumnos/apuntes/Tema%205%20%20Logica%20Secuencial.pdf

Latch Sencillo




Imagen 3. Esquema de Latch Sencillo.

ENTRADAS		SALIDAS		OBSERVACIONES
R	S	Q	$\widetilde{m{Q}}$	
0	0	1	1	NO VÁLIDO
0	1	1	0	SET
1	0	0	1	RESET
1	1	Q	Q	NO CAMBIA

Latch con habilitación




Imagen 3. Esquema de Latch con habilitación.

ENTRADAS		SALIDAS		OBSERVACIONES
E	D	Q	$\widetilde{m{Q}}$	
1	0	0	1	RESET
1	1	1	0	SET
0	X	Q	Q	NO CAMBIA

Latch con Señal de Reloj: Flip Flop




Imagen 3. Esquema de Flip-Flop.

Simulación en Proteus y Montaje Físico:

Latch Sencillo:




Imagen 4. Captura de pantalla de la simulación para el Latch sencillo.

Materiales:

- 2 compuertas NOR 74LS02
- 2 LED's
- Resistencias




Imagen 5. Montaje del Latch Sencillo.

Latch con habilitación:




Imagen 6. Captura de pantalla de la simulación para el Latch con habilitación.

Materiales:

- 2 compuertas NOR 74LS02
- 1 compuerta NOT 74LS04
- 2 compuertas AND 74LS08
- 2 LED's
- Resistencias




Imagen 7. Montaje del Latch con Habilitación.

Latch con señal de reloj (Flip-Flop):




Imagen 8. Captura de pantalla de la simulación para el Flip-Flop

Materiales:

- 3 resistencias de 1 $k\Omega$
- Circuito integrado 555 (Timer)
- Potenciómetro de $10 k\Omega$
- 1 condensador de 100 μF

- 2 compuertas NOR 74LS02
- 1 compuerta NOT 74LS04
- 2 compuertas AND 74LS08
- 2 LED's
- Resistencias
- 2 LEDs
- Cables




Imagen 9. Montaje para el Flip -Flop.

Cada circuito se alimentó con 5V desde una fuente DC. Los primeros dos visualizaron la señal fácilmente, sin embargo para el Flip – Flop fue un poco más complicado al considerar la señal del tren de pulsos. Fue necesario ajustar el valor de la resistencia variable para observar cómo se guardaba el dato (0 o 1) dependiendo del flanco que detectara.

Conclusiones:

 Para la construcción de cada latch fue fundamental utilizar la compuerta universal NOR. En específico se encontró que al montar los circuitos con la compuerta NAND en vez de la NOR producía problemas de funcionamiento, por lo que la compuerta 74LS02 fue la más adecuada para implementar estos sistemas. Para el flip-flop (latch con tren de pulsos) se observó que al aumentar la frecuencia del pulso con el potenciómetro fallaba la salida visualizada en cada LED. Se presume que esto ocurre porque el circuito secuencial requiere de un tiempo para procesar la señal y por tanto cuando los pulsos son tan consecutivos hace que los estados de Q y Q' no sean distinguibles.

Referencias:

- Sistemas Biestables. Tomado de: chrome-extension://efaidnbmnnnibpcajpcglclefindmkaj/https://www.cartagena99.com/recursos/alumnos/apuntes/Tema%205%20-%20Logica%20Secuencial.pdf
- Sistema combinacional vs Sistema Secuencial. Tomado de: <u>https://www.ingmecafenix.com/electronica/digital/circuitos-combinacionales-y-secuenciales/</u>