



# Architecture des systèmes


Jean-Christophe Le Lann, L103



#### CPU et ISA

## **CPU**: version simple






Les données et le programme résident ici dans la même mémoire : architecture de Von Neumann

## CPU: adjonction de périphériques






Périphériques « mappés » en mémoire : partagent le même espace d'adressage que les données

#### CPU: modèle Harvard




#### Séparation données/instructions



Le CPU peut accéder simultanément aux instructions <u>et</u> aux données

#### **CPU**: constitution interne






Si possible n'utiliser que les registres performance

#### **Architecture VLIW**






Variantes possibles
Le datapath peut
posséder plusieurs
ALUs/op qui
calculent en
parallèle : VLIW
(very-long instruction
word)

#### **ALU**





Une ALU se présente comme un ensemble d'opérateurs (plus ou moins partagés), multiplexés

#### ALU en VHDL




```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
use IEEE.NUMERIC STD.all;
entity ALU VHDL is
 port(
   operand_1, operand_2 : in std_logic_vector(3 downto 0);
   Operation : in std_logic_vector(2 downto 0);
                   : out std_logic;
   Carry Out
   Flag
                      : out std logic;
   Result
                      : out std_logic_vector(3 downto 0));
end entity ALU_VHDL;
architecture Behavioral of ALU VHDL is
 signal Temp : std logic vector(4 downto 0);
 process(operand_1, operand_2, Operation, temp) is
   Flag <= '0';
   case Operation is
     when "000" => -- res = nib1 + nib2, flag = carry = overflow
       Temp <= std_logic_vector((unsigned("0" & operand_1) + unsigned(operand_2)));</pre>
       Result <= temp(3 downto 0);
       Carry Out <= temp(4):
     when "001" => -- res = |nib1 - nib2|, flag = 1 iff nib2 > nib1
       if (operand 1 >= operand 2) then
         Result <= std logic vector(unsigned(operand 1) - unsigned(operand 2));</pre>
         Flag <= '0';
       else
         Result <= std_logic_vector(unsigned(operand_2) - unsigned(operand_1));</pre>
         Flag <= '1';
       end if:
     when "010" =>
       Result <= operand 1 and operand 2;
     when "011" =>
       Result <= operand_1 or operand_2;</pre>
     when "100" =>
       Result <= operand 1 xor operand 2;
     when "101" =>
       Result <= not operand 1;
     when "110" =>
       Result <= not operand 2;
                                      -- res = nib1 + nib2 + 1, flag = 0
     when others =>
      Temp <= std logic vector((unsigned("0" & operand 1) + unsigned(not operand 2)) + 1);</pre>
       Result <= temp(3 downto 0);
       Flag <= temp(4);
   end case;
 end process;
end architecture Behavioral;
```

# Exemple de partage de logique : + et -




On établit la table de vérité.


a	b	f	cout
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1



#### Rappels

a	b	cin	S	cout	
0	0	0	0	0	
0	0	1	1	0	
0	1	0	1	0	
0	1	1	0	1	
1	0	0	1	0	
1	0	1	0	1	
1	1	0	0	1	
1	1	1	1	1	






# Exemple de partage de logique : + et -




When DCBA = 1011 and C.I. = 0, then, PQRS = 1011 When DCBA = 1011 and C.I. = 1, then, PQRS = 0100, which is the 1's complement of 1011.







# Le processeur répète inlassablement ce cycle



## Deux remarques sur le fetch





- Généralement ce sont les octets de la mémoire qui sont adressables : pour 32 bits, 4 octets. Entre 2 adresses successives : +4 (et non +1)
- Notion d'Endianness :





LITTLE ENDIAN - The way the king then ordered the people to break their eggs





#### **Endianness**







base 10: 3735928559 = base 16: 0xDEADBEEF

In Big Endian storage schemes, the most significant byte is stored "first" - i.e. "big end" goes to the lower address. Memory is addressed/accessed from low to high addresses

base 2: 11011110 10101101 10111110 11101111


In Little Endian storage schemes, the least significant byte is stored "first" - i.e. "little end" goes to the lower address. Memory is addressed/accessed from low to high.

base 2: 11011110 10101101 10111110 11101111




#### Instructions





## Grands types d'instructions





# Exemple de MIPS-X



## Modèle de programmation :

Registres:	Mé	Mémoire de données:		Mémoire de code :		
0	Adresse 0	donnée 0	Adresse 0	instruction 0		
registre 1	Adresse 4	donnée 1	Adresse 4	instruction 1		
registre 2	Adresse 8	donnée 2	Adresse 8	instruction 2		
i	'	:	'	: :		
registre 31						

#### Jeu d'instruction du MIPS-X



Notations: r nom de registre (r 0, r 1, ..., r 31)

o nom de registre ou constante entière (12, -34, ...)


a constante entière

,	a constante entiere	
Syntaxe	Instruction	Effet
$\mathtt{add}(r_1,o,r_2)$	Addition entière	$r_2$ reçoit $r_1 + o$
$sub(r_1,o,r_2)$	Soustraction entière	$r_2$ reçoit $r_1 - o$
$\mathtt{mult}(r_1, o, r_2)$	Multiplication entière	$r_2$ reçoit $r_1 * o$
$\mathtt{div}(r_1, o, r_2)$	Quotient entier	$r_2$ reçoit $r_1/o$
$\mathtt{and}(r_1,o,r_2)$	«Et» bit à bit	$r_2$ reçoit $r_1$ «et» $o$
$or(r_1,o,r_2)$	«Ou» bit à bit	$r_2$ reçoit $r_1$ «ou» $o$
$\mathtt{xor}(r_1, o, r_2)$	«Ou exclusif» bit à bit	$r_2$ reçoit $r_1$ «ou exclusif» $o$
$\mathtt{shl}(r_1,o,r_2)$	Décalage arithmétique	$r_2$ reçoit $r_1$ décalé à gauche
	logique à gauche	de o bits
$\mathtt{shr}(r_1,o,r_2)$	Décalage arithmétique	$r_2$ reçoit $r_1$ décalé à droite
	logique à droite	de o bits
$slt(r_1,o,r_2)$	Test « inférieur »	$r_2$ reçoit 1 si $r_1 < o$ , 0 sinon
$\mathtt{sle}(r_1,o,r_2)$	Test « inférieur ou égal »	$r_2$ reçoit 1 si $r_1 \leq o$ , 0 sinon
$seq(r_1,o,r_2)$	Test « égal »	$r_2$ reçoit 1 si $r_1 = o$ , 0 sinon
$load(r_1, o, r_2)$	Lecture mémoire	$r_2$ reçoit le contenu de
		l'adresse $r_1 + o$
$store(r_1, o, r_2)$	Écriture mémoire	le contenu de $r_2$ est écrit à
		l'adresse $r_1 + o$
jmp(o,r)	Branchement	saute à l'adresse $o$ et stocke
		l'adresse de l'instruction
		suivant le jmp dans $r$
braz(r, a)	Branchement si zéro	saute à l'adresse $a$ si $r=0$
branz(r, a)	Branchement si pas zéro	saute à l'adresse $a$ si $r \neq 0$
scall(n)	Appel système	n est le numéro de l'appel
stop	Arrêt de la machine	fin du programme
$\mathtt{branz}(r,a)$ $\mathtt{scall}(n)$	Branchement si pas zéro Appel système	saute à l'adresse $a$ si $r = 0$ saute à l'adresse $a$ si $r \neq 0$ n est le numéro de l'appel

## Instruction et datapath




#### En première instance :



## Instruction et datapath



#### Plus près de la réalité...



#### **Idiomes RISC**



- RISC: reduced instruction set architecture
- Datapath simplifié = Performance en fréquence
- Comment contourner la pauvreté de l'ISA ?
  - Idiomes de programmation
    - Zéro comme argument
    - Registre zéro comme résultat
    - Négation booléenne et inversion de tests

#### Idiomes



Zéro comme argument Beaucoup d'opérations utiles s'obtiennent en fixant à zéro un des deux arguments d'une instruction, en prenant soit la constante 0, soit le registre r 0 comme argument. Voici quelques exemples:

```
add r_1, 0, r_2 Copie r_1 dans r_2 (instruction move)
add r_1, 0, r_2 Met la constante n dans r_2 (instruction move)
sub r_1, r_2 Met l'opposé de r_1 dans r_2 (instruction neg)
braz r_1, 0, r_2 Saute à l'adresse r_1 l'adresse (calculée) r_1
load r_1, 0, r_2 Lit le mot à l'adresse (constante) r_1
```

Le registre zéro comme résultat Parfois, le résultat d'une opération est inutile. La manière standard de s'en débarrasser sans modifier aucun registre est de mettre  ${\tt r}$  0 comme registre de destination. Par exemple,  ${\tt jmp}$   $a, {\tt r}$  0 se branche à l'adresse a, sans mettre l'adresse de retour dans aucun registre.

Négation booléenne et inversion de tests En supposant les valeurs de vérité représentées par 0 pour «faux» et autre chose que 0 pour «vrai», l'instruction seq  $r_1$ , r 0,  $r_2$  calcule la négation d'une valeur de vérité: si  $r_1$  est «faux» (nul),  $r_2$  est mis à «vrai»; si  $r_1$  est «vrai» (non nul),  $r_2$  est mis à «faux». Exemple d'application: le test «strictement plus grand» entre un registre  $r_1$  et un registre ou une constante o, avec résultat dans  $r_2$ , se calcule par les deux instructions

sle 
$$r_1, o, r_2$$
  
seq  $r_2, r$  0,  $r_2$ 

La première instruction calcule la négation du résultat désiré (la négation de  $r_1 > o$  est  $r_1 \leq o$ ); la deuxième calcule la négation de cette négation, obtenant le résultat désiré.

## Appels systèmes




Dans MIPS-X, les appels systèmes sont simplifiés et numérotés :

0 : lecture clavier. Résultat dans R1

1 : affichage à l'écran de R1

## Appel de fonction..naïf





```
Instruction 0 scall 0 (lecture d'un nombre au clavier)
4 add r 1, 0, r 2
8 scall 0 (lecture d'un nombre au clavier)
12 jmp 100, r 31 r31=16
16 scall 1 (écriture d'un nombre à l'écran)
20 stop
```

```
Instruction 100 add r 1, r 2, r 1
104 div r 1, 2, r 1
108 jmp r 31, r 0
```

# Appel de fonction(s) robuste



Problème: La convention précédente ne marche pas dans le cas d'appels imbriqués (ex : récursifs).

R31 ne peut contenir qu'une seule addresse!


Solution : gérer une pile des adresses de retour





# Généralement la pile commence en haut de la mémoire et croît vers le bas

Empilement de R31=0x42



## Appel de fonctions : la pile



Problème : pas de push, ni pop ...

Solution : pointeur de pile dans **r30** 

increment

push

sub r 30, 4, r 30

store r 30, 0, r 31

Adresse contenue Dans r31 stockée

pop

load r 30, 0, r 31 add r 30, 4, r 30

## Exemple de programme



#### Calcul de factorielle (récursif)


```
programme principal
        read
        jmp fact,ra
        write
        stop
# fonction fact(N)
fact:
       braz r1,fact0
        sub sp,8,sp
        store sp,0,ra
        store sp,4,rl
        sub r1,1,r1
        jmp fact,ra
        load sp,4,r2
        mult r1, r2, r1
        load sp,0,ra
        add sp,8,sp
        jmp ra,r0
fact0: add r0,1,r1
        jmp ra,r0
```

```
: scall 0
4 : jmp imm 16,31
  : scall 1
12 : stop
16 : braz 1,60
20 : sub 30,imm 8, 30
24 : store 30,imm 0, 31
28 : store 30,imm 4,1
32 : sub 1,imm 1,1
36 : jmp imm 16,31
40 : load 30,imm 1,2
44 : mult 1,2,1
48 : load 30,imm 0,31
52 : add 30,imm 8,30
56 : jmp 31,0
60 : add 0, imm 1,1
64 : jmp 31,0
```

## Un aperçu de l'exécution



```
: scall 0
4 : jmp imm 16,31
8 : scall 1
12 : stop
16 : braz 1,60
20 : sub 30,imm 8, 30
24 : store 30,imm 0, 31
28 : store 30,imm 4,1
32 : sub 1,imm 1,1
36 : jmp imm 16,31
40 : load 30,imm 1,2
44 : mult 1,2,1
48 : load 30,imm 0,31
52 : add 30,imm 8,30
56 : jmp 31,0
60 : add 0, imm 1,1
64 : jmp 31,0
```



## Programme d'assemblage



partir d'un code assembleur « symbolique » et générer un code binaire :

- binaire pur[illisible] (gcc,...)
- ascii [lisible] (adapté à un testbench)
- Tableau VHDL (adapté à un testbench)

## Programme d'assemblage simple



```
OPCODES={
           => 0b00000,
   :nop
                                                                    require relative 'assembler'
   :add
          => 0b00001,
          => 0b00010,
   :sub
                                                utilise
                                                                   proq={
          => 0b00011,
   :mul
                                                                     0 \Rightarrow [:add,:r0, 0,:r2],
   :mult => 0b00011, #syntax facility
                                                                     1 => [:add,:r2, 5,:r3],
          => 0b00100,
   :div
                                                                     2 => [:add,:r2,-5,:r4],
   :and
          => 0b00101,
                                                                     3 \Rightarrow [:sub,:r4,15,:r3],
          => 0b00110,
   :or
          => 0b00111,
   :xor
   :shl
          => 0b01000,
                                                                   Assembler.assemble prog, size=256
          => 0b01001,
   :shr
   :slt
          => 0b01010,
          => 0b01011,
   :sle
   :seq
          => 0b01100,
                                                                                           génère
   :load => 0b01101,
   :store => 0b01110,
   :imp
          => 0b01111,
   :braz => 0b10000,
   :branz => 0b10001,
   :scall => 0b10010,
   :stop => 0b10011,
                                                                         use ieee.std_logic_1164.all;
                                                                         use ieee.numeric_std.all;
                                                                         use work.type package.all;
                                                                         package prog_test is
                                                                           constant PROGRAM TEST : memory type := (
(ici les label ne sont pas gérés)
```

## Notion d'interruptions



Def: (« it ») événements asynchrones, inoppinés, qui invitent le processeur à se détourner de son flot de contrôle principal, afin de gérer un traitement auxiliaire, puis à reprendre ce flot là où il en était.

Pas gérée dans notre MIPS-0.

Indispensable en réalité!

Alternative au « polling »:

"Polling is like picking up your phone every few seconds to see if you have a call. Interrupts are like waiting for the phone to ring."

## Notion d'interruptions



- Le processeur reçoit un signal, lui indiquant qu'une it est survenue.
- Le processeur peut interroger le contrôleur d'interruptions afin de connaître la source de cette interruption. Connaissant cette source (son numéro), il sait alors vers quelle adresse sauter (« vecteur » d'interruptions).
- Avant d'y aller effectivement, le processeur doit sauvegarder le contexte d'exécution : ensemble des valeurs des registres de travail, au moment de l'interruption.
- Après traitement de l'interruption, le processeur restore ce contexte et continue...comme si rien ne s'était passé.