

# Arquitectura de Computadoras I Ingeniería de Sistemas – Curso 2021

# Práctica de Laboratorio: Microprocesador MIPS Segmentado

El objetivo de esta práctica es implementar el microprocesador MIPS (visto en clase de teoría) en VHDL. En concreto, se va a realizar la versión **segmentada** del microprocesador, cuyos detalles se pueden encontrar en: "Computer Organization and Design: The Hardware/Software Interface ", por David A.Patterson y John L. Hennessy. Se recomienda seguir el libro para realizar esta práctica, ya que se sigue este libro con bastante fidelidad. En concreto, se sigue el modelo segmentado del MIPS, detallado en el capítulo 4.

El modelo de las memorias de datos y programas proporcionado (archivo memory.vhd) no introduce ciclos de espera y responde en el mismo ciclo. Además, utiliza dos archivos separados para el contenido inicial de cada memoria, archivo llamado "program1" para memoria de instrucciones y "data" para memoria de datos. Se proporcionan un archivo de ejemplo (program1.s) para utilizar junto con el testbench de la práctica, si bien se pueden generar otros archivos correspondientes a otros códigos para hacer más pruebas.

## **Ejercicio**

Realizar la implementación de un procesador segmentado completo que admite las siguientes instrucciones: add, sub, and, or, lw, sw, slt, beq, addi, andi y ori. En cualquier caso, la instrucción beq, que implica riesgos de control por ser un salto, funcionará "anómalamente" en la versión básica del ejercicio obligatorio.

#### ADD (Add Word)

31	26	25	21	20	16	15	11	10	6	5	0
<b>SPEC</b> 0 0 0 0			rs		rt		rd	C	0 0 0 0 0		<b>ADD</b> 0000
- 6			5		5		5		5		6

<u>Formato</u>: ADD rd, rs, rt <u>Descripción</u>: rd ← rs + rt

#### **SUB** (Substract Word)

31	26	25	21	20	16	15	11	10	6	5	0
<b>SPE</b> 0			rs		rt		rd	0	0	1 0	<b>SUB</b> 0 0 0 1 0
- 6	;		5		5		5		5		6

Formato: SUB rd, rs, rt  $\underline{\text{Descripción}}$ : rd  $\leftarrow$  rs - rt

#### AND

31	26	25	21	20	16	15	11	10	6	5	0
<b>SPE</b> (0 0 0 0			rs		rt		rd	0	0 0 0 0	<b>A</b> l 1 0 0	<b>ND</b> 100
6	3		5		5		5		5		6

<u>Formato</u>: AND rd, rs, rt <u>Descripción</u>: rd ← rs AND rt

31	26	25	21	20	16	15	11	10	6	5	0
<b>SPECIAL</b> 0 0 0 0 0 0			rs		rt		rd	(	0 0 0 0 0	<b>OF</b>	<b>₹</b> 1 0 1
6			5		5		5		5	6	

<u>Formato</u>: OR rd, rs, rt <u>Descripción</u>: rd ← rs OR rt

### **SLT** (Set on Less Than)

31	26	25	21	20	16	15	11	10	6	5	0
<b>SPEC</b> 0 0 0 0			rs		rt		rd	C	0 0 0 0 0	1 0	<b>slt</b> ) 1 0 1 0
6			5		5		5		5		6

<u>Formato</u>: SLT rd, rs, rt <u>Descripción</u>: rd  $\leftarrow$  (rs < rt)

### **LW** (Load Word)

	31 2	26	25 21	20 16	15 0
	<b>SPECIAL</b> 1 0 0 0 1 1		base	rt	offset
_	6		5	5	16

<u>Formato</u>: LW rt, offset(base)

 $\underline{\mathsf{Descripción}} \colon \mathsf{rt} \leftarrow \mathsf{memory}[\mathsf{base+offset}]$ 

### **SW** (Store Word)

31	26	25	21	20	16	15	0
1 0 1 0			base		rt		offset
6			5		5		16

Formato: ST rt, offset(base)

<u>Descripción</u>: memory[base+offset] ← rt


### **LUI** (Load Upper Inmediate)

31	26	25	21	20	16	5		0
<b>SPE</b> 0 0 1	<b>CIAL</b> 111	0.0	0 0 0 0		rt	ir	nmediate	
	3		5		5		16	

Formato: LUI rt, inmediate

Descripción: rt  $\leftarrow$  immediate & 0<sup>16</sup> (rt  $\leftarrow$  immediate << 16)

### **BEQ** (Branch on Equal)



Formato: BEQ rs, rt, offset

Descripción: if (rs=rt) then PC ← PC + (offset << 2)

#### **ADDI** (Addtion Immediate)

31	26	25	21	20	16	5	0
<b>SPE</b> 0 0 1	<b>CIAL</b> 000		rs		rt	inn	nediate
- 6	3		5		5		16

Formato: ADDI rt, rs, immediate

<u>Descripción</u>: rt ← rs + SIGN EXTEND(immediate)


### **ANDI** (And Immediate)

31	26	25	21	20	16	15		0
<b>SPECIAL</b> 0 0 1 1 0	0		rs		rt		inmediate	
6			5		5		16	

Formato: ADDI rt, rs, immediate

<u>Descripción</u>: rt ← rs AND SIGN EXTEND(immediate)

### ORI (Or Immediate)



Formato: ANDI rt, rs, immediate

<u>Descripción</u>: rt ← rs OR SIGN\_EXTEND(immediate)




Figura 1. Modelo de microprocesador segmentado (faltan instrucciones inmediatas).

Verificar el diseño utilizando el archivo "program1" proporcionado por la cátedra.

# Material a entregar

- Archivos VHDL
- Archivos ".s"
- Archivos de memoria de instrucción

## Ayudas y avisos

 Los archivos "programa" y "datos" que contienen las memorias de instrucciones y datos respectivamente deben estar en el directorio de trabajo. Si no es así, en el archivo procesador\_TB.vhd se puede dar la ruta completa de dichos archivos cambiando las líneas de código:

```
C_ELF_FILENAME => "programa",
...
C_ELF_FILENAME => "datos",
```

por otras donde indique la ruta completa a ambos archivos, por ejemplo:

```
C_ELF_FILENAME => "D:\nombredirectorio\programa", ...
C_ELF_FILENAME => "D:\nombredirectorio\datos",
```

- El programa de prueba "program.s" proporcionado en la práctica no incluye riesgos y prueba todas las instrucciones del ejercicio básico. El archivo "programa" es el resultado del ensamblado del "program.s" que se usará para probar el ejercicio básico. El archivo "datos" contiene los datos que se usaran por el "programa" en el ejercicio básico.
- El archivo *memory.vhd* contiene la memoria que se usará en el ejercicio básico. El archivo *processor.vhd* contiene la entidad del micro que se deberá implementar. El archivo *processor\_tb.vhd* contiene el test bench para probar el ejercicio básico.
- La tabla contenida en el archivo "registers.html" proporcionada en la práctica muestra la traducción de los nombres de registros usados en ensamblador al número de registro en el micro, del 0 al 31.