B0911007Y 2019-2020学年春季学期

计算机组成原理实验

实验项目4 RISC-V指令集处理器

常轶松 陈欲晓

2020年5月15日







- □实验内容简介及要求
- □实验要点讲解
- □实验操作流程
- □注意事项

1.1 实验内容与实验目的




- □基于实验项目3的微体系结构,实现支持RISC-V 32-bit整型指令集(RV32I)的处理器(无需实现性能计数器)
 - 通过阅读手册,初步了解新兴RISC-V指令集
 - 进一步理解理论课讲授的精简指令集架构
 - 初步了解RISC-V指令集与MIPS指令集的主要区别
 - 通过评估对比RISC-V/MIPS指令集译码器的实现开销,理解 RISC-V指令集指令格式的设计思想

1.2 实验环境及工程框架








- 基于实验项目3的处理器基本微体系结构(ALU和寄存器堆;控制通路; 状态机;指令访问接口;内存读写接口等)
 - > 实现可正确译码RV32I指令集中的37条基本指令的译码器逻辑
 - 根据指令变化,简单修改状态机
- 使用30个benchmark进行RISC-V处理器功能评测
 - ▶ 分为basic/medium/advanced三组,每组中的disassembly目录下有反汇编文件

1.3 实验进度安排





- □ 自5月22日上课时间起,完成全部实验内容的同学可进行课堂验收
- □ 课堂验收截止: 6月5日下课时(17:49:59)
- □ 最终提交截止时间前(6月8日23:59:59),需提交完整RTL代码、 FPGA云环境运行结果(basic/medium/advanced三组共30个测试程序) 及实验报告
- □ 阶段提交、最终提交命令: git push origin master

1.4 实验项目发布与接收流程(1) @





- □ 实验项目4发布链接URL
 - https://classroom.github.com/a/vBBFPbxK

- □请同学们在浏览器中输入上述URL
 - 点击绿色<Accept this assignment>按钮接受本次作业安排 (如下图标出)


□创建成功后,请使用 git clone https://github.com/ucas-cod-students/prj4-xxx (xxx为GitHub用户名) 命令,在虚拟机中创建本地仓库

1.4 实验项目发布与接收流程 (2)





- □非常重要:与实验成绩打分有关!!!
- □ 在浏览器中,点击个人远程仓库Settings -> Notification, 进入如下界面



1.4 不能访问GitHub的同学接收作业

姓名	远程仓库地址
热伊莱	https://bitbucket.org/chang-steve/prj4-reyilai
热依汉古丽	https://bitbucket.org/chang-steve/prj4-reyihanguli
华为	https://bitbucket.org/chang-steve/prj4-alice-bor

- □ 请上述三名同学,首先查看邮箱,点击接收作业的邀请
- □ 之后在虚拟机里使用git clone命令,按对应远程仓库地址,创建本地仓库
- □ 如果访问有问题,请及时联系助教老师(changyisong@ict.ac.cn)



- □实验内容简介及要求
- □实验要点讲解
- □实验操作流程
- □注意事项

RISC-V 32-bit整型指令集(RV32I)

The RISC-V Instruction Set Manual Volume I: User-Level ISA Document Version 2.2

Editors: Andrew Waterman¹, Krste Asanović^{1,2} ¹SiFive Inc., ²CS Division, EECS Department, University of California, Berkeley andrew@sifive.com, krste@berkeley.edu May 7, 2017

RISC-V指令集手册(已上传至SEP网站)


31	27	26	25	24	20	19	15	14	12	11	7	6	0	
	funct7 rs2				rs1		.ct3	$_{\mathrm{rd}}$		opo	code	R-type		
	imm[11:0]						rs1	fun	.ct3	$_{ m rd}$		opo	code	I-type
	imm[11:5] rs2			rs2		rs1	fun	.ct3	imm[4:0]		opo	code	S-type	
	imm[12 10:5] rs2		1	rs1		.ct3	imm[4:1 11]		opo	code	B-type			
	imm[31:12]									rd d		opo	code	U-type
	imm[20 10:1 11 19:12]									$_{\mathrm{rd}}$	opo	code	J-type	

与MIPS相比,RISC-V具有更加规整的指令格式

指令格式及指令集详见指令手册第104页 具体指令语义请查看指令手册第2章

	RV32I Base Instruction Set												
1			imm 31:12			rd	0110111	LUI					
			imm 31:12			rd	0010111	AUIPC					
		imr	n[20]10:1[11]1	9:12		rd	1101111	JAL					
	iı	mm[11:0	oj	rsl	000	rd	1100111	JALR					
	imm[12]10	0:5]	rs2	rs1	000	imm[4:1 11]	1100011	BEQ					
	imm 12 10	0:5	rs2	rs1	001	imm[4:1[11]	1100011	BNE					
	imm[12]10	0:5]	rs2	rs1	100	imm[4:1[11]	1100011	BLT					
	imm[12]10		rs2	rs1	101	imm[4:1 11]	1100011	BGE					
- L- V/L-	imm[12]10		rs2	rs1	110	imm[4:1[11]	1100011	BLTU					
	imm[12]10):5]	rs2	rs1	111	imm[4:1 11]	1100011	BGEU					
本次实验		mm[11:0	1	rs1	000	rd	0000011	LB					
AT (A)		mm[11:0		rs1	001	rd	0000011	LH					
头狮		mm[11:0		rs1	010	rd	0000011	LW					
	-	nm[11:0	-1	rs1	100	rd	0000011	LBU					
要实		nm[11:0	1	rsl	101	rd	0000011	LHU					
女大	imm 11:		rs2	rs1	000	imm[4:0]	0100011	SB					
	imm 11:		rs2	rs1	001	imm[4:0]	0100011	SH					
现的	imm 11:	-1	rs2	rs1	010	imm[4:0]	0100011	SW					
<i>ゼ</i> じ ロリー		nm[11:0		rs1	000	rd	0010011	ADDI SLTI					
		nm[11:0 nm[11:0	1	rs1	010	rd rd	0010011 0010011	SLTI					
37条		nm[11:0		rs1	100	rd rd	0010011	XORI ORI ANDI					
2171		nm[11:0		rs1	110	rd rd	0010011						
#-		nm[11:0		rsl	111	rd	0010011						
基本	000000		shamt	rs1	001	rd	0010011	SLLI					
五丁	000000		shamt	rs1	101	rd	0010011	SRLI					
化人	010000		shamt	rsl	101	rd	0010011	SRAI ADD SUB					
1日 (文)	000000		rs2	rs1	000	rd	0110011						
* * * *	010000		rs2	rs1	000	rd	0110011						
	000000		rs2	rs1	001	rd	0110011	SLL					
	0000000		rs2	rs1	010	rd	0110011	SLT					
	0000000		rs2	rs1	011	rd	0110011	SLTU					
	0000000)	rs2	rs1	100	rd	0110011	XOR					
	0000000	0	rs2	rs1	101	rd	0110011	SRL					
	010000	0	rs2	rs1	101	rd	0110011	SRA					
	0000000	0	rs2	rs1	110	rd	0110011	OR					
	0000000	0	rs2	rs1	111	rd	0110011	AND					
	0000	pre		00000	000	00000	0001111	FENCE					
	0000 000			00000	001	00000	0001111	FENCE.I					
		000000		00000	000	00000	1110011	ECALL EBREAK CSRRW CSRRS					
	000	0000000	001	00000	000	00000	1110011						
		CST		rs1	001	rd	1110011						
		CST		rs1	010	rd	1110011						
		CST		rs1	011	rd	1110011	CSRRC					
		CST		zimm	101	rd	1110011	CSRRWI					
		CST		zimm	110	rd	1110011	CSRRSI					
l		CST		zimm	111	rd	1110011	CSRRCI					

处理器状态机



- 分支指令在执行阶段(更新 PC值)后立即进入下一条指 令的取指阶段
- R-Type类型指令在执行阶段 后进入写回(WB)阶段
 - I-Type跳转指令(JALR) 和J-Type跳转指令(JAL) 在EX阶段完成PC值更新; 在WB阶段将返回地址写入 目的寄存器
- 其他状态与实验项目3中实现 的多周期处理器状态机要求 保持一致



- □实验内容简介及要求
- □实验要点讲解
- □实验操作流程
- □注意事项

处理器RTL代码编写



- □ 请在本地仓库hardware/sources/ip_catalog/cpu_core 目录下实现处理器代码
 - 寄存器和ALU的代码可复用之前实验项目中的设计
 - custom_cpu.v的输入输出端口的意义与实验项目3一致,**但命名有 差异**,请在此文件中添加RISC-V指令集译码器逻辑和状态机逻辑
- □ 寄存器堆设计修改
 - 需要对r1 r31在复位时清0

实验操作命令



- □本次实验项目使用的Vivado硬件流程命令与之前实验项目
 - 一致,在此不再赘述。请参考本次实验项目仓库中的

README

- 注意: 功能仿真使用BRAM作为处理器访问的真实内存
- 注意: 本次实验不提供总线死锁情况的行为仿真

FPGA云环境测试运行



- □在虚拟机的本地仓库顶层目录中执行
 make USER=<user_name> HW_VAL=<benchmark组名>
 cloud_run连接FPGA云远程板卡
 - <benchmark组名>是basic/medium/advanced中的任意一个
 - 例如:

make USER=zhangsan HW_VAL=medium cloud_run



- □实验内容简介及要求
- □实验要点讲解
- □实验操作流程
- □注意事项

实验项目4实验报告



- □ 请在实验项目4个人本地仓库中创建顶层目录doc(仅需执行一次)
 - mkdir -p doc
- □ 将实验报告的PDF版本放入doc目录,命名规则为 "学号-prj4.pdf",例如: 2016K8009929000-prj4.pdf
- □ 添加实验报告到本地仓库的方法
 - git add --all && git commit -m "doc: Update project report"
- □ PDF文件大小尽量控制在5MB以内
- □ 实验报告务必包含对MIPS指令集和RISC-V指令集的分析对比
- □ 实验报告内容中不必详细描述实验过程,但我们鼓励你在报告中描述如下内容:
 - 你遇到的问题和对这些问题的思考
 - 你的其它想法,例如实验心得,对提供帮助的同学的感谢等