

3. PROCESOARE PIPELINE SCALARE CU SET OPTIMIZAT DE INSTRUCȚIUNI

3.1. MODELUL RISC. CARACTERISTICI GENERALE.

Microprocesoarele RISC (**Reduced Instruction Set Computer**) – replică la **lipsa de eficiență a modelului convențional de procesor de tip CISC (Complex Instruction Set Computer)**. Multe dintre instrucțiunile mașină ale procesoarelor CISC sunt foarte rar folosite în softul de bază, cel care implementează sistemele de operare, utilitarele, translatoarele, etc. Modelele CISC sunt caracterizate de un set foarte bogat de instrucțiuni - mașină, formate de instrucțiuni de lungime variabilă, numeroase moduri de adresare deosebit de sofisticate, etc. Evident că această **complexitate arhitecturală are repercursiuni negative asupra performanței μP** .

Primele microprocesoare RISC s-au proiectat la Universitățile din Stanford (prof. *J. Hennessy*) și respectiv Berkeley (prof. *D. Patterson*), din California, USA (1981).

Caracteristicile de bază ale modelului RISC sunt următoarele:

- **Timp de proiectare și erori de construcție mai reduse** decât la variantele CISC.
- Unitate de comandă hardware cablată \Rightarrow rata de execuție a instrucțiunilor .
- Utilizarea tehnicilor de **procesare pipeline a instrucțiunilor** \Rightarrow **rată teoretică de execuție de o instrucțiune / ciclu**, pe modelele de procesoare care pot lansa în execuție la un moment dat o singură instrucțiune (procesoare **scalare**).
- Implementarea unor arhitecturi avansate de memorie cache și MMU (Memory Management Unit). De asemenea conțin mecanisme hardware de memorie virtuală bazate în special pe paginare ca și sistemele CISC de altfel.
- **Set relativ redus de instrucțiuni simple¹**, majoritatea fără referire la memorie și cu **puține moduri de adresare – arhitectură tip LOAD / STORE**.

-
- **Format fix al instrucțiunilor**, codificate în general pe un singur cuvânt de 32

¹ Anumite instrucțiuni (INC, DEC, MOV) pot fi emulate cu ADD, instrucțiunea de calcul a restului REM poate fi implementată folosind teorema împărțirii cu rest iar instrucțiunile de salt condiționat (BNE, BEQ, BGT, ...) le emulez folosind instrucțiunile de setare a condiției SNE, SEQ, SGT și BNEZ sau BEQZ.

biți, mai recent pe 64 biți (Alpha 21164, Power PC-620, etc.) ⇔ “*Simplicity favors regularity*” (Regularity makes implementation simpler and simplicity enables higher performance at lower cost).

-
- **Numărul mare de registre generale** este util și pentru **mărirea spațiului intern de procesare², model ortogonal de programare**, etc. Registrul R0 este cablat la masă.

-
- “*Smaller is faster*”. Main memory: millions of locations, but slower. Registers (small size – 32 regs x 4B, or 32 regs x 7B) are faster to access than memory

-
- “*Make the common case fast and the uncommon correct*”. Execuția cazurilor frecvente trebuie să se realizeze cu viteză ridicată pe când cazurile mai puțin frecvente trebuie executate corect (vezi și principiul Trace Scheduling și introducerea codurilor compensatoare).

3.2. SET DE INSTRUCȚIUNI.

Proiectarea setului de instrucțiuni aferent microprocesoarelor RISC presupune:

- **Compatibilitatea cu seturile de instrucțiuni ale altor procesoare pe care s-au dezvoltat produse software consacrate** – cerință **contradictorie** cu creșterea de performanță a sistemului³.
- **Setul de instrucțiuni este în strânsă dependență cu tehnologia folosită**, care de obicei **limitează sever performanțele** (constrângeri legate de **aria de integrare, numărul de pini**, cerințe restrictive particulare ale tehnologiei).
- **Minimizarea complexității unității de comandă precum și minimizarea traficului procesor - memorie.**
- Setul de instrucțiuni mașină – ales ca suport pentru implementarea limbajelor HLL.

² Compilatorul identifică variabilele *hot* (frecvent folosite) pentru stocarea acestora în registre. Problema alocării registrelor este rezolvată prin analogie cu problema colorării hărților.

³ Aplicațiile vechi (pe 32 de biți) nu rulează toate pe sisteme de operare pe 64 de biți. Aplicațiile grafice realizate în BorlandC 3.1 nu pot fi rulate pe Windows 7 sau Windows Vista, iar anumite aplicații care rulează cu succes pe Windows 7 și MinGW pe Windows 8 rulează doar scrise în CodeBlocks.

RISC I Berkeley

- set de 31 instrucțiuni: **aritmetico-logice, de acces la memorie, de salt / apel subrutine și speciale** \Rightarrow simplificare a logicii de decodificare și a unității de comandă.
- set logic de 32 regiștri generali pe 32 biți.

OPCODE [7]	SCC [1]	DEST [5]	SOURCE 1 [5]	IMM [1]	SOURCE 2 [13]
------------	---------	----------	--------------	---------	---------------

Figura 3.1. Formatul instrucțiunii la Berkeley I RISC.

Câmpul **IMM = 0** arată că cei mai puțini semnificativi (c.m.p.s.) 5 biți ai câmpului SOURCE2 codifică al 2-lea registru operand.

Câmpul **IMM = 1** arată că SOURCE2 semnifică o constantă pe 13 biți cu extensie semn pe 32 biți.

Câmpul SCC (Store Condition Codes) semnifică validare / invalidare a activării indicatorilor de condiție, corespunzător operațiilor aritmetico-logice executate.

Mod de adresare	Vax 11/780	Echivalent RISC 1
Registru	Ri	Ri
Imediat	#Literal	S2 (literal pe 13 biti), IMM =1
Indexat	Ri + offset	Ri+S2(offset pe 13 biti)
Indirect-registru	(Ri)	Ri+S2, S2=0
Absolut	@#Adresa	R0+S2, R0=0

Tabelul 3.1. Modurile de adresare la Berkeley I RISC.

Următoarele 3 formate de instrucțiuni sunt întâlnite practic în toate arhitecturile RISC studiate (DLX, Intel 860, MIPS 88000, SPARC, APLHA, Power PC, HP PA):

instrucțiuni registru – registru (RS1, RS2, RDEST), de tip aritmetico – logice cu 2 operanzi

instrucțiuni registru – constantă imediată (RS1, constantă, RDEST) sunt instrucțiuni de transfer, aritmetico – logice, etc.

instrucțiuni de ramificație în program (JUMP / CALL, BRANCH, etc.)

3.3. ARHITECTURA SISTEMULUI DE MEMORIE LA PROCESOARELE RISC

Microprocesoarele RISC dețin un management intern de memorie (MMU-Memory Management Unit) în majoritatea implementărilor. MMU-ul are rolul de a translaata adresa virtuală emisă de către microprocesor într-o adresă fizică de acces la memoria principală și respectiv de a asigura un mecanism de control și protecție - prin paginare sau / și segmentare a memoriei - a accesului la memorie. Sistemele RISC dețin memorii cache interne și externe cu spații în general separate pentru instrucțiuni și date (arhitecturi Harvard de memorie) și structuri de tip DWB (Data Write Buffer) cu rol de gestionare a scrierii efective a datelor în memoria sistem, prin degrevarea totală a procesorului propriu - zis. DWB capturează data și adresa emise de către microprocesor și execută efectiv scrierea în memoria cache sau în cea principală, permițând astfel microprocesorului să-și continue activitatea fără să mai aștepte până când data a fost efectiv scrisă în memoria principală. Așadar, DWB se comportă ca un mic procesor de ieșire lucrând în paralel cu microprocesorul.




Figura 3.9. Arhitectura de memorie tip Harvard la procesoarele RISC

Problema majoră a sistemelor de memorie pentru ambele variante constă în decalajul tot mai accentuat între performanța microprocesoarelor care crește anual cu 50 -75% și respectiv performanța tehnologică a memoriilor (latența) care are o rată de creștere de doar 7% pe an. Prin urmare acest "semantic gap" microprocesor - memorie reprezintă o provocare esențială pentru îmbunătățirea performanțelor arhitecturilor de memorie aferente arhitecturilor actuale de

procesoare.

3.4. PROCESAREA PIPELINE ÎN CADRUL PROCESOARELOR SCALARE

Cea mai importantă caracteristică arhitecturală a acestor microprocesoare RISC scalare o constituie procesarea pipeline a instrucțiunilor și datelor. Din punct de vedere istoric primul calculator pipeline viabil a fost supersistemul CDC 6600 (firma Control Data Company, șef proiect *Seymour Cray*, 1964).

Tehnica de procesare pipeline reprezintă o tehnică de procesare paralelă a informației prin care un proces secvențial este divizat în subproces, fiecare subproces fiind executat într-un segment special dedicat și care operează în paralel cu celelalte segmente. Fiecare segment execută o procesare parțială a informației. Rezultatul obținut în segmentul i este transmis în tactul următor spre procesare segmentului $(i+1)$. Rezultatul final este obținut numai după ce informația a parcurs toate segmentele, la ieșirea ultimului segment. Denumirea de pipeline provine de la analogia cu o bandă industrială de asamblare. Diversele procese se pot afla în diferite faze de prelucrare în cadrul diverselor segmente, simultan. Suprapunerea procesărilor este posibilă prin asocierea unui registru de încărcare (latch – T_i) fiecărui segment din pipeline. Registrele T_i produc o separare între segmente (nivelele de prelucrare – N_i – combinaționale sau secvențiale) a. Î. fiecare segment să poată prelucra date separate.




Figura 3.10. Structură de procesare tip pipeline.

Este evident că nivelul cel mai lent de prelucrare va stabili viteza de lucru a benzii. Așadar, se impune în acest caz partiționarea unui eventual proces mai lent în subproces cu timpi de procesare cvasiegalii și interdependențe minime. O soluție

principală, de a compensa întârzierile diferite pe diversele nivele de prelucrare:




Figura 3.11. Balansarea unei structuri pipeline prin divizarea nivelului lent

Se definește **rata de lucru R** a unei benzi de asamblare ca fiind **numărul de procese executate în unitatea de timp T** (ciclu mașină sau tact). Considerând m posturi de lucru (**nivele pipeline**) prin care trec n procese (**instrucțiuni**), rezultă că banda le va executa într-un interval de timp $Dt = (m + n - 1) * T$. Normal, având în vedere că $m * T$ este timpul de "setup" al benzii, adică timpul necesar terminării primului proces. Rata de execuție a unei benzi prin care trec n procese este:

$$R_n = n / (m + n - 1) T \quad (3.1)$$

Rata ideală este de un proces (instrucțiune) per ciclu, întrucât:

$$R = \lim_{n \rightarrow \infty} R_n = 1/T \quad (3.2)$$

Această **rată teoretică** nu se va putea atinge în practică, nu numai datorită faptului că se prelucrează un **număr finit de procese** și datorită **timpului de "setup"**, ci mai ales datorită unor **blocaje în funcționarea normală a benzii** numite **hazarduri**.

3.4.2. PRINCIPIUL DE PROCESARE ÎNTR-UN PROCESOR PIPELINE

Procesarea pipeline a instrucțiunilor reprezintă o tehnică de procesare prin intermediul căreia **fazele (ciclii) aferente multiplelor instrucțiuni sunt suprapuse în**

timp. Se înțelege printr-o **fază aferentă unei instrucțiuni mașină o prelucrare atomică a informației** care se desfășoară după un algoritm implementat în hardware și care durează unul sau mai mulți tați. Microprocesoarele RISC uzuale dețin o structură pipeline de instrucțiuni întregi pe 4 - 6 nivele (microprocesoarele MIPS au 5 nivele):

1. Nivelul IF (instruction fetch) - se calculează adresa instrucțiunii ce trebuie citită din cache-ul de instrucțiuni sau din memoria principală și se aduce instrucțiunea;

2. Nivelul RD (ID) - se decodifică instrucțiunea adusă și se citesc operanzii din setul de regiștri generali. În cazul instrucțiunilor de salt, pe parcursul acestei faze se calculează adresa de salt;

3. Nivelul ALU - se execută operația ALU asupra operanzilor selectați în cazul instrucțiunilor aritmetico-logice; se calculează adresa de acces la memoria de date pentru instrucțiunile LOAD / STORE;

4. Nivelul MEM - se accesează memoria cache de date sau memoria principală, însă numai pentru instrucțiunile LOAD / STORE. Desigur că un ciclu cu MISS în cache pe acest nivel (ca și pe nivelul IF de altfel), va determina stagnarea temporară a acceselor la memorie sau chiar a procesării interne. La scriere, problema aceasta nu se pune datorită procesorului de ieșire specializat DWB care lucrează în paralel cu procesorul central după cum deja am arătat.

5. Nivelul WB (write buffer) - se scrie rezultatul ALU sau data citită din memorie (în cazul unei instrucțiuni LOAD) în registrul destinație din setul de regiștri generali ai microprocesorului.




Figura 3.13. Principiul procesării pipeline într-un procesor RISC

Se observă imediat **necesitatea suprapunerii a 2 nivele concurențiale: nivelul IF și respectiv nivelul MEM, ambele cu referire la memorie.** În cazul microprocesoarelor RISC această situație se **rezolvă** deseori prin legături **(busuri) separate între procesor și memoria de date respectiv de instrucțiuni (arhitectură Harvard).**

Deși această împărțire pe 5 nivele este caracteristică mai multor microprocesoare RISC, ea are o deficiență importantă și anume că **nu orice instrucțiune trece prin toate cele 5 nivele de procesare. Proiectanții anumitor microprocesoare RISC** (de ex. microprocesorul HARP - Hatfield Advanced RISC Processor proiectat la Universitatea din Hertfordshire, Marea Britanie), **au comprimat nivelele ALU și MEM într-unul singur.** În acest caz calculul adreselor de memorie se face în nivelul RD prin mecanisme care reduc acest timp de calcul.

Tipuri de parallelism in sistemele de calcul

A. Paralelism la nivel de bit

De la apariția tehnologiei VLSI (Very Large Scale Integration) de fabricație a chipurilor, în anii **1970, până în aproximativ 1986**, arhitecturile de calculatoare au evoluat prin **dublarea dimensiunii cuvântului** (câtă informație poate un procesor să execute pe ciclu). **Creșterea dimensiunii cuvântului reduce numărul de instrucțiuni mașină care trebuie executate pentru a efectua operații pe variabile ale căror dimensiuni sunt mai mari decât lungimea cuvântului.** Istoric, microprocesoarele pe 4 biți au fost înlocuite cu cele pe 8 biți, apoi pe 16 biți, apoi pe 32 de biți sau chiar **procesoare vectoriale**. Această tendință a fost marcată de introducerea de procesoare pe 32 de biți, care a fost un standard pentru arhitecturile de calcul, pentru două decenii. În anii 2003 - 2004, odată cu arhitecturile x86-64, procesoarele pe 64 de biți au devenit un lucru obișnuit. **Tendința (vezi IBM Cell pe cu regiștri pe 128 de biți folosiți ca vectori) este ca procesoarele să extindă setul de instrucțiuni (ISA) cu instrucțiuni vectoriale.**

B. Paralelism la nivel de faze / instrucțiuni

O mașină RISC cu cinci faze pipeline (IF = Instruction Fetch, ID = Instruction Decode, EX = Execute, MEM = Memory access, WB = Write back) poate fi considerată reprezentativă pentru **paralelismul la nivel de instrucțiuni (ILP – Instruction Level Parallelism)**. **Un program este, în esență, un flux de instrucțiuni ce trebuie executate de către un procesor.** Aceste instrucțiuni pot fi **reordonate și combinate în grupuri care apoi sunt executate în paralel**, fără a schimba rezultatul programului. Acest lucru este cunoscut sub denumirea de paralelism la nivel de instrucțiune. Progresul în domeniul ILP a dominat arhitecturile de calculator de la mijlocul anilor 1980 până la mijlocul anilor 1990.

Toate procesoarele moderne au mai multe faze de procesare pipeline. Fiecare fază pipeline corespunde unei acțiuni diferite pe care procesorul o efectuează asupra unei instrucțiuni. Cu alte cuvinte, un procesor pipeline cu N faze poate avea până la N instrucțiuni aflate în diferite faze de execuție (**paralelism temporal la nivel de fază pipeline**). Așa cum am precizat mai sus, procesorul pipeline canonic este cu 5 faze de execuție dar acest lucru nu este fix: Pentium 4 avea 31 de faze de execuție.




Fig. 2: Pipeline cu 5 faze

În plus față de paralelismul la nivel de instrucțiune adus de structurile pipeline, unele procesoare pot trimite spre execuție mai mult de o instrucțiune la un moment dat. Acestea sunt cunoscute ca **procesoare superscalare (extind paralelismul temporal de tip pipeline la unul spațial – presupune existența mai multor unități de execuție care să lucreze simultan)**. Instrucțiunile pot fi grupate împreună numai dacă nu există nici o dependență de date între ele. Algoritmul lui **Tomasulo** este unul dintre cei mai cunoscuți și utilizați algoritmi care permit exploatarea ILP și execuția out-of-order.




Fig. 3: Pipeline cu 5 faze al unui procesor superscalar, capabil de a emite **două instrucțiuni pe ciclu**. Poate avea două instrucțiuni în fiecare etapă a pipeline, pentru un total de până la 10 instrucțiuni executate simultan.

C. Paralelism la nivel de date

Paralelismul la nivel de date este paralelismul inerent din buclele de program, care se axează pe distribuirea datelor în diferite noduri de calcul pentru a fi prelucrate în paralel. **Aceleași operații se fac pe aceleași sau pe diferite seturi de date.**

„Parallelizing loops often leads to similar (not necessarily identical) operation sequences or functions being performed on elements of a large data structure.” Multe aplicații științifice și de inginerie prezintă paralelism la nivel de date. **O dependență la nivelul unei bucle de program este dependența unei iterații a buclei de ieșirea produsă de una sau mai multe iterații precedente ale acelei bucle.** Astfel de dependențe **previn paralelizarea buclelor de program**. Cu cât dimensiunea problemei devine mai mare, cu atât cantitatea de paralelism de date disponibil, de obicei, crește (**optimizare locală** vs. **optimizare globală**).

D. Paralelism la nivel de fire de execuție (thread) / taskuri

Un “procesor multithread” (PMT) deține abilitatea de a procesa instrucțiuni provenite din thread-uri (“fire de execuție”) diferite, facilitând astfel execuția programelor “multifir”. **Un thread reprezintă o secvență atomică de program, concurentă, recunoscută de către sistemele de operare (SO).** Aceste SO permit mai multor fire de execuție să ruleze, **alocându-le resursele necesare în acest scop.** **Coexistența mai multor thread-uri active permite exploatarea unui tip de paralelism numit “Thread Level Parallelism” (TLP).** Instrucțiunile din thread-uri diferite, fiind independente între ele,

se pot executa în paralel ceea ce implică grade superioare de utilizare ale resurselor precum și mascarea latențelor unor instrucțiuni. În acest ultim sens, de asemenea, gestiunea branch-urilor este simplificată, latența acestora putând fi (măcar parțial) acoperită de instrucțiuni aparținând unor thread-uri diferite și deci independente de condiția de salt. De asemenea, efectul defavorabil al miss-urilor în cache-uri poate fi contracarat prin acest multithreading (dacă un thread generează un miss în cache de ex., CPU-ul - *Central Processing Unit* - poate continua procesele de aducere ale instrucțiunilor din cadrul celorlalte thread-uri). Așadar “groapa” semantică între conceptele de procesare multithreading a aplicațiilor HLL și procesorul hardware convențional este umplută tocmai de PMT.

Single-core superscalar processors cannot fully exploit TLP (fine grain, course grain, SMT – permits multiple independent threads of control to execute SIMULTANEOUSLY on the SAME core; e.g. if one thread is waiting for a long-latency operation to complete, another thread can use the integer units). In the SMT mode, some processor structures (i.e. issue queue, physical register files, functional units, caches) are shared among the threads, and others (rename tables, ROBs, Load/Store Queues, branch predictors) are private to each thread.

Paralelismul la nivel de taskuri este caracteristica unui program paralel de a permite **realizarea de operații complet diferite fie pe aceleași seturi de date sau pe seturi diferite**. Acest lucru este opus cu paralelismul la nivel de date, unde aceleași operații se fac pe aceleași sau diferite seturi de de date. Paralelismul la nivel de taskuri nu este scalabil, de obicei, cu dimensiunea problemei [Cul99].

3.4.3. STRUCTURA PRINCIPALĂ A UNUI PROCESOR RISC. Implementare pipeline

Stagiile de interconectare ale nivelelor structurii (IF / ID, ID / EX, EX / MEM, MEM / WB) sunt implementate sub forma unor regiștri de încărcare, actualizați sincron cu fiecare nou ciclu de procesare. Memorarea anumitor informații de la un nivel la altul este absolut necesară, pentru ca informațiile conținute în formatul instrucțiunii curente să nu se piardă prin suprapunerea fazelor de procesare.




Figura 3.14. Schema de principiu a unui procesor RISC

Exemplu: ce s-ar întâmpla dacă **câmpul DEST** nu ar fi memorat succesiv din nivel în nivel și rebuclet la intrarea setului de regiștri generali? **Setul de regiștri generali trebuie să permită simultan două citiri și o scriere.**

3.4.4. PROBLEMA HAZARDURILOR ÎN PROCESOARELE RISC

Hazardurile constituie acele situații care pot să apară în procesarea pipeline și care pot determina blocarea (stagnarea) procesării, având deci o influență negativă asupra ratei de execuție a instrucțiunilor. Conform unei clasificări consacrate aceste hazarduri sunt de 3 categorii : **hazarduri structurale, de date și de ramificație.**

3.4.4.1. HAZARDURI STRUCTURALE (HS): PROBLEME IMPLICATE ȘI SOLUȚII

Sunt determinate de **conflictele la resurse comune**. Eliminarea prin hardware presupune **multiplicarea acestor resurse**.

Exemplu: un procesor care are un set de regiștri generali de tip uniport și în anumite situații există posibilitatea ca 2 procese să dorească să scrie în acest set **simultan**. Figura 3.15 descrie o structură ALU implementată la **microprocesorul RISC**

superscalar HARP care permite 4 operații ALU simultane. Prin partiționarea timpului afectat nivelului WB în două, în cadrul acestui nivel se pot face două scrieri (în prima jumătate a nivelului WB se înscrie în setul de regiștri conținutul căii A, iar în a doua parte a nivelului WB se înscrie conținutul căii B).




Figura 3.15. Structură de procesare multiplă.

Exemplu: accesul simultan la memorie a 2 procese distincte: unul de aducere a instrucțiunii (IF), iar celălalt de aducere a operandului sau scriere a rezultatului în cazul unei instrucțiuni LOAD / STORE (nivelul MEM). Se rezolvă printr-o arhitectură Harvard a busurilor și cache-urilor. Totuși, există microprocesoare care dețin busuri și cache-uri unificate pe instrucțiuni și date (Power PC 601).

Structural Hazards - Solutions

o Stall

- Low Cost, Simple (+)
- Increases CPI (–)
- Try to use for rare events in high-performance CPUs

o Duplicate Resources

- Decreases CPI (+)
- Increases cost (area), possibly cycle time (–)
- Use for cheap resources, frequent cases
- Separate I-, D-caches, Separate ALU/PC adders, Reg File Ports

o Pipeline Resources

- High performance (+)
- Control is simpler than duplication (+)
- Tough to pipeline some things (RAMs) (-)
- Use when frequency makes it worthwhile
- Ex: Fully pipelined FP add/multiplies critical for scientific

3.4.4.2. HAZARDURI DE DATE: DEFINIRE, CLASIFICARE, SOLUȚII DE EVITARE A EFECTELOR DEFAVORABILE

Apar când o instrucțiune depinde de rezultatele unei instrucțiuni anterioare în bandă. Clasificare în **3 categorii**, dependent de ordinea acceselor de citire respectiv scriere, în cadrul instrucțiunilor.

Considerând instrucțiunile **i** și **j** succesive, **hazardul RAW** (Read After Write) apare atunci când instrucțiunea **j** încearcă să citească o sursă înainte ca instrucțiunea **i** să scrie în aceasta. Apare deosebit de **frecvent** în implementările actuale de procesoare pipeline. Să considerăm secvența de instrucțiuni de mai jos procesată într-o structură pe 5 nivele, ca în figura următoare. Se observă că data ce urmează a fi încărcată în R5 este disponibilă doar la finele nivelului MEM aferent instrucțiunii I1, prea târziu pentru procesarea corectă a instrucțiunii I2 care ar avea nevoie de această dată cel târziu la începutul nivelului său ALU. Așadar, pentru o procesare corectă, I2 trebuie stagnată cu un ciclu mașină.




Figura 3.20. Hazard RAW în cazul unei instrucțiuni LOAD

Soluție software – presupune **inserarea unei instrucțiuni NOP** între I1 și I2

(umplerea "load delay slot"-ului - LDS) sau o altă instrucțiune utilă independentă de instrucțiunea I1. **Stagnarea hardware** a instrucțiunii I2 datorată **deteției hazardului RAW de către unitatea de control** – tehnica "**scoreboarding**" propusă de către **Seymour Cray (1964 - CDC 6600)**. Se impune ca **fiecare registru al procesorului** din setul de regiștri să aibă un "**bit de scor**" asociat. Dacă bitul este zero, registrul respectiv e disponibil, dacă bitul este 1, registrul respectiv este ocupat. Dacă pe un anumit nivel al procesării este necesar accesul la un anumit registru având bitul de scor asociat pe 1, respectivul nivel va fi întârziat, permițându-i-se accesul doar când bitul respectiv a fost șters de către procesul care l-a setat. **Soluțiile bazate pe stagnarea fluxului (software - NOP sau hardware - semafoare) au același efect defavorabil asupra performanței.**




Figura 3.21a. Detecție hazard pe baza bitului de scor




Figura 3.21b. Restartarea procesării instrucțiunilor

Rezolvare prin hardware a hazardului RAW fără a cauza stagnări ale fluxului de procesare – **forwarding** bazate pe "**pasarea anticipată**" a rezultatului instrucțiunii i, nivelului de procesare aferent instrucțiunii j care are nevoie de acest rezultat.

ADD	R1, R2, R3 ;	$R1 \leftarrow (R2) + (R3)$
SUB	R4, R1, R5 ;	$R4 \leftarrow (R1) - (R5)$

ADD:	IF	RD	ALU	MEM	WB [R1]
SUB:	IF	RD	ALU	MEM	WB [R4]




Figura 3.22. Implementarea "forwarding"-ului

Rezultatul ALU aferent primei instrucții ($R2 + R3$) este memorat în tampoanele ALU la finele fazei ALU a instrucțiunii ADD. Dacă unitatea de control va detecta hazardul RAW, va selecta pe parcursul fazei ALU aferente instrucțiunii SUB la intrarea A a ALU, tamponul care conține $(R2) + (R3)$, evitând astfel hazardul RAW. Este necesară implementarea proceselor de forwarding nu numai de la ieșirile ALU spre intrări ci și din cadrul nivelului următor (MEM) spre intrările ALU.

Hazardul WAR (Write After Read) poate să apară atunci când instrucțiunea j scrie o destinație înainte ca aceasta să fie citită pe post de sursă de către o instrucțiune anterioară i . **Hazardurile WAR** pot apare și datorită execuției instrucțiunilor în afara ordinii lor normale, din program (execuție **Out of Order**). Această **procesare Out of Order** este impusă de creșterea performanței și se poate realiza atât prin mijloace

hardware cât și software, legat de optimizarea programelor pe arhitecturile pipeline.

Ex.: I1: MULF Ri, **Rj**, Rk; $R_i \leftarrow (R_j) * (R_k)$
I2: ADD **Rj**, Rp, Rm; $R_j \leftarrow (R_p) + (R_m)$

Figura 3.23. Apariția unui hazard WAR

Instrucțiunea I1 (de coprocesor flotant) se va încheia în execuție după I2 care este o instrucțiune de procesor cu operanzi întregi, întrucât numărul de nivele aferent structurii pipeline a coprocesorului este mai mare decât numărul de nivele aferent procesorului. \Rightarrow I1, I2 se termină "Out of Order" (I2 înaintea lui I1).

Secvența reorganizată prin software, care elimină hazardul WAR este :

MULF Ri, Rj, Rk
ADD Rx, Rp, Rm
.....
MOV Rj, Rx : $R_j \leftarrow R_x$ (după $R_i \leftarrow (R_j) * (R_k)$)

Hazardul WAW (Write After Write – **slow operation followed by fast operation**), apare atunci când instrucțiunea **j** scrie un operand înainte ca acesta să fie scris de către instrucțiunea **i** – scrierile făcându-se într-o ordine eronată. **Hazardul WAW poate apărea în structurile care permit unei instrucțiuni să fie procesată chiar dacă o instrucțiune anterioară este blocată, sau în cazul execuției Out of Order a instrucțiunilor care au aceeași destinație.**

Ex.: I1: DIVF **Rj**, Ri, Rk; $R_j \leftarrow (R_i) / (R_k)$
I2: ADD **Rj**, Rp, Rm; $R_j \leftarrow (R_p) + (R_m)$

Figura 3.24 Apariția unui hazard WAW

Hazardurile de tip **WAW** sau **WAR** nu reprezintă hazarduri reale, ci mai degrabă conflicte de nume. Ele **pot fi eliminate de către compilator (scheduler) prin redenumirea resurselor utilizate de program.** Se mai numesc **dependențe de ieșire**

respectiv **antidependențe**.

BUFFER-UL DE REDENUMIRE (*REN*B)

În urma decodificării unei instrucțiuni, rezultatul acesteia este asignat unei locații din buffer-ul de redenumire [Ung99], iar numărul registrului destinație este asociat acestei locații. În acest mod, registrul destinație este practic redenumit printr-o locație din RenB. Rezultatul instrucțiunii este disponibil abia în momentul în care unitatea de execuție corespunzătoare îl generează. În urma decodificării se creează prin hard un "tag" care reprezintă numele unității de execuție care va procesa rezultatul instrucțiunii respective. Acest tag va fi scris în aceeași locație din RenB. Din acest moment, când o instrucțiune următoare face referire la respectivul registru pe post de operand sursă, ea va apela în locul acestuia valoarea înscrisă în RenB sau, dacă valoarea nu a fost încă procesată, tag-ul aferent locației. Dacă mai multe locații din RenB conțin același număr de registru (mai multe instrucțiuni în curs au avut același registru destinație, într-o secvență), se va înscrie (în *fpr* sau *gpr*) locația din RenB cea mai recent înscrisă (tag sau valoare) – eliminându-se astfel hazardurile WAR sau WAW.


RenB se implementează sub forma unei memorii asociative, căutarea făcându-se după numărul registrului destinație la scriere, respectiv sursă la citire. Dacă accesarea RenB se soldează cu miss, atunci operandul sursă va fi citit din setul de regiștri. În caz de hit, valoarea sau tag-ul citite din RenB sunt memorate în SR corespunzătoare. **Când o unitate de execuție generează un rezultat, acesta se va înscrie în SR și în locația din RenB care are tag-ul identic cu cel emis de către respectiva unitate.** Rezultatul înscris într-o SR poate debloca anumite instrucțiuni aflate în așteptare. După ce rezultatul a fost scris în RenB, instrucțiunile următoare vor continua să-l citească din RenB ca operand sursă până când va fi evacuat și scris în setul de regiștri (în faza **commit/write-back** de procesare). Redenumirea unui registru cu o locație din RenB se termină prin evacuarea acestei locații.

3.4.4.3. HAZARDURI DE RAMIFICAȚIE (HR): PROBLEME IMPLICATE ȘI SOLUȚII

Sunt **generate de către instrucțiunile de ramificație** (branch). Cauzează pierderi de performanță în general mai importante decât hazardurile structurale și de date. **Efectele defavorabile** ale instrucțiunilor de ramificație pot fi **reduse prin metode soft** (reorganizarea programului sursă), sau prin **metode hard** care determină în avans dacă saltul se va face sau nu (**branch prediction**) și calculează în avans noul PC.

Predicțiile eronate:

- o Cauzează **consum suplimentar de putere** a procesorului prin execuția instrucțiunilor de pe calea greșit predicționată și reluarea procesării de pe calea corectă (ciclu suplimentar presupune modificarea unor valori în registre, structuri pipeline, buffer-e, cache realizate prin comutarea tranzistorilor dintr-o stare în alta => $0 \rightarrow 1$ sau $1 \rightarrow 0$ => consum suplimentar de putere).
- o **Cresc timpul de execuție** diminuând performanța globală a arhitecturii, conducând și la un **consum de energie suplimentar**. $t' \Rightarrow E'$



Dacă saltul se va face, atunci I1 se va executa în mod nedorit.

Figura 3.26. Hazardul de ramificație pe un procesor scalar

Soluție pentru o procesare corectă, ar fi aceea de a **dezvolta unitatea de control hardware** în vederea detectării prezenței saltului și de a **întârzia procesarea**

instrucțiunilor următoare cu un număr de cicli egal cu latența BDS-ului, până când adresa de salt devine disponibilă. Soluția implică desigur reducerea performanțelor. Același efect l-ar avea și "umplerea" BDS-ului de către scheduler cu instrucțiuni NOP în vederea întârzierii necesare. **Soluționarea prin software a ramificațiilor de program se bazează pe reorganizarea secvenței de instrucțiuni mașină, astfel încât efectul defavorabil al salturilor să fie eliminat.**

Exemplu de reorganizare în vederea eliminării efectului BDS-ului, considerând că BDS- ul instrucțiunii de salt este doar de 1 tact. **Rata de execuție se îmbunătățește întotdeauna, indiferent dacă saltul se face ori nu se face.**




Figura 3.28. Soluționarea optimă

Dacă această reorganizare nu e posibilă, se încearcă una dintre următoarele 2 variante.




Figura 3.29. Soluție utilă când saltul se face preponderent

În acest caz, **rata de execuție crește doar atunci când saltul condiționat se face.** Dacă saltul nu se face, trebuie ca instrucțiunea introdusă în BDS (SUB R4, R5, R6), să nu provoace execuția eronată a ramurii de program respective. **Dezavantaj:** **zona de cod** și necesită **timp de execuție sporit** cu o instrucțiune adițională când saltul **nu** se face.




Figura 3.30. Soluție utilă când saltul nu se face preponderent

Acest ultim caz, crește **performanța doar atunci când saltul condiționat nu se face**. Este necesar ca instrucțiunea introdusă în BDS, să nu provoace execuția eronată a ramurii de program în cazul în care saltul se face. Se urmărește **"umplerea" BDS-ului cu instrucțiuni utile și care să nu afecteze programul din punct de vedere logic**.

Strategiile hardware de predicție a branch-urilor au la bază un proces de predicție "run - time" a ramurii de salt condiționat precum și determinarea în avans a noului PC. Ele sunt comune procesoarelor scalare dar și superscalare. **Avantaj:** se elimină necesitatea reorganizărilor soft ale programului sursă și se obține o independență față de mașină.

Necesitatea predicției, mai ales în cazul procesoarelor cu execuții multiple ale instrucțiunilor este imperios necesară. Notând cu **BP (Branch Penalty)** numărul mediu de cicli de așteptare pentru fiecare instrucțiune din program, introduși de salturile fals predicționate, se poate scrie relația:

$$BP = C (1 - Ap) b IR \quad (3.5)$$

C = Numărul de cicli de penalizare introduși de un salt prost predicționat

Ap = Acuratețea predicției

b = Procentajul instrucțiunilor de salt, din totalul instrucțiunilor

IR = Rata medie de lansare în execuție a instrucțiunilor

Se observă că $BP(Ap=0)=C b IR$, iar $BP(Ap=1)=0$ (**predicție ideală**). Impunând un $BP=0.1$ și considerând valorile tipice: $C=5$, $IR=4$, $b=22.5\%$, \Rightarrow ca fiind necesară o acuratețe a predicției de peste **97.7% ! $\Rightarrow IR=4/1.4=2.8$ instr./ciclu, față de $IR=4$ instr./ciclu, la o predicție perfectă ($Ap=100\%$).**

1. **SCHEME CLASICE DE PREDICȚIE (IMPLEMENTATE) ÎN PROCESOARELE SUPERSCALARE AVANSATE**
 - o PREDICTOR DE SALTURI DE TIP BTB
 - o PREDICTOR DE SALTURI ADAPTIV, CORELAT PE DOUĂ NIVELURI (GAg)
2. **OPTIMIZAREA SCHEMELOR DE PREDICȚIE PENTRU RAMIFICAȚIILE DE PROGRAM ÎN PROCESOARELE SUPERSCALARE AVANSATE (stadiu de SIMULATOR)**
 - o PREDICTOR *MARKOVIAN* DE RAMIFICAȚII PROGRAM (Predictor contextual de tip PPM complet)
 - o DETECTIA SI IZOLAREA SALTURILOR *DIFICIL DE PREZIS INTR-UN ANUMIT CONTEXT*. PREDICȚIA ACESTORA PRIN INTERMEDIUL UNOR **PREDICTOARE NEURONALE** DE RAMIFICAȚII PROGRAM (*perceptronul multistrat, perceptron simplu, perceptron fast path-based*)

[Cul99] Culler D., Singh J., Gupta A., *Parallel Computer Architecture - A Hardware/Software Approach*, Morgan Kaufmann Publishers, 1999

[Pat04] Patt Y., *The Microprocessor Ten Years From Now: What Are The Challenges, How Do We Meet Them?* Distinguished Lecturer talk at Carnegie Mellon University, Aprilie 2004