

MODALITĂȚI DE EVALUARE A PERFORMANȚEI SISTEMELOR DE CALCUL

TOPICI de urmărit în cadrul cursului

METRICI DE EVALUARE A SISTEMELOR DE CALCUL

ALEGEREA METRICILOR.

LEGEA LUI AMDAHL¹

SIMULATOARE SOFTWARE DEDICATE MICROARHITECTURILOR DE CALCUL.

METODOLOGII DE SIMULARE.

TOOLS-URI SI BENCHMARK-URI STANDARDIZATE.

ECUAȚIA DE STABILIRE A PERFORMANȚEI PROCESORULUI (CPU)

METRICI DE EVALUARE A SISTEMELOR DE CALCUL: PERFORMANȚA DE PROCESARE

Ca și arhitect de microprocesoare scopul principal îl constituie realizarea unor compromisuri între următoarele METRICI: Performanță de procesare, Putere disipată, Arie de integrare, Complexitate, Cost, Suportul oferit aplicației, Funcționalitate, Compatibilitate între modele aparținând aceleași clase, Fiabilitate

Odată cu stabilirea unui set de cerințe funcționale ale sistemului, arhitectul de microprocesoare trebuie să optimizeze procesul de proiectare. Optimalitatea în proiectare depinde de metrica aleasă. Modificările realizate în ultima decadă în spațiul aplicațiilor cu sisteme de calcul au influențat în mod dramatic rolul metricilor.

- **Sistemele desktop** sunt analizate (măsurate) prin prisma utilizatorilor individuali urmărindu-se **optimizarea raportului cost-performanță**. Procesoarele sistemelor desktop sunt complexe, cu execuție *out-of-order* și *speculativă* a instrucțiunilor. Extrag paralelismul atât la nivelul instrucțiunilor (ILP) cât și la nivelul firelor de execuție (TLP).
- **Serverele** sunt optimizate din punct de vedere al **fiabilității**, **scalabilității** și al **raportului cost - performanță globală măsurată în tranzații (operații) per unitate de timp** (secundă, oră)
- **Sistemele dedicate** sunt optimizate din punct de vedere al **costului**, **ariei de integrare** și al **puterii consumate**. Procesoarele *embedded* sunt mai simple, cu execuție *in-order* a instrucțiunilor, dedicate în general aplicațiilor de timp real. Nu conțin structuri de predicție² a ramificațiilor de program³ => nu există execuție speculativă, nu (prea) conțin *cache-uri*, trebuie evitat *Worst Case Execution Time* (sau să fie egal cu cazul general), conțin anumite instrucțiuni *sqrt*, dedicate multimedia, etc. În acest sens se va urmări ulterior în cadrul acestui curs diferențele specifice dintre benchmark-urile de uz general (suita SPEC) și benchmark-urile embedded (suita EEMBC).

Un sistem desktop (X) este mai performant decât altul (Y) dacă execută același program într-un timp (T_X) mai mic decât cel de-al doilea (T_Y).

¹ Legea scalabilității totale sau întâlnită și sub denumirea legea randamentelor în scădere (*diminishing returns*)

² Predictoarele hardware sunt “*Power hungry and too large!*”

³ Există variante cu predicție statică de tip BTFNT

- ⇒ se urmărește **reducerea timpului de execuție** (sau **de răspuns** – timpul scurs între începutul și sfârșitul unui eveniment).
- ⇒ Timpul de execuție (**latența**) reprezintă **inversul (reciproca)** performanței de procesare
- ⇒ Dacă (X) este de “**n**” ori mai performant decât (Y) atunci:

$$n = \frac{\text{Execution time}_Y}{\text{Execution time}_X} = \frac{\frac{1}{\text{Performance}_Y}}{\frac{1}{\text{Performance}_X}} = \frac{\text{Performance}_X}{\text{Performance}_Y}$$

Un server (SX) este mai performant decât altul (SY) dacă execută mai multe tranzacții (operații, programe – *tasks, jobs*) în același interval de timp. Cantitatea de tranzacții (operații, programe – *tasks, jobs, work*) efectuată într-un interval de timp bine stabilit se definește **throughput** sau **performanța sistemelor server**.

- ⇒ În cazul serverelor nu se urmărește reducerea timpului de execuție ci **creșterea performanței** (execuția unui număr mai mare de operații în același interval de timp).
- ⇒ **Throughput (taskuri/secundă)** vs. **Latența (secunde/pentru un task)**

Cea mai directă definiție a **timpului de execuție** o reprezintă “*latența de terminare a unui task, incluzând accesele la disc, la memorie, activități cu dispozitive periferice, alte interacțiuni cu sistemul de operare*”. În cadrul sistemelor server, caracterizate de multiprogramare, procesorul (CPU) poate executa un alt program în timp ce așteaptă finalizarea operațiilor de I/O (citire / scriere din fișier, etc) nefiind necesară în acest caz minimizarea timpului de execuție al task-ului principal.

- o **CPU_time** – timp folosit exclusiv de procesor pentru calcul intern dintr-un singur task, neincluzând timpul de așteptare pentru finalizarea operațiilor I/O sau pentru execuția altor task-uri.
- o **CPU_time** – nu este sesizat de utilizatorul sistemului. Acesta vede întreg *timpul de execuție*.
- o **CPU_time** – poate fi descompus în:
 - **User CPU time** = timp petrecut cu instrucțiunile programului. Focalizarea se face pe această metrică în evaluarea și optimizarea microarhitecturilor de calcul de pe parcursul acestui curs.
 - **System CPU time** = timp petrecut în cadrul sistemului de operare pentru execuția diverselor rutine solicitate prin program (accese la periferice, memoria video, întreruperi software, etc). Depinde de fiecare SO pe care se execută task-ul respectiv. Poate reprezenta până la 35% din *CPU_time*.

METRICI DE EVALUARE A SISTEMELOR DE CALCUL: DISPONIBILITATEA, FIABILITATEA, DEPENDABILITATEA

Pentru o mare perioadă de timp, majoritatea arhitecților de sisteme de calcul au urmărit **un singur scop principal: performanța. Creșterea numărului de tranzistori care comutau tot mai rapid**, predicționată de Gordon Moore prin legea care îi poartă numele, a fost transformată de proiectanții de arhitecturi de calcul în creșterea remarcabilă a performanței.

Reversul medaliei: Legea lui Moore a condus la apariția conceptului de calculatoare omniprezente, răspândirea de dispozitive tot mai mici, dar care sunt caracterizate de o mai scăzută **dependabilitate** datorată de prezența defectelor fizice.

Scopul unui sistem de calcul tolerant la defecte este de a **funcționa în siguranță / funcționa corect („safety and liveness”)** în ciuda existenței / apariției unor erori / defecte.

A safe computer never produces an incorrect user-visible result.

⇒ **If a fault occurs, the computer hides its effects from the user.**

⇒ **Safety alone is not sufficient, however, because it does not guarantee that the computer does anything useful.** A computer that is disconnected from its power source is safe – it cannot produce an incorrect user-visible result – yet it serves no purpose.

A live computer continues to make forward progress, even in the presence of faults. *Ideally, architects design computers that are both safe and live, even in the presence of faults.* However, even if a computer cannot provide liveness in all fault scenarios, maintaining safety in those situations is still extremely valuable.

It is preferable for a computer to stop doing anything rather than to produce incorrect results. An often used example of the benefits of safety, even if liveness cannot be ensured, is an **Automatic Teller Machine (ATM)**. **In the case of a fault, the bank would rather the ATM shut itself down instead of dispensing incorrect amounts of cash.**

o **DISPONIBILITATEA** – fracțiunea din timpul total în care sistemul este disponibil pentru execuția oricărei aplicații:

$$Availability = \text{Mean Time To Fail} / (\text{Mean Time To Fail} + \text{Mean Time to Repair})$$

Disponibilitatea unui system la momentul t este egală cu probabilitatea ca sistemul să funcționeze corect la momentul t .

o **FIABILITATEA (reliability / dependability)** – unui sistem la momentul t este egală cu probabilitatea ca sistemul să funcționeze corect de la momentul zero până la momentul t .

- Fiabilitatea este probabil cea mai cunoscută metrică și un termen frecvent folosit, dar este rareori o metrică potrivită pentru arhitecții de sisteme de calcul.
- Cu excepția cazurilor în care o defecțiune a sistemului este catastrofică (ex. *aviație, automotive, etc.*), **fiabilitatea este o metrică mai puțin utilă decât disponibilitatea.**
- Pentru servere este **la fel de importantă disponibilitatea ca și performanța.** Pierderea financiară a unei companii cotate la bursă în urma indisponibilității serverelor proprii este de peste **\$6,450,000 / oră.**
- **Mean Time Between Failures (MTBF)**
 - măsoară timpul mediu între două căderi succesive ale sistemului (cât timp serverul este utilizabil)
 - Pentru harddiscul unui sistem desktop, uzual MTBF=500.000 de ore (~57 ani).
- **Mean Time to Repair (MTTR)**
 - măsoară timpul mediu necesar revenirii dintr-o cădere a sistemului

- Pentru un server cu sarcini multe MTTR 0 ore (datorită redundanței oferite prin dublarea numărului de harddiscuri și copierea informației în două locuri diferite)

Soluții pentru creșterea fiabilității sistemelor

- Redundanța
 - informațională – date de verificare suplimentară: *check bits* (paritate, coduri corectoare de erori)
 - hardware
- Mecanisme de check-pointing (salvarea stării sistemului la un moment dat și reluarea execuției din acest punct)
- Programe antivirus

○ DEPENDABILITATEA

- În aplicațiile ingineresti dependabilitatea reprezintă o metrică a disponibilității, fiabilității și suportului de mentenanță a sistemelor. De asemenea, aceasta poate cuprinde și mecanisme menite să mențină și să crească fiabilitatea sistemelor.
- Prin cuvinte simple, sistemele dependabile (*dependable systems*) sunt sisteme de securitate critice. Se numesc astfel întrucât viața noastră poate depinde de acestea. În cazul sistemelor de securitate critice **timpul maxim de execuție al unei operații** (WCET – *worst case execution time*) trebuie să fie limitat și cunoscut, astfel încât timpul de reacție poate fi asigurat atunci când sunt necesare acțiuni critice.
- **Dependabilitatea** poate fi analizată cunoscând trei categorii de elemente:
 - Atribute – Modalități de evaluare a dependabilității unui sistem
 - ❖ **Disponibilitatea** – efectuării corecte a unui serviciu
 - ❖ **Fiabilitatea** – continuitatea unui serviciu care funcționează corect
 - ❖ **Siguranță** – absența (evitarea) unor consecințe catastrofale asupra utilizatorului (utilizatorilor) și a mediului
 - ❖ **Integritate** – absența (evitarea) unei modificări necorespunzătoare / alterări a sistemului
 - ❖ **Mentenabilitate**⁴ – proprietate a unui produs de a fi întreținut și reparat cu ușurință

⁴ **Maintenance time** is defined as **the time between the start of the incident and the moment the system is returned to production** (i.e. how long the equipment is out of production). This includes notification time, diagnostic time, fix time, wait time (cool down), reassembly, alignment, calibration, test time, back to production, etc.

- **Amenințări (pericole)** – sunt tipuri de evenimente / situații care pot afecta funcționalitatea corectă a unui sistem cauzând o scădere a gradului de dependabilitate. Sunt în general trei astfel de categorii:

❖ **Defecte: A fault** – “o lipsă / greșeală” (which is usually referred to as a *bug* for historic reasons) is a defect in a system. The presence of a fault in a system **may or may not lead to a failure (cădere a sistemului)**. For instance, although a system may contain a fault, its input and state conditions may never cause this fault to be executed so that an error occurs; and thus that particular fault never exhibits as a failure.

❖ **Erori: An error** is **a discrepancy between the intended behaviour of a system and its actual behaviour inside the system boundary**. Errors occur at runtime when some part of the system enters an unexpected state due to the activation of a fault. Since errors are generated from invalid states they are hard to observe without special mechanisms, such as debuggers or debug output to logs.

❖ **Avarie (pană, rateu, insucces): A failure** is an instance in time when a system displays behaviour that is contrary to its specification. **An error may not necessarily cause a failure, for instance an exception may be thrown by a system but this may be caught and handled** using fault tolerance techniques so the overall operation of the system will conform to the specification.

- **Mijloace de îmbunătățire a dependabilității sistemelor**

- ❖ Preîntâmpinare
- ❖ Eliminare (îndepărtare)
- ❖ Predicție (Anticipare)
- ❖ Toleranță la defectări

METRICI DE EVALUARE A SISTEMELOR DE CALCUL: PUTEREA DISIPATĂ

- Consumul de putere și disiparea termică a energiei au devenit obstacole importante în design-ul procesoarelor moderne cu performanțe ridicate.
*„further increasing the clock frequency is also getting more and more difficult because (i) of **heat problems** and (ii) of **too high energy consumption**. The latter is not only a technical problem for both server farms and mobile systems, but in the future, it is also going to become a **marketing weapon** targeted at the growing number of environmentally aware consumers and companies in search of a **greener computer**.”*




Environment Protection Agency (EPA): computers consume 10% of commercial electricity consumption (2008)

- This include peripherals, possibly also manufacturing
- A Department of Energy (DOE) report suggested this percentage is much lower (3.0÷3.5%)
- Internet Data center growth was cited as a contribution to the 2000/2001 California Energy Crisis


Challenges about power consumption

- Understand where and why power is dissipated



level
range
% of
ă de
arele

- Din ce în ce mai multe procesoare sunt integrate în dispozitive dedicate în care memoria disponibilă este limitată, cum ar fi PDA-urile și sistemele mobile. Limitările dimensiunii memoriei rezultă din considerații cum ar fi spațiul, greutatea, consumul de putere și costul de producție.
- Cercetările au arătat că viteza circuitelor (cu implicații asupra performanței de procesare) se îmbunătățește cu aproximativ 2% pentru o reducere a temperaturii din cip cu 10°C [Sch02]
(if $T_{\mu P} - 10^{\circ}\text{C}$ IPC + 2%).
- Metrice folosite:
 - $P = [W]_{SI}$ watt – puterea medie instantanee = puterea medie disipată într-un ciclu de tact procesor
 - $E = [J]_{SI}$ joule – energia = produsul dintre putere și timpul total de execuție:
 $E = P * t$. Această metrică este în strânsă legătură cu timpul de viață al bateriei sistemului dedicat



Sistemul de calcul		Număr nuclee per cip	Frecvența de procesare	Puterea medie instantanee
Server de ultimă generație				~130÷170W
Desktop de ultimă generație ⁵				~70÷100W
Laptop de ultimă generație				~30W
Laptop cu baterie optimizată				~3÷10W
Procesoare dedicate				~0.5÷1W
Procesoare de semnal (DSP)				~100mW
Microcontrollere				~10mW
Procesoare multicore	AMD Opteron X4 (Barcelona)	4	2.5 GHz	120W
	Intel Nehalem	4	2.5 GHz	100W
	IBM Power 6	2	4.7 GHz	100W
	Sun Ultra SPARC T2 (Niagara 2)	8	1.4 GHz	94W

Tabelul 1. Consumul de putere pentru fiecare tip de sistem de calcul

⁵ Pentium P4 Extreme Edition consumă 135W

Puterea dinamică reprezintă principala sursă de putere disipată în microprocesoarele realizate în tehnologie CMOS și este definită astfel:

$$P_d = C \cdot V_{dd}^2 \cdot a \cdot f ,$$

Unde,

- C este capacitatea circuitului ([nF]_{SI}). Depinde de lungimea firelor, dimensiunea tehnologiei.
- V_{dd} (tensiunea de alimentare – 2.2V) și f (frecvența procesorului) sunt determinate de procesul tehnologic cu toate că multe decizii de proiectare microarhitecturală conduc la diminuarea frecvenței⁶.
- a – *factorul de activitate* (numărul mediu de scrieri – sau numărul de tranziții din 0 în 1 și invers) aferent fiecărei componente microarhitecturale.

$$P_{Mean} = \frac{\int_0^T P(t) \cdot dt}{T}$$

$$E = P_{Mean} \cdot T$$

Unde T reprezintă timpul total de simulare / execuție măsurat în perioade de tact iar P este puterea dinamică (P_d)


Puterea statică incepe să aibă un aport tot mai mare la puterea totală consumată.

Puterea statică este puterea consumată într-un sistem în absența oricărei comutații și este definită ca produsul dintre tensiunea de alimentare și curentul static. Această pierdere este datorată dispozitivelor conectate la condensatori, cum ar fi tranzistori sau diode care, chiar dacă sunt închise conduc o cantitate mică de curent. Chiar dacă acest current este foarte mic el poate descărca lent condensatorul. **Imperfecțiunile nedorite ale unor materialele dielectrice folosite în condensatori pot contribui la puterea statică consumată.** Materialul dielectric nefiind un izolator perfect permite circularea unui curent static (de pierdere) mic care va descărca lent condensatorul. Contribuția puterii statice la totalul de putere consumată într-un sistem este preconizată să crească în tehnologiile viitoare datorită creșterii exponențiale a curentului static pierdut odată cu scalarea tehnologiei. International Technology Roadmap for Semiconductors (ITRS – 2006) [<http://public.itrs.net/>] **anticipează că puterea statică poate ajunge și la 50% din totalul de putere în următoarea generație de procesoare.**


⁶ La anumite procesoare o frecvență ridicată făcea imposibilă predicția următoarei instrucțiuni într-o perioadă de tact

Metrics: Power Dissipation


Capacitive (Dynamic) Power




Temperature



Static (Leakage) Power



Di/Dt (Vdd/Gnd Bounce)



Temperatura ajunge până la **83°C** (*se pot găti ochiuri liniștit*). Cipul are $\approx 2.5 \times 2.5 \text{ cm}^2$

Inductorii nu au o rezistență stabilă în timp precum conductorii.

Variația tensiunii instantanee (Vdd/Gnd Bounce – calea directă a curentului între VDD și GND când ambii tranzistori NMOS și PMOS conduc) determină pentru cei 20 de ciclii de tact_{CPU} apariția unui curent de scurgere.

$$v = L \frac{di}{dt}$$

Where,

v = Instantaneous voltage across the inductor

L = Inductance in Henrys

$\frac{di}{dt}$ = Instantaneous rate of current change
(amps per second)


Documente utile:

1 - [Power: Major Issue in Computer Architecture](#)

2 - [Power Management Features in Intel Processors](#)

LEGEA LUI AMDAHL (Legea scalabilității totale)

An example of time measurements



Dark grey: time spent on computation, decreasing with p

White: time spent on communication, increasing with p

Objectives of the lecture

- How to roughly predict computing time as function of p ?
- How to analyze parallel execution times?
- Understand the limit of using more processors

Computational Science and Engineering



Old School

- Increasing clock frequency is primary method of performance improvement



New School

- Don't count on frequency increases as main driver of your performance improvement

- Don't bother parallelizing an application, parallel computing is odd and expensive



- Nobody builds one core processors anymore. Processors' parallelism is the de-facto method for performance improvement.

- Less than linear scaling for a multiprocessor is failure



- Given the switch to parallel hardware, even sub-linear speedups are beneficial as long as you beat the sequential

Notation

n	problem size
p	number of processors
$\sigma(n)$	inherently sequential computation
$\varphi(n)$	parallelizable computation
$\kappa(n, p)$	parallelization overhead

$$\text{Speedup } \Psi(n, p) = \frac{\text{Sequential execution time}}{\text{Parallel execution time}}$$

$$\text{Efficiency } \varepsilon(n, p) = \frac{\text{Sequential execution time}}{\text{Processors used} \times \text{Parallel execution time}}$$

Ideal ar fi ca un SMM dotat cu N procesoare să proceseze un program de N ori mai rapid decât un sistem monoprocesor, cerință numită **scalabilitate** completă. În realitate, acest deziderat de scalabilitate nu se realizează din multiple motive. În privința **scalabilității**, **aceasta este mai ușor de realizat pe un sistem cu resurse distribuite decât pe unul având resurse centralizate**, întrucât acestea din urmă constituie un factor de “strangulare” a activității.

Dintre **cauzele care stau în calea unei scalabilități ideale**, și care generează limitări semnificative (neliniare) de performanță, se amintesc:

1. **Gradul de secvențialitate intrinsec al algoritmului executat.** Așa de exemplu, există în cadrul unui algoritm operații secvențiale dependente de date și deci imposibil de partajat în vederea procesării lor paralele pe mai multe procesoare.

$$\left. \begin{array}{l} n = y + z; \\ a = n + b; \end{array} \right\} \text{ scalar secvențial dependent de RAW} \quad 100\% = \text{secvențial}$$

$$\left. \begin{array}{l} \text{for } i = 1 \text{ to } 10 \\ \quad A(i) = B(i) + C(i); \end{array} \right\} \text{ paralelizabil pe 10 procesoare}$$

$$(1-f) \times 100\% = \text{paralelizabil}$$

Accelerarea S pentru un SMM cu N procesoare este, prin definiție:

$$S = \frac{T_s}{T_N}$$

unde:

T_s = timpul de execuție pentru cel mai rapid algoritm secvențial care rezolvă problema pe un monoprocesor (SISD)

T_N = timpul de execuție al algoritmului paralel executat pe un SMM cu N procesoare.

Dacă notăm cu f = fracția (procentajul) din algoritm care are un caracter eminent secvențial, $f \in [0,1]$, putem scrie:

$$T_N = f \cdot T_s + \frac{(1-f) \cdot T_s}{N},$$

adică

$$S = \frac{T_s}{f \cdot T_s + \frac{(1-f) \cdot T_s}{N}}$$

$$S = \frac{1}{f + \frac{(1-f)}{N}}$$

sau:

Legea lui G. Amdahl, $1 \leq S \leq N$ (scalabil)

Legea lui G. Amdahl sugerează că un procentaj ($f \times 100\%$) oricât de scăzut de calcule secvențiale impune o limită superioară a accelerării ($1/f$) care poate fi obținută pentru un anumit algoritm paralel pe un SMM, indiferent de numărul N al procesoarelor din sistem și topologia de interconectare a acestora.

2. **Timpul consumat cu sincronizarea și comunicarea între procesele** (firele de execuție) rezidente pe diversele (N) procesoare din sistem.
3. **Imposibilitatea** sau neputința **balansării optime** – de către sistemul de operare și sistemul hardware – a activității procesoarelor din sistem (**Load Balancing**). Frecvent, nu se poate evita situația în care anumite procesoare să fie practic inactive sau cu un grad scăzut de utilizare.
4. **Planificarea sub-optimală**, din punct de vedere al performanței globale, **a proceselor din punct de vedere software** (activare proces, punere în așteptare a unui proces, schimbarea contextului în comutare a proceselor etc.)
5. **Operațiile de I/O**, în cazul nesuprapunerii lor peste activitatea de execuție a task-ului de către procesor (overlapping).

Se presupune, spre ex., ca **f=10%** din timp un program nu poate fi accelerat prin paralelizare pe un sistem cu **N=100 de procesoare**. Se consideră că pentru a rula această parte secvențială de două ori mai rapid decât pe un procesor simplu, este nevoie de un procesor complex (Out-of-Order) care are de 10 ori mai multe resurse (complexitate) decât procesorul simplu. Aplicand legea lui *Amdahl*, accelerarea obtinuta pe un **sistem omogen cu 100 de nuclee simple** este:

$$S=1/[f+(1-f)/N]=1/[0,1+0,9/100]=\mathbf{9.17}$$

Daca utilizam N=90 procesoare omogene si un procesor OoO (echivalentul a zece procesoare omogene, și care rulează partea secventiala de doua ori mai rapid decât pe un procesor simplu) vom obtine urmatoarea accelerare (pe **sistem eterogen**):

$$S=1/[0,1/2+0,9/90]=\mathbf{16.67}$$

Totusi, superioritatea sistemelor eterogene fata de sistemele omogene va trebui dovedita mult mai convingator prin simulari complexe, atat pe *benchmark*-uri secventiuale cat si paralelizate (IPC, energie consumata, buget tranzistori, arie integrare etc.). De altfel, chiar si actualele multiprocesoare comerciale sunt neomogene, avand un nucleu superscalar *out of order* foarte puternic (IBM Cell BEA, Intel IXP – procesoare de retea etc.)

Dintre **metricile succesului** in cadrul **dezvoltarii sistemelor *multicore*** se amintesc:

- **productivitatea programării**
- **performanța aplicației.**
 - ◆ minimizarea acceselor la datele aflate în afara memorii locale
 - ◆ optimizarea balansării încărcării procesoarelor
 - ◆ optimizarea comunicațiilor și sincronizărilor

Q1: If we know that 90% of the computation can be parallelized, what is the maximum speedup we can expect from using 8 processors?

Q2: If 18% of the operations in a parallel program must be performed sequentially, what is the maximum speedup achievable?

Q3: Assume 0.2% of the runtime of a program is not parallelizable. This program is supposed to run on the supercomputer which consists of 300 cores. Under the assumption that the program runs at the same speed on all of those cores, and there are no additional overheads, what is the Efficiency ?

SIMULATOARE SOFTWARE DEDICATE MICROARHITECTURILOR DE CALCUL.

Simulatorul. Ce este? Este necesară simularea?

- ☐ Istoria procesoarelor contrapune două paradigme pentru creșterea performanței, bazate pe software și respectiv pe hardware.
- ☐ În procesul de proiectare al procesoarelor, aferent generațiilor viitoare, accentul principal nu se mai pune pe implementarea hardware, ci pe proiectarea arhitecturii în strânsă legătură cu aplicațiile potențiale. Se pornește de la o arhitectură de bază (generică), puternic parametrizată, care este modificată și îmbunătățită dinamic, prin simulări laborioase pe programe de test (benchmark-uri) reprezentative.
- ☐ **Simulator dedicat unei arhitecturi de calcul** – instrument software (aplicație/program) utilizat în exploatarea / cercetarea / și îmbunătățirea performanțelor unei microarhitecturi. De obicei funcționarea microarhitecturii se simulează la nivel de ciclu mașină permițând vizualizarea tuturor resurselor hardware la finele fiecărui ciclu.

Provocari majore legate de metodologia de simulare si tehnologia software folosita in dezvoltarea simulatoarelor

- **Proiectarea si implementarea software**
 - Interfata cu utilizatorul si crearea resurselor.
 - Nucleul functional al simulatorului.
 - Metodologia de simulare. Benchmark-uri. Optimizatoare de cod obiect (*schedulere* statice).
 - Distribuirea simulării pe mai multe resurse hardware (arhitectura client – server in retea) sau simularea pe o singura statie serial cate o configuratie microarhitecturala una dupa alta.
- **Modelarea capabilitatilor de simulare in functie de metricile urmarite**
 - Nucleul de procesare al microarhitecturii (unitati executie, statii rezervare, structura pipeline)
 - Nivelul ierarhic de memorie: cache-uri de instructiuni / date – L1, L2 sau chiar L3, DRAM
 - Structuri de predictie implementate
 - Arhitecturi ILP, TLP, moncore / multicores
- **Reducerea timpului de executie aferent unei simulari**
 - *Sample simulation* – gasirea unui nucleu de instructiuni care aproximeaza executia intregului benchmark
- **Implementarea unui Automatic Design Space Exploration**
 - Metode de cercetare euristica in spatiul tuturor parametrilor arhitecturii, compilatorului si al aplicatiilor pentru gasirea optimului din punct de vedere multicriterial (performanta de procesare, putere consumata, temperatura disipata, numar nuclee, etc.)
 - Algoritmi de cautare locali (in vecinatatea unei configuratii microarhitecturale) de tip *hill climbing*, *simulated annealing*
 - Metode avansate de invatare automata (*machine learning*), algoritmi genetici, algoritmi stigmergici bazati pe miscarea coloniilor de furnici, etc.

- ❑ Simularea este necesară pentru că:

Users don't like bugs



Simulation expertise hel



Dupa mai bine de **douazeci de ani de preocupari in proiectarea si exploatarea arhitecturilor de calcul** cercetatorii au ajuns la concluzia ca **simulatoarele au devenit instrumente primordiale in cercetarea si dezvoltarea din domeniul stiintei calculatoarelor**. Principalele **avantaje** ale simulatoarelor comparativ cu procesoarele reale sunt: **costul de implementare si timpul de dezvoltare mai mic, flexibilitatea si extensibilitatea** care permit arhitectului de microprocesoare sa **evalueze mai rapid performanta unei plaje largi de arhitecturi** si sa cuantifice eficienta fiecărei imbunatatiri (inovatii microarhitecturale sau optimizari la nivelul

compilatorului). Cu toate acestea, **timpul indelungat de simulare** (zeci de ore pentru doar o singura configuratie arhitecturala) si **acuratetea scazuta a rezultatelor simularii** (sau **imposibilitatea cautarii, analizei si simularii complete in spatiul enorm al tuturor parametrilor arhitecturii, compilatorului si al aplicatiilor⁷**) **limiteaza eficienta simulatorilor**. Probabil cel mai important impediment întâlnit se datorează constrângerilor temporale; optimizarea unei arhitecturi dovedindu-se un proces lent care necesită putere de calcul considerabilă. Pe langa importanta dovedita in domeniul cercetarii stiintei calculatoarelor in general si al arhitecturilor de calcul in special, in ultimul timp, **simulatorii au devenit instrumente pedagogice valoroase** care permit studentilor să modifice **interactiv** parametrii configurațiilor hardware și să observe efectele lor într-o manieră mult mai accesibilă, sa **vizualizeze componentele microarhitecturale** si **interactiunea** dintre acestea, sa intealega si sa utilizeze mai bine principiile si conceptele teoretice din domeniu.

Joshua J. Yi, David J. Lilja – *Simulation of Computer Architectures: Simulators, Benchmarks, Methodologies, and Recommendations*, IEEE TRANSACTIONS ON COMPUTERS, VOL. 55, NO. 3, MARCH 2006.

METODOLOGIA DE SIMULARE poate fi de două (trei, dar a treia reprezintă un **hibrid** între cele două fundamentale) tipuri:

Execution driven simulation

- ⇒ caracterizată de cunoașterea în fiecare moment (ciclu "pipe") a conținutului resurselor arhitecturale (regiștri, locații de memorie, unități funcționale).
- ⇒ Simularea se face foarte detaliat, la nivel de ciclu de execuție al procesorului.
- ⇒ **Outputs:** - conținutul resurselor, gradul de încărcare al acestora, rate de procesare, de hit etc.
- Fișiere **trace** care conțin toate instrucțiunile mașină ale programelor de test în ordinea în care se execută.

Trace driven simulation

- ⇒ analizează secvențial toate instrucțiunile din trace-urile generate de simulatorul bazat pe execution driven, cu scopul de a determina instanța optimală a arhitecturii - *procesorul ce urmează a fi implementat în hardware*. TDS se pretează la *simularea cache-urilor* de date și instrucțiuni, mecanismelor de memorie virtuală etc., datorită faptului că oferă pattern-uri reale de adrese, în urma execuției unor programe reprezentative.

⁷ Presupunem că simulăm o microarhitectură cu **10 parametri (FR, IBS, IRmax, SizeIC, SizeDC, latentDRAM, ROBSIZE, RenBuffersize, optimizări_compilator)**, fiecare parametru putându-se afla în **4** stări diferite $4^{10}=2^{20}=1048576$ configurații distincte de simulat * 24h de simulare per configurație pe un sistem monoprosesor **2872 de ani** (Se reamintește că pe n digiți se pot reprezenta în baza b un b^n numere: de la $00\dots00_b$ până la $(b-1)(b-1)\dots(b-1)(b-1)_b$ de la 0 la valoarea maximă $(b-1)b^0+(b-1)b^1+(b-1)b^2+\dots+(b-1)b^{n-1}=(b^n - 1)$ deci b^n numere).




Figura 1. Etapele de simulare, comparare și determinare efectivă ale unei arhitecturi optime, pornind de la sursa HLL (High Level Languages) a programelor de test și până la implementarea hardware a arhitecturii

Simulatoarele determina: *performanta de procesare + model de putere (CACTI, WATCH) estimare putere /energie consumata + configuratie termica && configuratie microarhitecturala spatiala (Quilt, HotSpot) hotspots identificare DTM (manager termal dinamic).*




Figure 2. The structure of the power consumption simulator




Figure 0.3. The thermal map of the Alpha 21364 architecture




Figure 0.4. The thermal map of the Alpha 21364 architecture enhanced with RB and LVPT




Fig. 2. Workflow for finding a near optimal microarchitecture from the thermal viewpoint.

Din perspective tehnologiei software de implementare a simulatoarelor se disting platforme:

monolitice (*SimpleScalar*).

Avantaje: disponibilitate gratuita, flexibilitate, portabilitate, extensibilitate

Dezavantaje: dificultatea depanarii si a reutilizarii codului la dezvoltarea unei arhitecturi noi

Execution driven (cycle level) – *monocore*:

- Simulatorul de cache-uri (*sim-cache*), de profil (*sim-profile*)
- Predictorul de salturi (*sim-bpred*)
- Simulatorul superspeculativ de complexitate ridicată out of order (*sim-outorder*)
- Simulatorul TLP (cu paralelism simultan la nivelul firelor de executie – *msim*)

Trace driven (trace level):

- Simulatorul de (*hotspot*)

Execution driven (cycle level) – *multicore*

- Simulatorul *TLP* (cu paralelism simultan la nivelul firelor de executie – *multi2sim*, *msim-cmp*)

modulare (*UniSim*).

Avantaje:

- permite simularea multicore-urilor
- mediu de simulare **modular** (se pot dezvolta separat, crește încrederea în implementare – module mai mici, ușor de testat)
- interfețe de **comunicare standardizate între module**
- metodologii diferite de simulare: **Cycle level / Transaction level**
- posibilitatea de a introduce simulatoare existente (wrapere), de a lega alte module (gen **CACTI** pentru consum de putere)
- orientat obiect duce la **reutilizare, dezvoltare facilă** a unei arhitecturi noi

Dezavantaje: dificultatea depanării și complexitate ridicată la arhitecturi cu număr mare de core-uri, foarte instabil, documentația redusă (inexistentă) a codului

Execution driven (cycle level) – *monocore / multicore*:

- procesor ARM cu un singur nucleu (**arm-score**)
- procesor PowerPC405 cu mai multe nuclee (**ppc-mcore**).
- procesor PowerPC405 cu un singur nucleu și care are integrată componenta de consum de putere (**ppc-score_power_estimation**).
- procesor PowerPC405 cu suport pentru thread-uri (se pot scrie benchmark-uri care pornesc fire de execuție, care sunt schedulate de procesor pe fiecare nucleu, pot fi sincronizări între aceste fire, se poate simula un comportament mult mai real al aplicațiilor și a dependențelor care există între acestea)/**opt/public/components/CycleLevel/simulators/ppc-pthread/cmp**

Simularea la **nivel tranzacțional**⁸ în sistemele *multicore / many-core*.

- Apare datorită **lipsei de productivitate din programarea paralelă** (în care este necesară păstrarea atomicității a variabilelor partajate prin secțiuni critice – un singur procesor scrie la un moment dat o variabilă)
- Modelarea la nivel de tranzații = separarea comunicării dintre module (hardware sau software) de implementarea lor (procesul computațional din sistem)
- Metodologia TLM este utilă în modelarea unor arhitecturi care execută programe paralele bogate în secțiuni critice (ex.: implementarea lock-unlock, bariere) și le înlocuiesc cu alternative **checkpoint, commit, rollback** specific tranzațiilor din bazele de date.
- procesor PowerPC cu două nuclee (**PowerPC-TLM**)

⁸ Simularea la nivel de tranzații se bazează pe limbaje de programare de nivel înalt, așa cum este SystemC, un limbaj derivat din C++ pentru modelarea la nivel de sistem hardware-software (vezi <http://www.systemc.org/>) și pune în evidență conceptul de separare a comunicației, față de procesul computațional din cadrul sistemului. În abordarea la nivel tranzacțional (TLM), componentele sunt modelate ca și module care pot executa o mulțime de procese concurente, care calculează și le reprezintă comportamentul. Aceste module comunică prin mesaje sub formă de tranzații folosind canale de comunicație abstracte. Interfețele TLM sunt implementate în cadrul canalelor de comunicație pentru a încapsula protocoale de comunicație. Pentru a putea comunica, un proces trebuie doar să acceseze aceste interfețe, prin porturile pe care le are modulul cu care se dorește comunicarea.

Alte instrumente software utile în analiza și proiectarea microarhitecturilor⁹

Asamblatoare, *link*-editoare, *debuggere*. *Cross*-compilatoare

Creșterea în performanță și complexitate a microprocesoarelor moderne datorate tehnicilor avansate gen *pipelining*, execuție *out-of-order*, predicție și execuție speculativă, presupune un efort suplimentar de proiectare și verificare pentru dezvoltarea și implementarea de produse viabile. Pentru depășirea acestor probleme, **proiectanții de microarhitecturi au explorat diverse modalități de transfer de funcționalitate la nivelul compilatorului**. Începând cu procesoarele RISC VLIW și continuând cu cele EPIC – versiunile 1 și 2 de procesoare Intel Itanium, compilatorul a jucat un rol important în simplificarea arhitecturii la nivel hardware menținând totodată tendințele curente de creștere a performanței.

Asamblatoare și *Link*-editoare:

```
./configure --host=i386-*-linux --target=sslittle-na-sstrix --with-gnu-as --with-gnu-ld
```


⁹ Pentru detalii suplimentare legate de instrumente software utile în analiza și proiectarea microarhitecturilor a se vedea capitolul 3 din lucrarea 4 – „*Predicția dinamică a valorilor în microprocesoarele generației următoare*” din bibliografia obligatorie prezentată în cursul introductiv și în fișa disciplinei.

Debuggere:

```
gcc -c -g -O *vpred.c  
make  
gdb
```

Cross-compilatoare:

```
crosstool-ppc405-4.1.1.tar.gz  
crosstool-ppc750.tar.gz  
crosstool-arm.tar.gz  
crosstool-mips.tar.gz
```



ALEGEREA PROGRAMELOR REPREZENTATIVE PENTRU DETERMINAREA PERFORMANȚEI DE PROCESARE

Cele mai bune soluții, în ordine descrescătoare, sunt:

- o ideal utilizatorul dorește **simularea aplicațiilor reale**, care sunt executate pe un sistem (**compilatoare, procesoare de text, calcul tabelar, emulatoare de sisteme de operare, baze de date, jocuri, procesare de imagine / sunet**). Aplicațiile reale au intrări / ieșiri și diverse opțiuni de selecție în momentul rulării. Principal dezavantaj: **lipsa portabilității** acestora (dependența de sistemul de operare și/sau de compilator). Sporirea portabilității presupune modificarea codului sursă și/sau eliminarea anumitor secțiuni de gen grafică interactivă, etc, transformând în final aplicația.
- o Folosirea **programelor de test standardizate (benchmark-uri SPEC, SYSMARK)**. Benchmark-urile SPEC sunt programe reale modificate în vederea creșterii portabilității și minimizării efectului dispozitivelor I/O asupra performanței. Un **avantaj major** al folosirii suitelor de benchmark-uri îl reprezintă faptul că “slăbiciunea” oricărui benchmark este atenuată de prezența celorlalte programe de test. Orice concluzie se trage de pe urma simulării întregii suite.
- o Simularea unor nuclee (**kernels**) ale aplicațiilor reale (**Linpack, Buclă Livermore**).
 - Buclă Livermore reprezintă o colecție de 24 structuri repetitive DO-loops implementate în Fortran. Constituie o mixtură de bucle vectorizabile și nevectorizabile care testează capacitățile de calcul ale sistemului hardware și abilitățile software în compilarea eficientă a codului în vederea vectorizării buclălor de program.
 - LINPACK reprezintă o colecție de subrutine scrise în Fortran care analizează și rezolvă sisteme de ecuații liniare și probleme de complexitate cel puțin pătratică. Nucleul LINPACK constituie o **măsură a puterii de calcul a unui sistem ce operează în virgule mobilă**.

- o **Toy Programs** – programe simple de test având până la 100 de linii de cod și care produc rezultate apriori cunoscute de către utilizator. Exemple: *Ciurul lui Eratostene*, *Quicksort*, *Puzzle*, *Hanoi*, suita de benchmark-uri Stanford.
- o Folosirea unor **programe sintetice** (dedicate) care **imită din punct de vedere statistic comportamentul** (frecvența operațiilor și a operanzilor, etc) **a unui larg set de aplicații**. Sunt similare în filozofie cu benchmark-urile de tip kernel și utilizate de către proiectanții de compilatoare. Exemple: Whetstone, Dhrystone.

BENCHMARK-URI STANDARDIZATE.

Benchmark-urile reprezintă seturi de aplicații dezvoltate pentru evaluarea celor mai importante metrice (performanță, consum de putere, etc.) ale sistemelor de calcul (desktop, server, embedded, rețele) și pot fi folosite pe diverse platforme (procesor + Sistem de Operare): UNIX, Linux și Microsoft Windows (dezvoltate de Microsoft).

Benchmark-urile **SPEC (Standard Performance and Evaluation Corporation)** au fost dezvoltate de “*SPEC’s Open Systems Group*” (OSG), care înglobează peste 30 de producători de calculatoare, integratori de sisteme, autori și consultanți din întreaga lume.

BAPCo (Business Applications Performance Corporation) reprezintă un consorțiu non-profit având ca scop principal dezvoltarea și distribuția unui set de benchmark-uri performante bazate pe aplicații de uz general dar și pe sisteme de operare standardizate folosite în industrie. Rolul benchmark-urilor BAPCo este de a evalua tehnologiile implementate pe diferite platforme. Din BAPCo fac parte: AMD, Apple, ARCintuition, CNET, Dell, Hewlett-Packard, Intel, Lenovo, Microsoft, NVIDIA, Sony, Toshiba, VIA Technologies, ZDNet and Ziff Davis Media.

TPC (Transaction Processing Council) a fost creat prin mijlocul anilor 1980 de către un grup de ingineri producători de calculatoare, integratori de sisteme. Scopul lor era de a crea un set de **benchmark-uri realiste pentru procesarea tranzacțiilor** (măsoară abilitatea sistemului de a manipula tranzacții, constând în principiu în **accese / interogări, actualizări ale bazelor de date**). Performanța este raportată în tranzacții per secundă.

SYSmark 2007 reprezintă cea mai recentă versiune de benchmark-uri BAPCo. Reflectă patern-uri de aplicații (*Video creation, E-learning, 3D Modeling, Office Productivity*) ale utilizatorilor (clienți) din domeniul economic. Caracterizează performanța economică a unui client (aplicații software dedicate sectorului economic pe platformă Microsoft Windows Vista).

SPEC CPU2006 este a 5-a versiune majoră a seturilor de benchmark-uri SPEC CPU, care, în 1989 a devenit primul standard acceptat la scară largă pentru compararea performanțelor la calcul intensiv pe o varietate de arhitecturi.

“*Tehnologia sistemelor de calcul se dezvoltă așa de repede, încât trebuie să oferim noi pachete de benchmark-uri, pentru a asigura un mediu de testare adecvat. Benchmark-urile standardizate, trebuie să reflecte îmbunătățirile tehnologice aferente microprocesoarelor, noi compilatoare, aplicații multimedia și transmisii de semnal audio/video/GSM, care s-a făcut în ultimii 6 ani.*” (adaptare după Kaivalya M. Dixit, președinte SPEC 1990÷2002).

CLASIFICAREA BENCHMARK-URILOR. SUITE REPREZENTATIVE

- o Benchmark-uri **desktop**

- **CPU intensive** (SPEC CPU2006 – CINT2006, CFP2006; SPEC 2017 - <https://www.spec.org/cpu2017/Docs/overview.html#benchmarks>)
- **grafic intensive** (cu toate că multe aplicații grafice includ calcul intensiv și din partea CPU) – SPECviewperf (benchmark-uri care se bazează pe biblioteci OpenGL), SPECapc (Pro/Engineer, SolidWorks 99, Unigraphics V15) – aplicații care folosesc din abundență primitive grafice.
- o Benchmark-uri **server** (TPC-C, TPC-H, TPC-R, TPC-W, SPECjbb).
- o Benchmark-uri **dedicate (embedded)** – EEMBC (“embassy”), SPECjvm2008, SoftFloat, MediaBench

TPC-C simulează un **mediu complex de interogări**. Se bazează pe servere de baze de date standardizate: Oracle, Microsoft SQL.

TPC-H modelează un sistem de decizii ad-hoc în care nu se ține cont de patern-ul anterior de interogări (neexistând legături între acestea) pentru optimizarea interogărilor viitoare; **timpul de execuție al anumitor interogări poate fi foarte mare = dezavantaj**.

TPC-R simulează un sistem de decizii pentru afaceri în care utilizatorii rulează un set standard de interogări. În TPC-R, se ține cont de informațiile privind interogările anterioare pentru optimizarea interogărilor viitoare.

TPC-W simulează activitățile unui **server web** dedicat tranzacțiilor unei companii din domeniul economic.

SPEC CPU2006 cuprinde 2 seturi de benchmark-uri: CINT2006 pentru măsurarea performanțelor în cazul calculului intensiv cu numere întregi și CFP2006 pentru performanțele în cazul calculului intensiv în virgulă flotantă. Cele 2 seturi măsoară performanțele procesorului, arhitecturii memoriei și compilatorului unui calculator.

Setul CINT2006 cuprinde 12 benchmark-uri bazate pe aplicații, scrise în limbajele C (9) și C++ (3), iar CFP2000 cuprinde 17 benchmark-uri care realizează operații în virgulă mobilă, scrise în FORTRAN (6), C++ (4), C (3) și 4 într-un ”amestec” de C și Fortran.

În ultima decadă, substanțiale îmbunătățiri au avut loc în tehnologia compilatoarelor pentru extragerea și valorificarea paralelismului la nivelul instrucțiunilor (ILP). Aceste aplicații nu cuprind toate elementele esențiale ale aplicațiilor multimedia și de comunicație.

SPEC2006 benchmark description	Benchmark name by SPEC generation				
	SPEC2006	SPEC2000	SPEC95	SPEC92	SPEC89
GNU C compiler					gcc
Interpreted string processing			perl		espresso
Combinatorial optimization		mcf			li
Block-sorting compression		bzip2		compress	eqntott
Go game (AI)	go	vortex	go	sc	
Video compression	h264avc	gzip	jpeg		
Games/path finding	astar	eon	m88ksim		
Search gene sequence	hmmer	twolf			
Quantum computer simulation	libquantum	vortex			
Discrete event simulation library	omnetpp	vpr			
Chess game (AI)	sjeng	crafty			
XML parsing	xalanbmk	parser			
CFD/blast waves	bwaves				fpppp
Numerical relativity	cactusADM				tomcatv
Finite element code	calculix				doduc
Differential equation solver framework	deall				nasa7
Quantum chemistry	gamess				spice
EM solver (freq/time domain)	GemsFDTD			swim	matrix300
Scalable molecular dynamics (~NAMD)	gromacs		apsi	hydro2d	
Lattice Boltzman method (fluid/air flow)	lbm		mgrid	su2cor	
Large eddy simulation/turbulent CFD	LESie3d	wupwise	applu	wave5	
Lattice quantum chromodynamics	milc	apply	turb3d		
Molecular dynamics	namd	galgel			
Image ray tracing	povray	mesa			
Sparse linear algebra	soplex	art			
Speech recognition	sphinx3	equake			
Quantum chemistry/object oriented	tonto	facerec			
Weather research and forecasting	wrf	ammp			
Magnetohydrodynamics (astrophysics)	zeusmp	lucas			
		fma3d			
		sixtrack			

SPEC2006 programs and the evolution of the SPEC benchmarks over time, with integer programs above the line and floating-point programs below the line. The figure shows all 70 of the programs in the 1989, 1992, 1995, 2000, and 2006 releases. Only 3 integer programs and 3 floating-point programs survived three or more generations.

Note that **all the floating-point programs are new for SPEC2006**. Although a few are carried over from generation to generation, the version of the program changes and either the input or the size of the benchmark is often changed to increase its running time and to avoid perturbation in measurement or domination of the execution time by some factor other than CPU time.

Benchmark Type	# of this type	Example benchmarks
Automotive/industrial	16	6 microbenchmarks (arithmetic operations, pointer chasing, memory performance, matrix arithmetic, table lookup, bit manipulation), 5 automobile control benchmarks, and 5 filter or FFT benchmarks.
Consumer	5	5 multimedia benchmarks (JPEG compress/decompress, filtering, and RGB conversions).
Networking	3	Shortest path calculation, IP routing, and packet flow operations.
Office automation	4	Graphics and text benchmarks (Bezier curve calculation, dithering, image rotation, text processing).
Telecommunications	6	Filtering and DSP benchmarks (autocorrelation, FFT, decoder, and encoder)

ECUAȚIA DE STABILIRE A PERFORMANȚEI PROCESORULUI (CPU)


Performanța unui program (executat de un procesor) depinde de o combinație de factori:

- **Eficiența algoritmilor utilizați în program** (optimizați / neoptimizați – din punct de vedere al referințelor la memorie și din punct de vedere al timpului de execuție)
- **Componente software** utilizate pentru a crea și transla codul sursă al programului în instrucțiuni mașină (**compilatoare**, translatoare, reorganizatoare de cod - scheduler¹⁰, asamblare, etc)
- Capacitatea **sistemului de calcul de a executa eficient aceste instrucțiuni**, care pot include operații de intrare / ieșire (I/O) – mari consumatoare de timp.

Componenta hardware sau software a sistemului de calcul	Modul în care aceasta afectează performanța
Algoritmul (sortare, căutare binară, folosirea tehnicilor de divide et impera, etc)	Determină numărul de enunțuri / instrucțiuni / comparații la nivel de cod sursă precum și numărul de operații de intrare / ieșire executate.
Limbajul de programare, Compilatorul și Arhitectura Setului de Instrucțiuni	Determină numărul de instrucțiuni asamblare / mașină corespunzătoare fiecărui enunț de la nivel de cod sursă.
Interfața dintre procesor și sistemul ierarhic de memorie	Stabilește cât de repede vor fi executate instrucțiunile mașină.
Dispozitivele periferice (I/O) și interfațarea operațiilor de intrare / ieșire cu Sistemul de Operare prin întreruperi software	Determină cât de repede vor fi executate operațiile de intrare / ieșire.

¹⁰ Tehnici de reorganizare a codului de tip: **loop unrolling**, **software pipelining**, **mov merging**, **mov reabsorption**, **immediate merging**, **loop interchange**, **function inlining**, **merging array**, etc contribuie la optimizarea programelor în vederea creșterii paralelismului la nivelul instrucțiunilor.

- Execution Time = **seconds/program**



- Prima metrică (**M1 – numărul de instrucțiuni din program**) depinde de **program**, de limbajul în care este implementată aplicația, de **ISA procesorului** (programul poate fi scris în limbaj de asamblare) în final el fiind translatat în cod mașină și executat, și evident de **compiler**.
- A doua metrică (**M2 – numărul de cicluri în care se execută o instrucțiune**) poate depinde de **scheduler** (componentă a compilatorului) dacă se încearcă optimizarea și execuția în paralel a mai multor instrucțiuni independente, dar depinde în mod cert de **microarhitectură** (adâncimea structurii pipeline, gradul de superscalaritate¹¹; proiectarea anumitor instrucțiuni flotante – înmulțire/împărțire/radical – poate fi optimizată¹²).
- Dacă primele două metrici erau **arhitecturale**, a treia (**M3 – numărul de cicluri de tact procesor dintr-o secundă**) este **tehnologică** și depinde de fizicieni, electroniști, proiectanți de circuite logice / secvențiale în vederea creșterii frecvenței de comutație a tranzistorilor și de minimizare a timpului de execuție a fiecărei faze de procesare (... decodificare / execuție ... etc.) și a perioadei de tact a procesorului.

ȘIRETLICURI ARHITECTURALE UZUALE

- Lungimea programului este constantă.
 - Se simulează în mod repetat aceleași benchmark-uri, folosindu-se de același compilator
 - Uneori pot fi variate opțiuni de compilare pentru observarea impactului asupra performanței a tehnicilor arhitecturale propuse și în ce măsură câștigul se datorează compilatorului.
- Perioada de tact este constantă (secundă / cicluri de tact_{CPU}).

Asfel, în majoritatea colectivelor de cercetare academică, prin simulare execution-driven se determină performanța de procesare prin focalizarea pe studiul **ciclilor / instrucțiune**. În consecință, se modifică configurația microarhitecturală pentru calculul IPC (instrucțiuni / ciclu de tact_{CPU}) optim.

¹¹ Efectul **hazardurilor de ramificație** (predicția greșită a instrucțiunilor de salt) este sensibil la microarhitectură, afectând performanța de procesare. O structură pipeline cu 20 de faze de procesare cum are Intel Pentium 4 și un factor de superscalaritate de 4, sau chiar 8 instrucțiuni, determină ca în execuție să se găsească un număr de instrucțiuni de ordinul sutelor chiar miilor. Având în vedere că uneori pot trece și 100 de T_{CPU} până când se soluționează o instrucțiune de salt, rezultă necesitatea evacuării tuturor instrucțiunilor procesate pe calea greșită și reluarea de pe calea corectă, cu implicații negative asupra performanței de procesare și a energiei disipate.

¹² Dezvoltarea unor structuri de **reutilizare a rezultatelor instrucțiunilor** anterior executate incluzând și cazul **instrucțiunilor triviale**.

UTILIZAREA MEDIEI ARMONICE ÎN EVALUAREA VITEZEI DE EXECUȚIE A PROGRAMELOR (HM)

- Se consideră că fiecare program execută O operații
- Se consideră că n programe execută cele nO operații în $\sum T_i$
- Viteza (rata) de execuție a sistemului (P) este în acest caz dată de relația:

$$P = nO / \sum T_i = n / \sum (T_i / O) = n / \sum 1/P_i$$

unde $1/P_i$ este inversul vitezei de execuție a programului i .

- Viteza de execuție a unui sistem (măsurată în IPC – instrucțiuni per ciclu de t_{CPU}) care rulează n benchmark-uri este egală cu media armonică a performanțelor individuale de procesare a fiecăruia dintre cele n benchmark-uri.
- **HM** elimină vârfurile (cazurile extreme care ar denatura rezultatul în cazul unei medii aritmetice) conducând la interpretări greșite a rezultatelor.
- Se recomandă calculul **HM** mai ales că fiecare benchmark în parte are un număr diferit de instrucțiuni și evident un timp diferit de execuție.

Probleme:

1. Se consideră două calculatoare desktop numite CSA având ISA de procesor MIPS și care execută instrucțiuni la o frecvență de 2.5 GHz, respectiv CSB având ISA de procesor x86 și care execută instrucțiuni la o frecvență de 3 GHz. În medie, programele executate pe arhitectură MIPS au o lungime mai mare, de 1.5 ori decât aceleași programe scrise și executate pe arhitectură x86.

Se cere:

- a) Știind suplimentar că pentru execuția programului P1, o instrucțiune pe CSA durează 2 perioade de tact ($CPI_{CSA}=2$) și instrucțiunile aceluiasi program P1 executat pe CSB necesită 3 perioade de tact ($CPI_{CSB}=3$), care sistem de calcul execută mai rapid programul P1? Care este accelerarea (*speed-up-ul*) sistemului mai performant?
- b) Dacă însă, pentru execuția programului P2, o instrucțiune pe CSA durează 1 perioadă de tact ($CPI_{CSA}=1$) și instrucțiunile aceluiasi program P2 executat pe CSB necesită 2 perioade de tact ($CPI_{CSB}=2$), care sistem de calcul execută mai rapid programul P2? Care este accelerarea (*speed-up-ul*) sistemului mai performant?

Indicație:

1a) Se consideră că programul P1 dacă se execută pe CSB cu arhitectură x86 (CISC) are n instrucțiuni. Rezultă că același program P1 impune execuția pe CSA cu arhitectură MIPS (RISC) a $1.5n$ instrucțiuni. Calculăm timpul de execuție aferent programului P1 pe cele două sisteme de calcul CSA și CSB. Astfel:

$$T_{CSB}(P1) = n \text{ instr} * \text{Ciclii de procesare per instrucțiune} * \text{Perioada de tact procesor}_{CSB} = \\ = n * 3 * 1/(3*10^9) [s] = n [ns - nanosecunde]$$

$$T_{CSA}(P1) = 1.5n \text{ instr} * \text{Ciclii de procesare per instrucțiune} * \text{Perioada de tact procesor}_{CSA} = \\ = 1.5n * 2 * 1/(2.5*10^9) [s] = 1.2n [ns - nanosecunde]$$

Astfel, rata de procesare $IR_{CSB} = n \text{ instr.} / n [ns] = 1 \text{ instr.} / 1[ns]$ și
rata de procesare $IR_{CSA} = n \text{ instr.} / 1.2n [ns] = 1 \text{ instr.} / 1.2[ns]$ și

rezultă $\text{Speed-up} = \text{IR}_{\text{CSB}} / \text{IR}_{\text{CSA}} = 1.2x \Rightarrow$ programul P1 se execută de 1.2 ori mai rapid pe CSB decât pe CSA.

Verificați în aceeași manieră, dar în condițiile de la punctul b) care dintre cele două sisteme de calcul este mai rapid.

2. Se consideră că dintre instrucțiunile unui program executat pe un procesor MIPS 10% sunt instrucțiuni de împărțire. Toate celelalte instrucțiuni (care nu sunt de împărțire) necesită 1 ciclu de tact pentru execuție. Instrucțiunile de împărțire se execută în 50 de cicluri de tact (se mai numesc *mari consumatoare de timp*). Ce observați și cum interpretați în doar două propoziții după ce rezolvați cerințele de la a) la f)?
 - a) Determinați care este metrica CPI aferentă programului executat pe acest tip de procesor? (în câți cicluri de tact se execută în medie un astfel de program)
 - b) Ce procent de timp se pierde doar cu operațiile / instrucțiunile de împărțire?
 - c) Care este speed-up-ul obținut dacă îmbunătățim performanța de procesare a instrucțiunilor de împărțire de 2 ori (numărul de cicluri de execuție pentru o instrucțiune de împărțire se reduce la jumătate)?
 - d) Care este speed-up-ul obținut dacă îmbunătățim performanța de procesare a instrucțiunilor de împărțire de 5 ori (numărul de cicluri de execuție pentru o instrucțiune de împărțire se reduce de 5 ori)?
 - e) Aceeași întrebare ca la punctele anterioare c) și d) dacă îmbunătățim performanța de procesare a instrucțiunilor de împărțire de 10 ori respectiv de 50 de ori?
 - f) Cât va deveni speed-up-ul dacă instrucțiunile de împărțire vor deveni de un infinit de ori mai rapide (timp execuție ≈ 0 tacte de procesare)?

Bibliografie

[Sch02] Schmidt R., Notohardjono B. D., High-end server low-temperature cooling, IBM Journal of Research and Development, Volume 46 Issue 6, November 2002, Pages 739 - 751.

Competiții internaționale vizând probleme vechi și totodată actuale din Computer Architecture

- **Branch Prediction** Is Not A Solved Problem: Measurements, Opportunities, and Future Directions (hard to predict – unbiased branches, rare branches, indirect jumps & calls)
 - o 5th JILP Workshop on Computer Architecture Competitions (JWAC-5): Championship Branch Prediction (CBP-5) - <https://www.jilp.org/cbp2016/>, in conjunction with: ISCA-43 <http://isca2016.eecs.umich.edu>
- Applying Deep Learning to the **Cache Replacement** Problem
 - o 2nd Cache Replacement Championship (CRC-2) - <http://crc2.ece.tamu.edu>, co-located with ISCA-44, Toronto, Canada, June 25, 2017
- Context-Base Computational **Value Predictor** with Value Compression
 - o 1st Championship Value Prediction (CVP-1) - <https://www.microarch.org/cvp1/cvp1/program.html>, in conjunction with: ISCA-45 <http://iscaconf.org/isca2018/index.html>, sponsored by Qualcomm