

## 4. PROCESOARE CU EXECUȚII MULTIPLE ALE INSTRUCȚIUNILOR [7]

---

### 4.1. CONSIDERAȚII GENERALE. PROCESOARE SUPERSCALARE ȘI VLIW (EPIC)


Un deziderat ambițios este acela de se atinge rate medii de procesare de mai multe instrucțiuni per tact. Procesoarele care inițiază execuția mai multor operații simultan într-un ciclu (sau tact) se numesc procesoare cu execuții multiple ale instrucțiunilor. Un astfel de procesor aduce din cache-ul de instrucțiuni una sau mai multe instrucțiuni simultan și le distribuie spre execuție în mod dinamic sau static (prin reorganizatorul de program), multiplelor unități de execuție.

Principiul acestor procesoare paralele numite și "mașini cu execuție multiplă" (MEM) constă în existența mai multor unități de execuție paralele, care pot avea latențe diferite. Pentru a facilita procesarea acestor instrucțiuni, acestea sunt codificate pe un singur cuvânt de 32 sau 64 de biți uzual, pe modelul RISC anterior prezentat. Dacă decodificarea instrucțiunilor, detecția dependențelor de date dintre ele, rutarea și lansarea lor în execuție din bufferul de prefetch înspre unitățile funcționale se fac prin hardware, aceste procesoare MEM se mai numesc și superscalare.

Pot exista mai multe unități funcționale distincte, dedicate de exemplu diverselor tipuri de instrucțiuni tip întreg sau flotant. Așadar execuțiile instrucțiunilor întregi, se suprapun cu execuțiile instrucțiunilor flotante (FP-Flotant Point). În cazul procesoarelor MEM, paralelismul temporal determinat de procesarea pipeline se suprapune cu un paralelism spațial determinat de existența mai multor unități de execuție. În general structura pipeline a coprocesorului are mai multe nivele decât structura pipeline a procesorului ceea ce implică probleme de sincronizare mai dificile decât în cazul procesoarelor pipeline scalare. Același lucru este valabil și între diferite alte tipuri de

instrucțiuni având latențe de execuție diferite. Caracteristic deci procesoarelor superscalare este faptul că dependențele de date între instrucțiuni se rezolvă prin hardware, în momentul decodificării instrucțiunilor. Modelul ideal de procesare superscalară, în cazul unui procesor care poate aduce și decodifica 2 instrucțiuni simultan este prezentat în figura 4.1.

Este evident că în cazul superscalar complexitatea logicii de control este mult mai ridicată decât în cazul pipeline scalar, întrucât detecția și sincronizările între structurile pipeline de execuție cu latențe diferite și care lucrează în paralel devin mult mai dificile. De exemplu un procesor superscalar având posibilitatea aducerii și execuției a "n" instrucțiuni mașină simultan, necesită  $n(n-1)/2$  unități de detecție a hazardurilor de date între aceste instrucțiuni (comparatoare digitale), ceea ce conduce la o complexitate ridicată a logicii de control.





---

**Figura 4.1.** Modelul execuției superscalare

S-ar putea deci considera aceste procesoare MEM ca fiind arhitecturi de tip MIMD (Multiple Instructions Multiple Data) în taxonomia lui *Michael Flynn*. De remarcă totuși că în această categorie sunt introduse cu precădere sistemele multiprocesor care exploatează paralelismul la nivelul mai multor aplicații (coarse grain parallelism), arhitecturile RISC ca și cele de tip MEM exploatând paralelismul instrucțiunilor la nivelul aceleiași aplicații (fine grain parallelism). Desigur că - din punctul de vedere al acestei taxonomii - arhitecturile pipeline scalare (RISC), ar fi încadrabile în clasa SISD (Single Instruction Single Data), fiind deci incluse în aceeași categorie cu procesoarele

cele mai convenționale (secvențiale), ceea ce implică o slăbiciune a acestei sumare taxonomii.

În figura 4.2 se prezintă o structură tipică de procesor superscalar care deține practic 2 module ce lucrează în paralel: un procesor universal și un procesor destinat operațiilor în virgulă mobilă. Ambele module dețin unități de execuție proprii având latențe diferite. La anumite microprocesoare superscalare regiștrii CPU sunt diferiți de regiștrii FP, pentru a se reduce hazardurile structurale (în schimb creșteri serioase ale costurilor și dificultăți tehnologice) iar la altele (de ex. Motorola 88100), regiștrii CPU sunt identici cu cei ai coprocesorului. De exemplu, pentru eliminarea hazardurilor structurale, multe dintre aceste microprocesoare nu dețin "clasicul" registru al indicatorilor de condiție. Salturile condiționate se realizează prin compararea pe o anumită condiție, a 2 dintre registrele codificate în instrucțiune. Hazardurile structurale la resursele hardware interne se elimină prin multiplicarea acestora și sincronizarea adecvată a proceselor.




**Figura 4.2.** Structură de procesor superscalar pipeline

De remarcat că procesoarele superscalare, determină apropierea ratei de execuție la una sau, în cazul în care se pot aduce mai multe instrucțiuni simultan, la mai multe instrucțiuni per ciclu. Dificultățile de sincronizare sporite, se rezolvă prin utilizarea unor tehnici hardware bazate pe "scoreboarding" deosebit de sofisticate. Majoritatea

microprocesoarelor RISC actuale sunt de tip superscalar (conțin cel puțin un coprocesor integrat în chip). Un procesor superscalar care aduce din cache-ul de instrucțiuni mai multe instrucțiuni primitive simultan, poate mări rata de procesare la 1.2-2.3 instr./ciclu măsurat pe o mare diversitate de benchmark-uri, la nivelul realizărilor practice între anii 1995-1998. Exemple remarcabile de microprocesoare superscalare comerciale de tip RISC, sunt: INTEL 960 CA, SUN SuperSPARC, MPC 601, 603, 620 (POWER PC), etc. Microprocesoarele Intel Pentium, AMD K6, etc., sunt practic procesoare având model de programare CISC dar execuție hardware superscalară.

Procesoarele VLIW (Very Long Instruction Word) reprezintă procesoare care se bazează pe aducerea în cadrul unei instrucțiuni multiple a mai multor instrucțiuni RISC independente pe care le distribuie spre procesare unităților de execuție. Așadar, rata de execuție ideală la acest model, este de  $n$  instrucțiuni/ciclu. Pentru a face acest model viabil, sunt necesare instrumente soft de exploatare a paralelismului programului, bazate pe gruparea instrucțiunilor simple independente și deci executabile în paralel, în instrucțiuni multiple. Arhitecturile VLIW sunt tot de tip MEM. Principiul VLIW este sugerat în figura 4.3:





---

**Figura 4.3.** Decodificarea și alocarea instrucțiunilor într-un procesor VLIW

În cadrul acestui model, se încearcă prin transformări ale programului, ca instrucțiunile RISC primitive din cadrul unei instrucțiuni multiple să fie independente și deci să se evite hazardurile de date între ele, a căror gestionare ar fi deosebit de dificilă în acest caz. Performanța procesoarelor VLIW este esențial determinată de programele

de compilare și reorganizare care trebuie să fie deosebit de "inteligente". De aceea acest model de arhitectură se mai numește uneori și EPIC (Explicitly Parallel Instruction Computing).

Prin urmare, în cazul modelului de procesor VLIW, compilatorul trebuie să înglobeze mai multe instrucțiuni RISC primitive independente în cadrul unei instrucțiuni multiple, în timp ce în cazul modelului superscalar, rezolvarea dependențelor între instrucțiuni se face prin hardware, începând cu momentul decodificării acestor instrucțiuni. De asemenea, poziția instrucțiunilor primitive într-o instrucțiune multiplă determină alocarea acestor instrucțiuni primitive la unitățile de execuție, spre deosebire de modelul superscalar unde alocarea se face dinamic prin control hardware. Acest model de procesor nu mai necesită sincronizări și comunicații de date suplimentare între instrucțiunile primitive după momentul decodificării lor, fiind astfel mai simplu din punct de vedere hardware decât modelul superscalar. Un model sugestiv al principiului de procesare VLIW este prezentat în figura 4.4.



**Figura 4.4.** Principiul de procesare VLIW

Pentru exemplificarea principiului de procesare MEM, să considerăm secvența de program de mai jos :

```

LOOP:   LD   F0,0(R1)
        ADD  F4,F0,F2
        SD   0(R1),F4
        SUB  R1,R1,#8
        BNEZ R1, LOOP
    
```

Se va analiza în continuare cum ar trebui reorganizată și procesată secvența de program anterioară pentru a fi executată pe un procesor VLIW care poate aduce maxim 5 instrucțiuni primitive simultan și deține 5 unități de execuție distincte și anume: 2 unități LOAD / STORE (MEM1, MEM2), 2 unități de coprocesor flotant (FPP1, FPP2) și o unitate de procesare a instrucțiunilor întregi și respectiv a branch-urilor.

	MEM 1	MEM 2	FPP 1	FPP 2	CPU / BRANCH
1	Loop: LD F0, 0(R1)	LD F6, -8(R1)			
2	LD F10, -16(R1)	LD F14, -24(R1)			
3	LD F18, -32(R1)	LD F22, -40(R1)	ADD F4, F0, F2	ADD F8, F6, F2	
4	LD F26, -48(R1)		ADD F12, F10, F2	ADD F16, F14, F2	
5			ADD F20, F18, F2	ADD F24, F22, F2	
6	SD 0(R1), F4	SD -8(R1), F8	ADD F28, F26, F2		
7	SD -16(R1), F12	SD -24(R1), F16			
8	SD -32(R1), F20	SD -40(R1), F24			SUB R1, R1, #48
9	SD 0(R1), F28				BNEZ R1, Loop
10					NOP

*Tabelul*

*4.1.*

### **Execuția instrucțiunilor pe un procesor MEM cu 5 unități de execuție specializate**

De remarcat în acest caz o rată medie de procesare de 2.4 instrucțiuni / ciclu. Altfel spus, bucla de program anterioară se execută în doar 1.42 cicli (10 cicli / 7 bucle). De remarcat printre altele, o redenumire a regiștrilor absolut necesară acestei procesări agresive. Posibilitățile hard / soft aferente unei asemenea procesări vor fi prezentate succint în continuare. Este clar că performanța procesoarelor MEM este esențial determinată de programele de compilare și reorganizare care trebuie să fie deosebit de "inteligente". Cercetări realizate în comun la Universitatea Stanford, USA și firma DEC (Digital Equipment Corporation) pe procesoare VLIW cu 4 instrucțiuni simultane, au arătat că în aplicații reale se ajunge la execuția a max 2 - 3 instrucțiuni / ciclu, prin compilatoare optimizate. Deși rare, există realizări comerciale de computere VLIW cu software de optimizare de oarecare succes pe piață : IBM RS / 6000 ( 4 instrucțiuni / ciclu , teoretic), INTEL 860 (maxim 2 instrucțiuni / ciclu), APOLLO DN 10000, etc. Aceste realizări sunt disponibile comercial începând cu anul 1991, deși cercetările au fost inițiate începând din 1983. Firma Intel a anunțat că noul său model de procesor

având numele de cod Merced (IA-64), ce va fi lansat în anii 1999 - 2000, va fi realizat pe principii VLIW (EPIC). Având în vedere că în cadrul acestor arhitecturi compilatorul este puternic senzitiv la orice modificare hardware, personal prevăd o legătură hardware - software mai pronunțată decât cea actuală (1998), începând cu lansarea comercială a acestei arhitecturi noi. Necesitățile de "upgrade" hardware - software, cred de asemenea vor fi mai imperioase prin această filosofie EPIC, necesitând deci mai mult decât până acum din partea utilizatorilor, serioase și continue investiții financiare corespunzător noilor modele. IA-64 (Intel Architecture) va fi prima arhitectură Intel pe 64 de biți care va îngloba două caracteristici esențiale descrise deja în capitolul 2: execuția condiționată prin variabile de gardă booleene a instrucțiunilor ("execuție predicativă") și respectiv execuția speculativă a instrucțiunilor – cu beneficii asupra mascării latenței unor instrucțiuni mari consumatoare de timp și deci asupra vitezei de procesare. Arhitectura se bazează pe explicitarea paralelismului instrucțiunilor la nivelul compilatorului într-un mod similar cu cel din arhitecturile VLIW. Intel susține că programele optimizate pe o anumită mașină IA-64 vor funcționa fără probleme pe oricare altă viitoare mașină întrucât latențele unităților de execuție ca și numărul acestora sunt invizibile pentru optimizatorul de cod. Aceasta se realizează însă prin interconectarea totală a unităților de execuție care se sincronizează prin tehnici de tip "scoreboarding". Rezultă deci că un program obiect portat de la o versiune mai veche de procesor la alta mai nouă, chiar dacă va funcționa totuși corect, se va procesa mai lent decât dacă ar fi optimizat special pentru noua variantă de procesor.

Dificultățile principale ale modelului VLIW sunt următoarele:

- Paralelismul limitat al aplicației, ceea ce determină ca unitățile de execuție să nu fie ocupate permanent, fapt valabil de altfel și la modelul superscalar.
- Incompatibilitate software cu modele succesive și compatibile de procesoare care nu pot avea în general un model VLIW identic datorită faptului că paralelismul la nivelul instrucțiunilor depinde de latențele operațiilor procesorului scalar, de numărul unităților funcționale și de alte caracteristici hardware ale acestuia.

- Dificultăți deosebite în reorganizarea aplicației (scheduling) în vederea determinării unor instrucțiuni primitive independente sau cu un grad scăzut de dependențe.

- Creșterea complexității hardware și a costurilor ca urmare a resurselor multiplicat, căilor de informație "lățite", etc.

- Creșterea necesităților de memorare ale programelor datorită reorganizărilor soft și "împachetării" instrucțiunilor primitive în cadrul unor instrucțiuni multiple care necesită introducerea unor instrucțiuni NOP (atunci când nu există instrucțiuni de un anumit tip disponibile spre a fi asamblate într-o instrucțiune multiplă).

În esență, prin aceste modele MEM se încearcă exploatarea paralelismului din programe secvențiale prin excelență, de unde și limitarea principală a acestui domeniu de "low level parallelism".

Actualmente, datorită faptului că aceste procesoare sunt mult mai ieftine decât procesoarele vectoriale (superprocesoare), și totodată foarte performante, se pune problema determinării unor clase largi de aplicații în care modele superscalar, superpipeline și VLIW să se comporte mai bine sau comparabil cu modelul vectorial. Se poate arăta relativ simplu, că din punct de vedere teoretic performanța unui procesor superscalar având  $N$  unități funcționale, fiecare cu o structură pipeline pe  $M$  nivele, este echivalentă cu cea a unui procesor scalar superpipeline cu o structură pipeline pe  $M \cdot N$  nivele. Asocierea unei arhitecturi optimale unei clase de aplicații dată, este o problemă dificilă. Performanța procesoarelor scalare superpipeline, superscalare și VLIW este în strânsă legătură cu progresele compilatoarelor specifice acestor structuri, compilatoare care trebuie să extragă cât mai mult din paralelismul existent la nivelul instrucțiunilor programului.

De remarcat că modelele superscalar și VLIW nu sunt exclusive, în implementările reale se întâlnesc adesea procesoare hibride, în încercarea de a se optimiza raportul performanță preț. După cum se va vedea, spre exemplu tehnicile soft de optimizare sunt comune ambelor variante de procesoare. Aceste modele arhitecturale de procesoare



paralele sunt considerate a face parte din punct de vedere arhitectural, din generația a III-a de microprocesoare, adică cea a anilor 1990 - 2000.

## 4.2. MODELE DE PROCESARE ÎN ARHITECTURILE SUPERSCLARE

În cazul procesoarelor superscalare sunt citate în literatura de specialitate 3 modalități distincte de procesare și anume: In Order Issue In Order Completion (IN - IN), In Order Issue Out of Order Completion (IN - OUT) și respectiv Out of Order Issue Out of Order Completion (OUT -OUT). Pentru exemplificarea afirmației de mai sus, să considerăm o secvență de instrucțiuni I1 - I6 cu următoarele particularități: I1 necesită 2 cicli pentru execuție, I3 și I4 sunt în conflict structural, între I4 și I5 există dependență RAW iar I5 și I6 sunt de asemenea în conflict structural. În aceste condiții și considerând un procesor superscalar care poate aduce și decodifica 2 instrucțiuni simultan și care deține 2 unități de execuție, avem situațiile următoare pe cele trei modele:

### a) Modelul IN - IN

Este caracterizat prin faptul că procesorul nu decodifică următoarea pereche de instrucțiuni, decât în momentul în care perechea anterioară se execută. Așadar atât execuția cât și înscrierea rezultatelor se face în ordinea din program ca în figură.

DECODIFICARE	EXECUȚIE		WB
	UE1	UE2	
I1, I2			
I3, I4	I1	I2	
		I3	I1, I2
I5, I6		I4	
	I5		I3, I4
	I6		
			I5, I6

*Tabelul 4.2.*

---

### Exemplu de procesare IN-IN

### b) Modelul IN - OUT

Este caracterizat de faptul că execuția propriu-zisă se face în ordine, în schimb înscrierea rezultatelor se face de îndată ce o instrucțiune s-a terminat de executat. Modelul este mai eficient decât cel precedent însă poate crea probleme de genul întreruperilor imprecise care trebuie evitate prin tehnici deja amintite în capitolul 3.

DECODIFICARE	EXECUȚIE		WB	
	UE1	UE2		
I1, I2				1
I3, I4	I1	I2		2
		I3	I2	3
I5, I6		I4	I1, I3	4
	I5		I4	5
	I6		I5	6
			I6	7

*Tabelul 4.3.*

### Exemplu de procesare IN-OUT

#### c) Modelul OUT - OUT

Este cel mai agresiv și performant model de procesare a instrucțiunilor într-un procesor superscalar. Instrucțiunile sunt aduse și decodificate sincron, presupunând deci existența unui buffer între nivelul de decodificare și execuție (instructions window). Astfel crește capacitatea de anticipare a instrucțiunilor independente dintr-un program. Modelul permite o exploatare mai bună a paralelismului instrucțiunilor la nivelul unui program dat, prin creșterea probabilității de determinare a unor instrucțiuni independente, stocate în buffer.

DECODIFICARE	EXECUȚIE		WB	
	UE1	UE2		
I1, I2				1
I3, I4	I1	I2		2
I5, I6		I3	I2	3
	I6	I4	I1, I3	4
	I5		I4, I6	5
			I5	6

*Tabelul 4.4.*

## Exemplu de procesare OUT-OUT


Desigur că execuția Out of Order este posibilă numai atunci când dependențele de date între instrucțiuni o permit. Cade în sarcina hardului eliminarea dependențelor și alocarea instrucțiunilor din buffer la diversele unități de execuție (rutarea).

### 4.3. ARHITECTURA LUI R. TOMASULO

A fost proiectată și implementată pentru prima dată în cadrul unității de calcul în virgulă mobilă din cadrul sistemului IBM - 360 / 91 și este atribuită lui *Roberto Tomasulo*, considerat a fi fost pionierul procesării superscalare și pe acest motiv, laureat al prestigiosului premiu *Eckert Mauchly Award* pe anul 1996, acordat celor mai performanți constructori și proiectanți de calculatoare. Arhitectura este una de tip superscalar având deci mai multe unități de execuție, iar algoritmul de control al acestei structuri stabilește relativ la o instrucțiune adusă, momentul în care aceasta poate fi lansată în execuție și respectiv unitatea de execuție care va procesa instrucțiunea. Arhitectura permite execuția multiplă și Out of Order a instrucțiunilor și constituie modelul de referință în reorganizarea dinamică a instrucțiunilor într-un procesor superscalar. De asemenea, algoritmul de gestiune aferent arhitecturii permite anularea hazardurilor WAR și WAW printr-un ingenios mecanism hardware de redenumire a regiștrilor, fiind deci posibilă execuția Out of Order a instrucțiunilor și în aceste cazuri. Așadar, singurele hazarduri care impun execuția In Order sunt cele de tip RAW.

În cadrul acestei arhitecturi, detecția hazardurilor și controlul execuției instrucțiunilor sunt distribuite iar rezultatele instrucțiunilor sunt "pasate anticipat" direct unităților de execuție prin intermediul unei magistrale comune numită CDB (Common Data Bus). Arhitectura de principiu este prezentată în figura 4.5. Ea a fost implementată prima dată în unitatea de virgulă mobilă FPP a calculatorului IBM 360/91, pe baza

căreia se va prezenta în continuare. Stațiile de rezervare (SR) memorează din SIF (Stiva Instrucțiuni Flotante - pe post de buffer de prefetch aici) instrucțiunea ce urmează a fi lansată spre execuție. Execuția unei instrucțiuni începe dacă există o unitate de execuție neocupată momentan și dacă operandii aferenți sunt disponibili în SR aferentă. Fiecare unitate de execuție (ADD, MUL) are asociată o SR proprie. Precizăm că unitățile ADD execută operații de adunare / scădere iar unitățile MUL operații de înmulțire / împărțire. Modulele LB și SB memorează datele încărcate din memoria de date respectiv datele care urmează a fi memorate. Toate rezultatele provenite de la unitățile de execuție și de la bufferul LB sunt trimise pe magistrala CDB. Bufferele LB, SB precum și SR dețin câmpuri de TAG necesare în controlul hazardurilor de date între instrucțiuni.



**Figura 4.5.** Arhitectura lui Tomasulo

Există în cadrul acestei unități de calcul în virgulă mobilă și deci în cadrul mai general al procesării superscalare, 3 stagii de procesare a instrucțiunilor și anume:

1) Startare - aducerea unei instrucțiuni din SIF (bufferul de prefetch) într-o stație de rezervare. Aducerea se va face numai dacă există o SR disponibilă. Dacă operandii aferenți se află în FPR (setul de registre generali), vor fi aduși în SR aferentă. Dacă

instrucțiunea este de tip LOAD / STORE, va fi încărcată într-o SR numai dacă există un buffer (LB sau SB) disponibil. Dacă nu există disponibilă o SR sau un buffer, rezultă că avem un hazard structural și instrucțiunea va aștepta până când aceste resurse se eliberează.

2) Execuție - dacă un operand nu este disponibil, prin monitorizarea magistralei CDB de către SR ("snooping" - spionaj), se așteaptă respectivul operand. În această fază se testează existența hazardurilor de tip RAW între instrucțiuni. Când ambii operanzi devin disponibili, se execută instrucțiunea în unitatea de execuție corespunzătoare.

3) Scriere rezultat (WB) - când rezultatul este disponibil se înscrie pe CDB și de aici în FPR sau într-o SR care așteaptă acest rezultat ("forwarding").

De observat că nu există pe parcursul acestor faze testări pentru hazarduri de tip WAR sau WAW, acestea fiind eliminate prin însăși natura algoritmului de comandă după cum se va vedea imediat. De asemenea, operanzii sursă vor fi preluați de către SR direct de pe CDB prin "forwarding" când acest lucru este posibil. Evident că ei pot fi preluați și din FPR în cazurile în care nu vor fi produși de instrucțiunile din stațiile de rezervare sau din unitățile de execuție.

O SR deține 6 câmpuri cu următoarea semnificație:

OP - codul operației (opcode) instrucțiunii din SR.

Qj, Qk - codifică pe un număr de biți unitatea de execuție (ADD, MUL, etc.) sau numărul bufferului LB, care urmează să genereze operandul sursă aferent instrucțiunii din SR. Dacă acest câmp este zero, rezultă că operandul sursă este deja disponibil într-un câmp Vi sau Vj al SR sau pur și simplu nu este necesar. Câmpurile Qj, Qk sunt pe post de TAG, adică atunci când o unitate de execuție sau un buffer LB "pasează" rezultatul pe CDB, acest rezultat se înscrie în câmpul Vi sau Vj al acelei SR al cărei TAG coincide cu numărul sau numele unității de execuție sau bufferului LB care a generat rezultatul.

Vj, Vk - conțin valorile operanzilor sursă aferenți instrucțiunii din SR. Remarcăm că doar unul dintre câmpurile Q respectiv V sunt valide pentru un anumit operand.

**BUSY** - indică atunci când este setat că SR și unitatea de execuție aferentă sunt ocupate momentan.

Regiștrii generali FPR și bufferele SB dețin fiecare de asemenea câte un câmp  $Q_i$ , care codifică numărul unității de execuție care va genera data ce va fi încărcată în respectivul registru general respectiv care va fi stocată în memoria de date. De asemenea, dețin câte un bit de BUSY. Bufferele SB dețin în plus un câmp care conține adresa de acces precum și un câmp care conține data de înscris. Bufferele LB conțin doar un bit BUSY și un câmp de adresă.

Spre a exemplifica funcționarea algoritmului să considerăm în continuare o secvență simplă de program mașină:

	Start	Execuție	WB
1. LF F6, 27(R1)	x	x	x
2. LF F2, 45(R2)	x	x	
3. MULTF F0, F2, F4	x		
4. SUBF F8, F6, F2	x		
5. DIVF F10, F0, F6	x		
6. ADDF F6, F8, F2	x		

În continuare prezentăm starea SR și a FPR în momentul definit mai sus, adică prima instrucțiune încheiată, a 2-a în faza de execuție iar celelalte aflate în faza de startare.

**Stațiile de rezervare (SR)**

Nume SR	BUSY	OP	$V_j$	$V_k$	$Q_j$	$Q_k$
ADD1	DA	SUB	[LOAD1]			LOAD2
ADD2	DA	ADD			ADD1	LOAD2
ADD3	NU					
MUL1	DA	MUL		[F4]	LOAD2	
MUL2	DA	DIV		[LOAD1]	MUL1	

*Tabelul 4.5.*

## Situația stațiilor de rezervare în prima instanță

Regiștrii generali FPR

CÂMP	F0	F2	F4	F6	F8	F10
Qi	MUL1	LOAD2		ADD2	ADD1	MUL1
BUSY	DA	DA	NU	DA	DA	DA

Tabelul 4.6.

### Starea regiștrilor generali în prima instanță

Din aceste structuri de date implementate în hardware, rezultă de exemplu că SR ADD1 urmează să lanseze în execuție instrucțiunea SUBF F8, F6, F2. Valoarea primului operand (F6) se află deja în câmpul Vj unde a fost memorată de pe magistrala CDB ca urmare a terminării execuției primei instrucțiuni. Evident că rezultatul acestei instrucțiuni a fost preluat de pe CDB în registrul F6 dar și în bufferul LB1. Al 2-lea operand al instrucțiunii SUBF nu este încă disponibil. Câmpul de TAG Qk arată că acest operand va fi generat pe CDB cu "adresa" LOAD2 (LB2) și deci această SR va prelua operandul în câmpul Vk de îndată ce acest lucru devine posibil. Preluarea acestui operand se va face de către toate SR care au un câmp de TAG identic cu LOAD2 (LB2).

Să considerăm de exemplu că latența unităților ADD este de 2 impulsuri de tact, latența unităților MUL este de 10 impulsuri de tact pentru o înmulțire și respectiv 40 impulsuri de tact pentru o operație de împărțire. "Starea" secvenței anterioare în tactul premergător celui în care instrucțiunea MULTF va intra în faza WB va fi următoarea:

	Start	Execuție	WB
1. LF F6, 27(R1)	x	x	x
2. LF F2, 45(R2)	x	x	x
3. MULTF F0, F2, F4	x	x	

4. SUBF F8, F6, F2x                      x                      x
5. DIVF F10, F0, F6                      x
6. ADDF F6, F8, F2                      x                      x                      x

În acest moment, starea stațiilor de rezervare și a setului de regiștri generali va fi cea prezentată în tabelele 4.7 respectiv 4.8:

**Stațiile de rezervare [SR]**

Nume SR	BUSY	OP	Vj	Vk	Qj	Qk
ADD1	NU					
ADD2	NU					
ADD3	NU					
MUL1	DA	MUL	[LOAD2]	[F4]		
MUL2	DA	DIV		[LOAD1]	MUL1	

*Tabelul 4.7.*

### **Situația stațiilor de rezervare în a doua instanță**

**Regiștrii generali FPR**

CÂMP	F0	F2	F4	F6	F8	F10
Qi	MUL1					MUL2
BUSY	DA	NU	NU	NU	NU	DA

*Tabelul 4.8.*

### **Starea regiștrilor generali în a doua instanță**

De remarcat că algoritmul a eliminat hazardul WAR prin registrul F6 între instrucțiunile DIVF și ADDF și a permis execuția Out of Order a acestor instrucțiuni, în vederea creșterii ratei de procesare. Cum prima instrucțiune s-a încheiat, câmpul Vk aferent SR MUL2 va conține valoarea operandului instrucțiunii DIVF, permițând deci



ca instrucțiunea ADDF să se încheie înainte instrucțiunii DIVE. Chiar dacă prima instrucțiune nu s-ar fi încheiat, câmpul Qk aferent SR MUL2 ar fi pointat la LOAD1 și deci instrucțiunea DIVE ar fi fost independentă de ADDF. Așadar, algoritmul prin "pasarea" rezultatelor în SR de îndată ce acestea sunt disponibile, evită hazardurile WAR. Pentru a pune în evidență întreaga "forță" a algoritmului în eliminarea hazardurilor WAR și WAW prin redenumire dinamică a resurselor, să considerăm bucla următoare:

```

LOOP:      LF F0, 0 (R1)
           MULTF F4, F0, F4
           SD 0 (R1), F4
           SUB R1, R1, #4
           BNEZ R1, LOOP

```

Considerând o unitate de predicție a branchurilor de tip "branch-taken", 2 iterații succesive ale buclei se vor procesa ca mai jos (tabelele 4.9):

	Start	Execuție	WB
LF F0, 0 (R1)		x	x
MULTF F4, F0, F2	x		
SD 0 (R1), F4		x	
LF F0, 0 (R1)		x	x
MULTF F4, F0, F2	x		
SD 0 (R1), F4		x	

Se observă o procesare de tip "loop unrolling" ("netezirea buclei") prin hardware (tabelele 4.9). Instrucțiunea LOAD din a 2-a iterație se poate executa înainte instrucțiunii STORE din prima iterație întrucât adresele de acces sunt diferite în câmpurile din buffere. Ulterior și instrucțiunile MULTF se vor putea suprapune în execuție. De remarcat deci hazardul de tip WAW prin F0 între instrucțiunile de LOAD s-a eliminat cu ajutorul SR și a bufferelor SB și LB.

**Stațiile de rezervare [SR]**

Nume SR	BUSY	OP	Vj	Vk	Qj	Qk
ADD1	NU					
ADD2	NU					
ADD3	NU					
MUL1	DA	MUL		[F2]	LOAD1	
MUL2	DA	MUL		[F2]	LOAD2	

**Buffere SB**

CÂMP	SB 1	SB 2	SB 3
Qi	MUL1	MUL2	
BUSY	DA	DA	NU
ADR	[R1]	[R1]-8	
V			

**Buffere LB**

CÂMP	LB 1	LB 2	LB 3
ADR	[R1]	[R1]-8	
BUSY	DA	DA	NU
V			

*Tabelul 4.9.*

### Contextul procesorului aferent buclei de program

Arhitectura Tomasulo are deci avantajele de a avea logica de detecție a hazardurilor distribuită și prin redenumire dinamică a resurselor, elimină hazardurile WAW și WAR. Acest lucru este posibil pentru că resursele tip sursă folosite și aflate în starea "BUSY", nu se adresează ca nume de regiștri ci ca nume de unități de execuție ce vor produce aceste surse. În schimb, arhitectura este complexă, necesitând deci costuri ridicate. Este necesară o logică de control complexă, capabilă să execute căutări / memorări asociative cu viteză ridicată. Având în vedere progresele mari ale tehnologiilor VLSI, variante ușor îmbunătățite ale acestei arhitecturi se aplică practic în toate procesoarele superscalare actuale (pentru reducerea conflictelor, se folosesc mai multe busuri de tip CDB).


Acest mecanism de forwarding din arhitectura lui Tomasulo, are meritul de a reduce semnificativ din presiunea la "citire" asupra setului general de regiștri logici, speculând dependențele RAW între instrucțiuni.

#### 4.4. O ARHITECTURĂ REPREZENTATIVĂ DE PROCESOR SUPERSALAR

Având în vedere ideile de implementare a execuțiilor multiple din arhitectura lui Tomasulo, o arhitectură superscalară reprezentativă este prezentată în figura 4.6. Prin SR am notat stațiile de rezervare aferente unităților de execuție ale procesorului. Acestea implementează printre altele bufferul "instruction window" necesar procesoarelor superscalare cu execuție Out of Order. Numărul optim de locații al fiecărei SR se determină pe bază de simulare.


Deși performanța maximă a unei asemenea arhitecturi ar fi de 6 instrucțiuni/ciclu, în realitate, bazat pe simulări ample, s-a stabilit că rata medie de execuție este situată între 1-2 instrucțiuni / ciclu. În sub 1% din cazuri, măsurat pe benchmark-uri nenumerice, există un potențial de paralelism mai mare de 6 instrucțiuni / ciclu în cazul unei arhitecturi superscalare "pure". Aceasta se datorează în primul rând capacității limitate a bufferului de prefetch care constituie o limitare principală a oricărui procesor, exploatarea paralelismului între instrucțiuni fiind limitată de capacitatea acestui buffer. În tehnologia actuală acesta poate memora între 8 - 64 instrucțiuni, capacități mai mari ale acestuia complicând mult logica de detecție a hazardurilor RAW după cum am arătat (vezi paragraful 3.1). Prezentăm pe scurt rolul modulelor componente din această schemă tipică.

Decodificatorul plasează instrucțiunile multiple în SR-urile corespunzătoare. O unitate funcțională poate starta execuția unei instrucțiuni din SR imediat după decodificare dacă instrucțiunea nu implică dependențe, operanzii îi sunt disponibili și dacă unitatea de execuție este liberă. În caz contrar, instrucțiunea așteaptă în SR până când aceste condiții vor fi îndeplinite. Dacă mai multe instrucțiuni dintr-o SR sunt simultan disponibile spre a fi executate, procesorul o va selecta pe prima din secvența de instrucțiuni.



**Figura 4.6.** Arhitectura tipică a unui procesor superscalar

Desigur că este necesar un mecanism de arbitrare în vederea accesării CDB de către diversele unități de execuție (UE). În vederea creșterii eficienței, deseori magistralele interne sunt multiplicat. Prezentăm în figura 4.7 circulația informației într-o structură superscalară puternică, similară cu cea implementată la microprocesorul Motorola MC 88110. Setul de regiștri generali (FILE) este multiplicat fizic, conținutul acestor seturi fizice este identic însă în orice moment. Am considerat că UE-urile conțin și stațiile de rezervare aferente. Din acest motiv, având în vedere mecanismul de "forwarding" implementat, comunicația între UE și CDB s-a considerat bidirecțională.



**Figura 4.7.** Multiplicarea magistralelor și a seturilor de regiștri

Există 3 categorii de busuri comune și anume: busuri rezultat (RB), busuri sursă (SB) și busuri destinație (CDB). N corespunde numărului maxim de instrucțiuni care pot fi lansate simultan în execuție. Min (M, P) reprezintă numărul maxim de instrucțiuni care pot fi terminate simultan. Uzual se alege  $M = P$ . Există implementate mecanisme de arbitrare distribuite în vederea rezolvării tuturor hazardurilor structurale posibile pe parcursul procesărilor.

Pe bază de simulare se încearcă stabilirea unei arhitecturi optimale. Astfel se arată că pentru o rată de fetch și de execuție de 4 instrucțiuni, procesarea optimă din punct de vedere performanță/cost impune 7 busuri destinație, 4 unități de execuție întregi și 8 stații de rezervare pentru unitățile LOAD / STORE. Pentru o asemenea arhitectură s-ar obține o rată de procesare de 2.88 instrucțiuni / tact, măsurat însă pe benchmark-uri cu un puternic caracter numeric, favorizante deci (Livermore Loops). Ideea de bază este însă că hazardurile structurale se elimină și aici prin multiplicarea resurselor hardware, deci fără pierderi de performanță. Gradul de multiplicare trebuie însă stabilit prin simulări ample ori prin metode teoretice.

## Bufferul de reordonare

Bufferul de reordonare (RB - *Reorder Buffer*) este în legătură cu mecanismul de redenumire dinamică a regiștrilor în vederea execuției Out of Order precum și cu necesitatea implementării unui mecanism precis de tratare a evenimentelor de excepție (derute, devieri, întreruperi hard-soft, etc.). Acesta conține un număr de locații care sunt alocate în mod dinamic rezultatelor instrucțiunilor.


În urma decodificării unei instrucțiuni, rezultatul acesteia este asignat unei locații din RB, iar numărul registrului destinație este asociat acestei locații. În acest mod, registrul destinație este practic redenumit printr-o locație din RB. În urma decodificării se crează prin hard un "tag" care reprezintă numele unității de execuție care va procesa rezultatul instrucțiunii respective. Acest tag va fi scris în aceeași locație din RB. Din acest moment, când o instrucțiune următoare face referire la respectivul registru pe post de operand sursă, ea va apela în locul acestuia valoarea înscrisă în RB sau, dacă valoarea nu a fost încă procesată, tag-ul aferent locației. Dacă mai multe locații din RB conțin același număr de registru (mai multe instrucțiuni în curs au avut același registru destinație), se va genera locația cea mai recent înscrisă (tag sau valoare).

Este evident deja că RB se implementează sub forma unei memorii asociative, căutarea făcându-se după numărul registrului destinație la scriere, respectiv sursă la citire. Dacă accesarea RB se soldează cu miss, atunci operandul sursă va fi citit din setul de regiștri. În caz de hit, valoarea sau tag-ul citite din RB sunt memorate în SR corespunzătoare. Când o unitate de execuție generează un rezultat, acesta se va înscrie în SR și în locația din RB care are tag-ul identic cu cel emis de către respectiva unitate. Rezultatul înscris într-o SR poate debloca anumite instrucțiuni aflate în așteptare. După ce rezultatul a fost scris în RB, instrucțiunile următoare vor continua să-l citească din RB ca operand sursă până când va fi evacuat și scris în setul de regiștri. Evacuarea (faza WB) se va face în ordinea secvenței originale de instrucțiuni pentru a se putea evita

excepțiile imprecise. Așadar, redenumirea unui registru cu o locație din RB se termină în momentul evacuării acestei locații.

Bufferul RB poate fi gestionat ca o memorie FIFO (First In First Out). În momentul decodificării unei instrucțiuni, rezultatul acesteia este alocat în coada RB. Rezultatul instrucțiunii este înscris în momentul în care unitatea de execuție corespunzătoare îl generează. Când acest rezultat ajunge în prima poziție a RB, dacă între timp nu au apărut excepții, este înscris în setul de regiștri. Dacă instrucțiunea nu s-a încheiat atunci când locația alocată în RB a ajuns prima, bufferul RB nu va mai avansa până când această instrucțiune nu se va încheia. Decodificarea instrucțiunilor poate însă continua atât timp cât mai există locații disponibile în RB.

Dacă apare o excepție, bufferul RB este golit, procesorul bazându-se pe contextul memorat In Order în setul general de regiștri. Astfel, deși procesează Out of Order, procesorul superscalar implementează un mecanism de excepții precise. Mecanismul este similar cu cel numit "history buffer" și prezentat în cadrul procesoarelor pipeline scalare. În general, capacitatea RB se stabilește pe baza simulării unei arhitecturi superscalare, pe diverse programe de test reprezentative (benchmark-uri). Se apreciază bazat pe măsurări și simulări laborioase pe o multitudine de benchmark-uri că performanța unui procesor superscalar "pur" nu poate depăși în medie 2-3 instr. / tact.



**Figura 4.7.bis.** Formatul intrării RB

O linie din RB conține următoarele câmpuri:

Rd = registrul destinație care este referit de instrucțiune

$Q$  = numărul unității de execuție care generează rezultatul (asignat lui  $R_d$ )

$Val$  = valoarea (rezultatul) asigurată registrului  $R_d$

$V$  = intrare validă / invalidă

În RB se caută asociativ astfel:

după  $R_d$ , în momentul scrierii rezultatului instrucțiunii în registrul destinație (faza "*Write Back*")

după găsirea unei identități de tip  $R_{sursă1}=R_d$  sau  $R_{sursă2}=R_d$ , în faza de "*issue*", când este necesară asignarea valorii sau a tag-ului regiștrilor sursă, în stația de rezervare aferentă.


O alternativă la utilizarea unui RB constă în utilizarea **tehnicii de redenumire dinamică a regiștrilor**. Aceasta se bazează pe exploatarea unui set extins de regiștri fizici care înlocuiește din punct de vedere funcțional atât RB-ul cât și stațiile de rezervare. Pe timpul fazei de lansare în execuție a instrucțiunilor, registrul destinație este redenumit cu un registru liber (nealocat) din acest set extins. Astfel, dependențele de tip WAR și WAW sunt eliminate. Acest registru fizic alocat destinației instrucțiunii, devine "*registru logic*" abia în momentul în care instrucțiunea se încheie din punct de vedere al procesării *in-order* (așadar faza "*commit*", ulterioară fazei "*write-back*"). Conversia logic-fizic se face printr-o simplă tabelă de mapare.

Un avantaj al redenumirii dinamice față de tehnica RB constă în faptul că procesele aferente terminării *in-order* a instrucțiunilor sunt simplificate. Această terminare implică faptul că maparea respectivului registru logic în registrul fizic corespondent nu mai este activă, și, desigur, registrul fizic redevine disponibil. În cazul RB, stația de rezervare se elibera în momentul încheierii execuției instrucțiunii în unitatea de execuție iar locația din RB se elibera la finele execuției *in-order* a instrucțiunii (faza "*commit*"). Totuși, în cazul dealocării unui registru fizic trebuie verificat să nu mai existe instrucțiuni în curs care să-l utilizeze pe post de registru-sursă. Ca alternativă pentru dealocarea unui registru fizic, procesorul poate aștepta ca o altă instrucțiune să modifice respectivul registru. În acest caz, un registru poate fi ținut alocat mai mult decât ar fi stricat necesar



(cazul MIPS R10000). O altă simplificare a tehnicii de redenumire față de cea a utilizării unui RB constă în faptul că operanzii sursă ai instrucțiunii se află în setul extins de regiștrii (în cazul filozofiei RB, sursele puteau fi găsite în RB sau în regiștrii logici). Redenumirea dinamică a regiștrilor este implementată la microprocesoarele MIPS R10000/120000, Alpha 21264, Pentium III, IV).

În esență, un procesor cu execuții multiple ale instrucțiunilor este compus din 2 mecanisme decuplate: mecanismul de aducere (fetch) a instrucțiunilor pe post de producător și respectiv mecanismul de execuție a instrucțiunilor pe post de consumator. Separarea între cele 2 mecanisme (arhitectură decuplată) se face prin bufferele de instrucțiuni și stațiile de rezervare, ca în figura 4.18. Instrucțiunile de ramificație și predictoarele hardware aferente acționează printr-un mecanism de reacție între consumator și producător. Astfel, în cazul unei predicții eronate, bufferul de prefetch trebuie să fie golit măcar parțial iar adresa de acces la cache-ul de instrucțiuni trebuie și ea modificată în concordanță cu adresa la care se face saltul.



---

**Figura 4.18.** Arhitectură superscalară decuplată