一、选择题 (每题 2 分 , 共 18 分)
1、下列关于冯?诺依曼型计算机的描述,不正确的是 $_{ullet}$
A) 计算机硬件系统由运算器、存储器、控制器、输入设备、输出设备五大部件
组成
B)指令和数据在存储器中都是二进制码存储/ (\)
C)指令存储器和数据存储器独立分设在不同的存储器/
D)存储程序并按地址顺序执行是 CPU 自动工作的关键
2、若机器数为补码,某寄存器中的容为 BF(十六进制),则该寄存器存储的数据
真值是
A) 65 B) -65 C) 64 D) -64
3、下列关于存储器的描述 , 不正确 的是 <u>C</u> 。
A)SRAM和 DRAM 都是易失性存储器
B) ROM 存储器容是预置的,固定的,无法改写
C) 多模块交叉存储器主要是解决主存空间不够大的问题 2.5
D)cache 存储器是为了解决 CPU和主存之间在速度上不匹配的问题
4、下列关于 RISC的描述中 ,不正确 的是 <u>C</u> 。
A)指令条数比 CISC少
B)指令长度固定,指令格式种类少,寻址方式种类少
C)在程序中出现频率占 80%的指令占指令总数的 20%
D)只有取数 /存数指令访问存储器
5、设机器数字长为 16 位,一个容量为 32MB 的存储器 , CPU 按半字长寻址 ,
其寻址围是 <u>C</u> 。
A) 2 ²³ B) 2 ²⁴ C) 2 ²⁵ D) 2 ²⁶
6、在程序的执行过程中, cache 与主存的地址映射是由 <u>D</u> 。
A)程序员调度的
B) 操作系统管理的
C) 由程序员和操作系统共同协调完成的
D)硬件自动完成的 TANKEMAN
75,487/2000

Word 资料

7、下列关于指令的描述,不正确的是 <u>A</u> 。
A)指令周期是指 CPU执行某条指令的时间
B)一个指令周期常常包含若干个/CPU周期
C)一个 CPU 周期包含若干时钟周期
D) 一条机器指令对应一个微程序, 微程序是由若干条微指令序列组成
8、在多总线结构中,用于连接高速 I/O 设备模块的总线是C。
A) CPU 总线 B) 系统总线
C) PCI 总线 D) ISA 总线
9、下列关于磁盘存储器的描述,不正确的是 <u>D</u> 。
A)数据的写入和读出是合用一个磁头,称为读写磁头
B) 磁盘控制器是主机和磁盘驱动器之间的接口
C)磁盘的道密度指沿磁盘半径方向单位长度上的磁道数 7.3.40-10-10-10-10-10-10-10-10-10-10-10-10-10
D)磁盘记录面外圈的扇区比圈的扇区要长,因此每个扇区记录的信息也要多
二、填空题 (共 30 分)
1、摩尔定律指的是芯片单位面积上晶体管的数目每 18 个月翻一番。
2、SRAM 存储器的存储元是触发器, DRAM 存储器的存储元是MOS
晶体管和电容器。
3、指令的寻址方式有 顺序 寻址方式和 跳跃 寻址方式两种。
4、假设某机器有 120 条指令, 平均每条指令由 5条微指令组成, 其中有一条取
指微指令是所有指令公用的。已知微指令长度位 32bit , 则控制存储器的容量最
少是
5、流水线技术利用的是 时间 并行性,超标量技术利用的是 空间 并行
性。
6、总线的定时方式中 , <u>异步定时</u> 适用于快速和慢速功能模块都连接到同一总
线的情况,同步定时适用于总线长度较短、各功能模块速度比较接近的情况。
7、总线仲裁方式有 分布式仲裁 和集中式仲裁。集中式仲裁又分为三种,分
别是(链式查询方式),(计数器定时查询方式),和(独立请求方式)。 与人大友问题
8、Infiniband 是一个高性能的 <u>I/O</u> 标准,是一种基于 <u>开关</u> 的体系结构。

9、PCF采用的是《同步

是一个发式传送

1024 5/01

10、采用串行接口进行字符传送,假设波特率为 3600 波特,字符传送速率为 400字符/秒,则每个字符包含 ___9___bit

11、读写操作时,磁盘是恒 _角速_旋转,光盘是恒 _线速_旋转。

,每个磁道均记录

12、某磁盘存储器有 20 个可用盘面,每个盘面有 200 个磁道,每个磁道均记录

18000B 信息,最小磁道直径是 240mm,最大磁道直径是 340mm,是则该磁盘

存储器的道密度为 ____4 道/mm__ , 柱面数为 <u>___200</u>

__200_ ,磁 盘 总 容 量 为

_72000000B __。

13、某磁盘存储器转速为 6000RPM,平均找道时间为 12ms,数据传输率为 1KB/ms,则读出磁盘上连续存放的 1MB 数据需要的平均时间是 __1041ms__。

三、简答题 (每题 3分,共 12分)

12+ 1MB = 1800+

2、什么是程序的 局部性原理 ?

程序总是趋向于使用最近使用过的数据和指令,包括程序的时间局部性和程序的空间局部性。

- 1)程序的时间局部性:指程序即将用到的信息可能就是目前正在使用的信息。
- 2)程序的空间局部性: 指程序即将用到的信息可能与目前正在使用的信息在空间上相邻或者临近。

4、在多总线结构中有三种总线(HOST总线、PCI总线和LEGACY总线)和三种桥(北桥、南桥和PCI/LEGACY桥),请说出这三种桥分别连接的是哪些总线?

北桥连接(NOST总线和 PCI总线,南桥连接 PCI总线和 PCI总线,PCI/LEGACY 桥连接 PCI总线和 LEGACY总线。

四、设有浮点数 $x=2^3 \times (+11/16)$, $y=2^4 \times (-13/16)$, 阶码用 4 位(含一位符号位)补码表示 , 尾数用 5 位(含一位符号位)补码表示 , 求真值 x/y=? 要求(1)写出 x , y 的浮点数表示 , (2) 用补码加减交替法完成尾数除法运算。

- (1) 11/16=0.1011,故x的浮点数表示为 001101011
- -13/16=1.1101 ,故 y 的浮点数表示为 010010011
- (2) 现依然用 x 和 y 表示其尾数,则 x=0.1011, y=-0.1101,用补码加减交替

和20份

Word 资料

法进行 x/y 的尾数运算如下:

1.微操作命令和微操作

答:微操作命令是控制完成微操作的命令; 微操作是由微操作命令控制实现的最基本操作。

2.快速缓冲存储器

答:快速缓冲存储器是为了提高访存速度,在 CPU 和主存之间增设的高速存储器,它对用户是透明的。只要将 CPU 最近期需用的信息从主存调入缓存,这样 CPU每次只须访问快速缓存就可达到访问主存的目的,从而提高了访存速度。

[x]_原=0.1011, |x|=0.1011 [y]_原=1.1101, |y|=0.1101, [-|y|]_补=1.0011 商值的求解过程如右表所示:

商的符号位为 $x_0 \oplus y_0 = 0 \oplus 1 = 1$ 所以 $[x \div y]_{\mathbb{R}} = 1.1101$

被除数(余数)	商	说明
0.1011	0.0000	[-y*] (减除数)
+ 1.0011		2000
1.1110	0	·数为负,上高o
1.1100	0	- 1位
+ 0.1101	+	[y*] (加除数)
0.1001	01	·数为正,上高1
1.0010		- 1位
+ 1.0011	+	[-y*] _补 (减除数)
0.0101	011	於数为正,上商1
0.1010		- 1位
+ 1.0011	+	[-y*] _补 (减除数)
1.1101		於数为负,上高0
1.1010		- 1位
+ 0.1101	+	[y*] _計 (加除数)
0.0111	01101	R数为正,上商1

五、有一个 2048K×16 位的存储器,由若干片 256K×8 位的 DRAM 芯片构成。问:

(1) 需要多少片 DRAM 芯片?

- (2)该存储器需要多少字节地址位?
- (3) 画出该存储器与 CPU 连接的结构图,设 CPU 的接口信号有地址信号、数据信号、控制信号 MREQ#和 R/W#。
- (1)需要 DRAM 芯片数 =2048K x16 位/(256K x8 位)=16


4096 K = 222

Word 资料

211 Kx1b = 202


(2)该存储器容量为 2048K x16 位=4096KB, 4096K=2¹², 故需要 12 个字节地 址位(22)

(3)存储器与 CPU连接的结构图



七、设某机的指令格式、有关寄存器和主存容如下, X为寻址方式, D为形式地址,请在下表中填入有效地址 E及操作数的值。





内存 100 200 200 200 400 600 800 1100 600

请填写表中有效地址和操作数:

寻址方式	X	有效地址 E	操作数
立即寻址	0		
直接寻址	1		
间接寻址	2		
相对寻址	3		
变址寻址	4		

答案如下:

指令格式

OP	X	D=100		PC=500
----	---	-------	--	--------

R_基=1000

	内存
100	200
200	400
600	800
100	600


请填写表中有效地址和操作数:

寻址方式	X	有效地址 E	操作数
立即寻址	0	不需要寻址	100
直接寻址	1	100	200
间接寻址	2	200	400
相对寻址	3	600	800
变址寻址	4	1100	600

八、下图所示为单总线 CPU部框图,其中 R0~R3为通用寄存器, ALU具有

加、减运算功能。完成下列问题: (10分)


- 1) 说明图中 IR,PC,AR,DR,Y,寄存器的作用。
- 2)画出加法指令 SUB R1,(R2的指令周期流程图,其中"(Ri)"表示寄存器间接寻址, 指令左边的操作数为目的操作数。



答案如下:

- 1) IR 为指令寄存器 , PC 为程序计数器 , AR 为存地址暂存器 , DR 为存数据暂存
- 器,Y用于暂存 ALU的一个操作数,Z用于暂存 ALU的运算结果。

2) SUB R1,(R2的指令周期流程图如下:



- 2、当机器字长一定时, <u>B</u> 越长,浮点数表示的围越大,精度越低。
- A)阶符
- B)阶码
- C) 尾符 D) 尾数
- 3、下列关于 cache 地址映射的描述 , 不正确 的是 D_{3}
- A)全相联映射方式中,主存的一个块可能存放到 cache 中任意一行
- B) 直接映射方式中, 主存的一个块只能存放在 cache 的一个特定行
- C)全相联映射方式的 cache 利用率高,直接映射方式的 cache 利用率低
- D)组相联映射方式是全相联映射和直接映射方式的折中方案,即主存中的⁻¹ 块放到 cache 的哪个组是灵活的,而放到该组的哪个行是固定的。
- 4、CPU 响应中断的时间是 ___<u>C</u>_
- A)中断源提出请求
- B) 取指周期结束
- C) 执行周期结束
- D)间址周期结束
- 5、分支预测的目的是为了 <u>D</u>。
- A)提高转移指令的执行速度
- B) 提高每条指令的流水执行速度
- C)提高程序的正确性

D)提高指令预取的成功率	
6、在堆栈寻址中,设 A 为累加器, SP为5	隹栈指示器 , Msp 为 SP指示的栈顶单
元。如果进栈操作顺序是:(SP)-1 SF	',(A) Msp;那么出栈操作的顺序
应是 <u>A</u> 。	
A) (Msp) A, (SP) +1 SP	B) (SP) +1 SP, (Msp) A
C) (SP)-1 SP, (Msp) A	D) (Msp) A, (SP)-1 SP
7、中断处理过程中 , <u>A</u> 是由硬件完成	፟፟፟፟፟፟፟፟፟፟፟。
A) 关中断	ZPET
B) 开中断	,
C)保存 CPU 现场	杂种的名
D)恢复 CPU现场	
8、下列说法中正确的是 <u>D</u> 。	a
A) 多体交叉存储器主要解决扩充容量问题。	in a continuo li Barto
B) Cache 地址空间是主存地址空间的一部分	Cache BOTT TOBE FORD
C) 主存都是由易失性的随机读写存储器构成	10年1432
D Cache 的功能全部由硬件实现。	
9、计算机操作的最小单位时间是 <u>A</u>	ւ
A)时钟周期	
B)指令周期	
C) CPU周期	
D)中断周期。	

1、若机器数为补码,某寄存器中的容为 BF(十六进制),则该寄存器存储的数据 真值是 __65 __用十进制表示)。

2、多模块交叉存储器中,地址在模块中的安排方式有 __顺序_和_交叉_两种。

3、已知 cache 存储周期为 20ns,主存存储周期为 220ns,cache/主存系统平均 X= 80% 访问时间为 60ns,则 cache 命中率是 _ 80% 。

4、假设某机器有 120 条指令,平均每条指令由 5条微指令组成,其中有一条取

201+220UX)=60 160=200X

Word 资料

32bit ,则控制存储器的容量最 指微指令是所有指令公用的。已知微指令长度位 少是__15392bit __。

- 5、流水线中存在的三种相关冲突分别是 _资源相关 _ , _数据相关 __和__控制相关
- 6、按总线仲裁电路的位置不同 , 总线总裁分为 __集中式 __仲裁和 _分布式 __仲裁。
- 7、设字长 8位(含1位符号位),则原码定点小数能表示的绝对值最大负数是 __- (1-2 -7)
- 8、在组合逻辑控制器中 , 微操作控制信号由 _状态条件 _和_指令决定。 _时序 _、
- 9、已知有四位数 P1P2P3P4采用偶校验,其校验位 C的表达式为 __P1 异或 P2

异或 P3 异或 P4__。

10、在不改变中断响应优先级次序的条件下 通过 理次序。

中断屏蔽 一可以改变中断处

、浮点数标准 IEEE754的规格化数表示方式为 (-1) *1.m*2 e-127 ,其中 s 为符号位 , m 为尾数, e 为阶码, 32 位浮点数的 s, e, m 分别占 1, 8, 23bit, 请写出下列

十进制数的 IEEE/754标准的 32 位浮点规格化数。

(1) 25/64

(2) -35/128

答:25/64=(0.00011001) 2=(1.1001x2⁻⁴)2

-35/64 = (-0.00100011) $_2 = (-1.00011x2^{-3})_2$

故 25/64 的 IEEE754标准的 32 位浮点规格化数为:

0,01111011,100100000000000000000000

-35/64 的 IEEE754标准的 32 位浮点规格化数为:

1,00111110,00011000000000000000000

(x |000, \

四、已知 x=0.1011 , y=-0.1101 , 求 $x \div y$ (用补码加减交替法进行运算

Word 资料

1-(vo/x)_2

解: [x]原=0.1011, |x|=0.1011 $[y]_{\overline{\mathbb{R}}} = 1.1101, |y| = 0.1101,$ $[-|y|]_{i}=1.0011$ 商值的求解过程如右表所示:

商的符号位为 x₀ ⊕y₀ =0 ⊕ 1 = 1 所以 [x÷y] = 1.1101

被除数(余数)	商	说 明
0.1011	0.0000	·[-y*] _計 (高除数)
+ 1.0011		3.000
1.1110	05	R数为负,上商O
1.1100	0	- 1位
+ 0.1101	+	·[y*] _* (加除数)
0.1001	01	於数为正,上商1
1.0010		- 1位
+ 1.0011	+	[-y*] _} (减除数)
0.0101	011	於数为正,上商1
0.1010		- 1位
+ 1.0011	+	·[-y*] _計 (减除数)
1.1101	0110	余数为负,上商o
1.1010		- 1位
+ 0.1101	+	·[y*] _补 (加除数)
0.0111	01101	会数为正,上商1

- 1、假定下列字符码中有奇偶校验位,但没有数据错误,采用 偶校校验 的字符码 是__D__。

- A 11001011 B 11010110 C 11000001 D 11001001
- 2、在机器数 ____B_中,零的表示是唯一的。
- A 原码 B 补码 C 移码 D 反码
- 3、某机字长 32 位,存储容量 64MB,若按字编址,它的寻址围是 ____C_。
 - A 8M
- B 16MB C 16M
- D 8MB
- 4、采用虚拟存储器的主要目的是 _____B_。
- A 提高主存储器的存取速度; B 扩大主存储器的存储空间, 并能进行自动 管理和调度;
 - C 提高外存储器的存取速度; D 扩大外存储器的存储空间;
- 5、微程序控制器中,机器指令与微指令的关系是 ____B_。
 - A 每一条机器指令由一条微指令来执行;
 - B 每一条机器指令由一段用微指令编成的微程序来解释执行;

	С	一段机器指	省令组成的程序可由	日一条微指令	令来执	,行;		
	D	一条微指令	由若干条机器指令	≽组成;				
6、	同步	传输之所以	比异步传输具有较	高的传输频	页 率是	因为同步传	幸输	C。
	Α	不需要应答	·信号;		В	总线长度	较短;	
	С	用一个公共	时钟信号进行同步	; ;	D	各部件存	取时间轫	交为接近;
7、	计算	重机系统中的	存储器系统是指	D_ <u>。</u>				
Α	RAI	M 存储器	B ROM 存储器	C主存储	器	D cache、	主存储器	器和外存储
器								
8、	存储	背单元是指 _	B <u>。</u>					
	Α	存放一个二	进制信息位的存储	指元 B [;]	存放一	-个 机器字	的所有在	存储元集合
	С	存放一个字	·节的所有存储元集	自 D	存放两	两个字节的	所有存储	元集合;
9、	双端	岩口存储器所	以能高速进行读	/ 写 , 是	因为第	采用B_		
	A	高速芯片	B 两套相互独立	的读写电路	•	C 流水技	:术 D	新型器件
10、	描	述流水 CPU	J基本概念正确的句	可子是	D_ <u>。</u>	_		
	A.;;	流水 CPU是	以空间并行性为原	理构造的处	上理器			
	B.ÿ	流水 CPUー	定是 RISC机器					
	C.ii	充水 CPU —	定是多媒体 CPU					
	D.j	流水 CPU是	:一种非常经济而实	第用的 时间]并行	技术		
_,	填3	空题(共 2:	5 分 每空 1 分	·)				
		•	机在硬件上是由 _			存储	哭	、 运算
			设备、_输出					
			一个浮点数由 符 !					或组成。其


中阶码 E的值等于指数的 _真值 e____加上一个固定 ___偏移位 ___。 3、根据地址格式不同,虚拟存储器分为 _页式__、_段式__和__段页式__三种。 4、CPU从主存取出一条指令并执行该指令的时间叫做 ___指令周期 _____, 它常用若 干个 机器周期 _来表示,而后者又包含有若干个 __时钟周期 ____。 5、对存储器的要 _容量大 , 速度快 _ , __成本低 。为了解决这方面的矛盾 , 计算 机采用 多级存储体系 结构。 6、指令系统是表征一台计算机性能的重要因素, 它的格式和 ___功能 ___不仅直接 影响到机器的硬件结构而且也影响到系统软件。 7、CPU 中至少有如下六类寄存器 ___指令 ___寄存器, __程序 ___计数器, 地址_寄存器,_通用_寄存器,状态条件寄存器,_缓冲____寄存器。 三、简答题(共 20 分) 1、什么是 RISC? RISC指令系统的特点是什么? 答: RISC是精简指令系统计算机,它有以下特点: (1) 选取使用频率最高的一些简单指令,以及很有用但不复杂的指令。

- (2) 指令长度固定,指令格式种类少,寻址方式种类少。
- (3) 只有取数 /存数指令访问存储器 , 其余指令的操作都在寄存器之间进行。
- (4) 大部分指令在一个机器周期完成。
- (5) CPU用寄存器数量相当多。
- (6) 以硬布线控制为主,不用或少用微指令码控制。
- (7) 一般用高级语言编程,特别重视编译优化工作,以减少程序执行时间。
- 2、简述控制器的基本功能? (8分)

答:一台电子计算机基本上可以划分为两大部分 ----- 控制器和执行部件,

控制器就是控制部件,运算器、存储器、外设对控制器来说就是执行部件。 控制器具有如下四个方面的基本功能: 1)指令控制,程序的顺序控制,称 为指令控制。2)操作控制,管理并产生由存取出的每条指令的操作信号, 把各种操作信号送往相应的部件,从而控制这些部件按指令的要求进行动 作。3)时间控制,对各种操作实施时间上的定时,称为时间控制。

- 4)数据控制,所谓数据加工,就是对数据进行算术运算和逻辑运算处理。
- 3、CPU响应中断 应具备哪些条件?画出中断处理过程流程图。 (8分) 条件:
 - (1)在 CPU中的中断屏蔽触发器 IM 必须是开放的。
 - (2)外设有中断请求时,中断请求触发器 IR 必须处于"1"状态,保持中断请求信号。
 - (3)外设接口中中断允许触发器 EI必须为"1",这样才能把外设中断请求送至 CPU。



(4) 当上述三个

条件具备时, CPU 在现行指令结束的最后一个机器周期响应中断。

四、有两个浮点数 $x=2^{(+01)}{}_2$ $(-0.111){}_2$ $Y=2^{(+01)}{}_2$ $(+0.101){}_2$,设阶码 2 位,阶符 1 位,数符 1 位,尾数 3 位,用补码运算规则计算 x-y 的值。

1) 设 S 为 x 的尾数 , S 为 y 的尾数 , 则

$$S = (-0.111)_2$$
 $[S_x] = 1.001$

$$S_{y}=(+0.101)_{2}$$
 $[S_{y}] \approx =0.101$

又设 E为 x 的阶码, E为 y 的阶码,则

$$E_x=(+01)_2$$
 , $[E_x]_{4}=001$

$$E_y = (+01)_2$$
, $[E_y] *= 001$

- 2)对阶: E_x-E_{y=}(01)₂,阶码相等,故不需要对阶。
- 3) 尾数相减

$$[S_x-S_y]_{\hat{x}\hat{b}}=10.100$$

4)规格化与舍入

尾数符号位 10,需要右规,尾数右移 1位,最低有效位舍掉,阶码加 1(右规)则,

[Sx-Sy]¾=1.

规格化结果: , 1.

五、已知 cache 命中率 H=0.98, 主存存取时间是 cache 存取时间的 4倍,

已知主存存取周期为 200ns,求 cache/主存的效率和平均访问时间。

解: R=Tm/Tc=4; Tc=Tm/4=50ns

 $E=1/[R+ (1-R)H]=1/[4+ (1-4) \times 0.98]=0.94$

 $Ta=Tc/E=Tc \times [4-3 \times 0.98] = 50 \times 1.06 = 53 \text{ ns}$

1.异步控制方式

答:异步控制不存在基准时标信号,微操作的时序是由专用的应答线路控制的,即控制器发出某一个微操作控制信号后,等待执行部件完成该操作时所发回的"回答"或"终了"信号,再开始下一个微操作。

2.向量地址

答:向量地址是存放服务程序入口地址的存储单元地址,它由硬件形成

3.双重分组跳跃进位

答:n 位全加器分成若干大组,大组又分成若干小组,大组中小组的最高进位同时产生,大组与大组间的进位串行传送。

4.多重中断

答:多重中断即指 CPU在处理中断的过程中,又出现了新的中断请求, 此时若 CPU暂停现行的中断处理,转去处理新的中断请求,即多重中断。