计算机组成原理期末试题及答案

_、;	选择是	辺	(共	20 製 ,	母尟	1分,	共 20	〕分)				
	1.	在下列	可机器数	ι 🔑	中,	零的表	示形式	是唯一	·的。			
		Α.	原码	В	. 补	码	С	. 反码			[码和]	反码
	2. C	CRT 自	勺分辨率	逐为 102	24×10	024,意	顶色深 原	度为 8	位,则]刷新存值	诸器的	存储
	苕	3量是	B	_0	Qx	30/2	<u> </u>	MB				
		Α.	2MB	В	. 11	1B / O	C .	8MB	D	. 1024	В	
	3.	在定点	点二进制	运算器	中,凋	找法运算	拿一般追	通过 .	D	来实现。		
		Α.	原码运	算的二进	性制减	法器	В	•	补码运	算的二进	生制减	法器
		С.	补码运	算的十进	性制加剂	法器	D		补码运	算的二进	生制加	法器
	4.	在指令	⋛的地址	上字段中	,直接	指出搜	操作数之	s 身的	昇址方 記	t,称为		В.
		A.	隐含寻	址 B.	立	即寻址	C.	寄	存器寻:	业 D.	Ī	直接寻
	均	止 上										
	5.	信息只	只用一条	传输线	, E	且采用服	永冲传轴	俞的方	式称为		م	
		A. F	串行传输	ìì Β.	并行	传输	C. 🗦	并串行作	专输	D. 分師	寸传输	
	6.	和外存	字储器相	比,内	存储器	的特点	是 _		o			
		Α.	容量大	、速度怕	决、成	本低	В	3.	容量大	、速度恢	曼、成	本高
			容量小	•					容量小	\、速度\	夬、成	本低
	7. C		向应中断		<u></u>	<u>'</u> •						
			中断源	提出请求	校 E	3 . 取	化指周期	结束	С	. 执行厝	訓期结	束。
	(8.)E		M是指_	- 								
			读写存				В.			存储器		
	_*		可编程	的只读得	字储器		D	•	対	擦除可纠	扁程的	只读
	石	字储器 	<u>~</u>	**** -	\tilde{a}							
	9.	卜 夘 郅	久円最小 (リジン)	的数是	D	<u> </u>	12 -	6	4+	D .	48	
			,)	符码甲律	自命偶例		, 但没	有奴据	错误,	采用偶核	验的	7
	行	符码是	Ψ	_0		40404	40 0		00000	4 5	440	0400
	4.4									1 D		
								异,阥	地址的	指明的一	"门"探门	F
	女		另一个数						79.4	·寻址方式	# 0	ia
+立 ヨ +	ı∟ 		进伐寸,	业力工	D.	77.업기	寸址刀	IV C	. 爬占	寸址刀工	, D	. [8]
接寻均	. –	•	对某个	实方架点	h 協 <i>ル</i> = シ	粉的司	₩ ╾ ÷	私		寻址。		
	12.		直接								2	医方哭
间接		Α.	百汉	ъ.	lel	1女	C.					
回红	13	фф	处理器		(句今			The Y		税制器	¿, Co	rele
	13.		运算器	(01-0)		 B	o	. 控制				
				 			D			削器和主	左徐罗	2
	1⊿		这异品、 PU中跟						中、江下	ካፓ <u>ከኪ ሀ</u> ፓር	订出的	П
	ı -7 .	ΤС		トシコロ 人し	H →Œ⊅╚	~π H J ⊡		-	o			

A . 主存地址寄存器 B . 程序计数器 C . 指令寄存器 D . 状态
条件寄存器
15. 在集中式总线仲裁中 ,
A . 链式查询 B. 计数器定时查询 C. 独立请求 D. 以上
三种相同 (4) (2) (3) (4) (4)
16. PCI 总线的基本传输机制是
A.串行传输 B.并行传输 C.DMA式传输 D 猝发式
传输
17. 中断向量地址是。
A. 子程序入口地址 B 中断服务子程序入口地址
C. 中断服务子程序出土地址 Dy . 中断返回地址
18. CD-ROM是型光盘。
A . 一次 B 重写 C
19. 某计算机字长是 16位,它的存储容量是 1MB,按字编址,它的寻址范
围是
`A . 512K B . 1M C . 512KB 21 2
20.一个 16K×32位的存储器,其地址线和数据线的总和是。
A.48 64 B.46 C.36 D.40
32 + 14
二、填空题 (共 7 题 , 每空 1 分 , 共 20 分)
1. 计算机系统是由 派队上和软件两大部分组成,软件又分为 永久水水和
THE THE
2. 系统总线按传输信息的不同分为地址总线、
类。
4. 半导体 SRAM 有
6. 完整的指令周期包括取指、 <u>向业、</u> <u>地方</u> 、 <u>地方</u> 几个子周期,影响
指令流水线性能的三种相关分别是 <u>结成</u> 相关、 <u>数据</u> 相关和控制相关。
7. Cache 和主存地址的映射方式有
三种。
三、简答题 (共 2 题, 每题 5 分, 共 10 分)
二、间台巡 (共 2 巡 , 每巡 5 万 , 共 10 万) 1. 什么叫指令?什么叫指令系统?
」、

2. 一次程序中断大致可分为哪几个阶段?


搬.

四、应用题 (共 5 题, 每题 10 分, 共 50 分)

1. 设某机主频为 8MHz,每个机器周期平均含 2个时钟周期,每条指令平均有 2.5 个机器周期,试问该机的平均指令执行速度为多少 MIPS? 若机器主频不变,但每个机器周期平均含 4个时钟周期,每条指令平均有 5个机器周期,则该机的平均指令执行速度又是多少 MIPS? 由此可得出什么结论?



- 2. 设某机有四个中断源 A B C D, 其硬件排队优先次序为 A,B,C,D, 现要求将中断处理次序改为 D,A,C,B。(1) 写出每个中断源对应的屏蔽字。
- (2)按下图时间轴给出的四个中断源的请求时刻, 画出 CPU执行程序的轨迹。 设每个中断源的中断服务程序时间均为 20s。



3. 设机器数字长为 8位(含一位符号位) , 若 A = +15 , B = +24 , 求 [A+B] № 和 [A-B] № 并还原成真值。

$$A = +15$$
 $B = +24$
 $[A]_{a_1} = 0.000[[]]$
 $[B]_{a_1} = 0.00[]0.00$

$$[A+B]_{a}=2A_{a}+C_{b}$$

= 00100111
=32+7-39

投多编妆了

- 4. 某机字长 16位,存储字长等于指令字长,若存储器直接寻址空间为 128字,变址时的位移量为 -64~+63,16 个通用寄存器可作为变址寄存器。 设计一套指令格式,满足下列寻址类型的要求。
 - (1)直接寻址的二地址指令 3条;
 - (2) 变址寻址的一地址指令 6条;
 - (3)寄存器寻址的二地址指令 9条;
 - (4)直接寻址的一地址指令 13条。

- 5.设 CPU共有 16 根地址线, 8 根数据线,并用-MREQ(低电平有效)作访存控制信号, R/-W作读写命令信号(高电平为读,低电评为写)。现有 8 片 8KX8位的 RAM芯片与 CPU相连,试回答:
 - (1)用 74138 译码器画出 CPU与存储芯片的连接图;
 - (2)写出每片 RAM的地址范围;
- (3)根据图(1),若出现地址线 A13与 CPU断线,并搭接到高电平上,将出现什么后果?

答案

- 一、选择题
- 1. B 2. B 3. D 4. B 5. A 6. C 7. C 8. C 9. B 10. D
- 11. C 12. C 13. C 14. B 15. C 16. D 17. B 18. C 19. A 20. B
- 二、填空题
- 1. 硬件 系统软件 应用软件 2 数据 地址控制 3 +15 -16 4. 触发器 电容 5 集中 分散 异步 6 间址 执行 中断 结构 数据 控制 7 直接映射 全相连 组相连
- 三、简答题
- 1 指令是计算机执行某种操作的命令,也就是常说的机器指令。一台机器中所有机器指令的集合,称这台计算机的指令系统。
- 2 答:一次程序中断大致可分为五个阶段。中断请求(1分)中断判优(1分)中断响应(1分)中断服务(1分)中断返回(1分) 四、应用题
- 1 解:先通过主频求出时钟周期,再求出机器周期和平均指令周期,最后通过平均指令周期的倒数求出平均指令执行速度。计算如下:

时钟周期 =1/8MHz=0.125× 10-6 =125ns

机器周期 =125ns x 2=250ns

平均指令周期 =250ns × 2.5=625ns

平均指令执行速度 =1/625ns=1.6MIPS

当参数改变后: 机器周期 = 125ns × 4=500ns=0.5 μ s

平均指令周期 =0.5 μs×5=2.5 μs


平均指令执行速度 =1/2.5 μ s=0.4MIPS

结论:两个主频相同的机器,执行速度不一定一样。

2 (1)在中断处理次序改为 D>A>C>B 后,每个中断源新的屏蔽字如表所示。(5分)

中断源	屏蔽字			
	Α	В	С	D
Α	1	1	1	0
В	0	1	0	0
С	0	1	1	0
D	1	1	1	1

(2) 根据新的处理次序, CPU执行程序的轨迹如图所示(5分)



3 解:
$$A = +15 = +0001111 \quad , B = +24 = +0011000$$


$$[A] ** = 0,0001111 \quad , [B] ** = 0,0011000 \quad , [-B] ** = 1,1101000$$
 则[A-B] $*_1 = [A] *_1 + [-B] *_1 = 0,0001111$
$$+ \frac{1,1101000}{1,1110111}$$


4 1) 地址指令格式为(2分)

OP 2	A1 7	A2 7		
00-10				


2) (2分)

OP5	R1 4	A2 7
11000-11101		






4) (3分)



5 1)



2) 0~8191

8192~16383

16384~24575

24576~32767

32768~40959

40960~49151

49152~57343

57344~65535

3) 如果地址线 A13与 CPU断线,并搭接到高电平上,将会出现 A13恒为"1"的情况。此时存储器只能寻址 A13=1的地址空间, A13=0的另一半地址空间将永远访问不到。 若对 A13=0的地址空间进行访问, 只能错误地访问到 A13=1的对应空间中去。