# 组成原理课程第六次实验报告

实验名称: 五级流水线 CPU

学号:2310764 姓名:王亦辉 班次:计科一班

# 1 实验目的

- 1. 在多周期 CPU 实验完成的提前下,深入理解 CPU 流水线的概念。
- 2. 熟悉并掌握流水线 CPU 的原理和设计。
- 3. 最终检验运用 verilog 语言进行电路设计的能力。
- 4. 通过亲自设计实现静态5级流水线 CPU, 加深对计算机组成原理和体系结构理论知识的 理解。
- 5. 培养对CPU设计的兴趣,加深对CPU现有架构的理解和深思。

# 2 实验内容说明

- 1、针对现有五级流水线存在问题的分析,不只是bug,包括指令相关、流水线冲突等各种能分析的问题进行分析(20分)
- 2、五级流水线指令运行时的bug修复(20分)
- 3、五级流水线指令扩展,运算类指令扩展至少一条(10分),乘除类指令至少一条(20分),转移指令至少一条(10分),访存指令一读一写两条(20分)
- 4、实验报告中针对bug修复过程、指令添加过程进行关键说明,并最终验证,验证需要有波形图或实验箱照片,并对波形图和实验箱照片进行分析解释。
- 5、实在无法完成某些指令扩展也没关系,把遇到的问题和失败的尝试写入报告,也会有相应分数。

# 3 实验原理图




图 9.4 5 级流水线 CPU 的实现框图

# 4 实验步骤

## 4.1 问题方面


现阶段的五级流水线 CPU 有如下问题


- 1. 控制冒险:在跳转指令尚未完成判断和写回时,不知是否需要跳转,但地址与之相邻的下一条指令已经被取指,进入流水线,并将被完整执行,如果跳转成立,则该条指令本不应被执行却被执行,导致错误。
- 2. 数据冒险:某条指令如果需要写内存/寄存器的某个数据,而下一条指令需要读取这个数据,由于流水线中,写回是在执行和内存操作之后,并且没有对这种情况特殊处理,因此将导致下一条指令读取不正确的值。

# 4.2 IP 核配置方面的额外努力


data\_ram 和 inst\_rom 姑且这样配置的


dataram (port B 似乎是不重要的 (用来展示数据的?)) (取消勾选 Show disabled ports,就方便观察 IP 核的输入输出了)






 $inst\_rom$ 








设计实战上的同步 ram 配置不能用,应该在实验手册的基础上,取消勾选 Primitive output register。开始时,联想到多周期 CPU,设计实战中让我们取消勾选 primitive output register ,这是需要的,于是按照那里配的,结果有问题,在这里 Debug 花了很久。知道了 write depth 是做什么用的,就是内存的大小,需要与输入的 dm\_addr [9:2] 匹配,因此应该使用 8 位的。

发现这个展开图方便我们看 ip 核的接口是怎样的。



知道了 Byte written enable 是**使作**的用的,就是提供一个本来 wea 是控制单字的一整个 32 位是否允许写,如果打开,设置 byte size 为 8,就可以分散成用 4 个位控制单字的 4 个 byte 是否允许读写 而我们的**下**级资本线是**自**这样的要求的。

## 4.3 代码修改

### 新增指令

inst\_NXOR: 同或(运算类指令) inst\_DIV: 除法(乘除类指令)

inst\_BNEZ : 不等于零则跳转(转移指令)

inst\_LH: 低半字 load (访存指令读) inst\_SH: 低半字 store (访存指令写)

下面是修改处。

# 4.3.1 pipeline\_cpu.v

#### 更新总线位宽

```
wire [166:0] ID_EXE_bus; // ID->EXE级总线
                                                                        wire [170:0] ID_EXE_bus; // ID->EXE级总线
132-
                                                               132+
        wire [153:0] EXE_MEM_bus; // EXE->MEM级总线
                                                                        wire [155:0] EXE_MEM_bus; // EXE->MEM级总线
                                                                133+
        wire [117:0] MEM_WB_bus; // MEM->WB级总线
                                                                        wire [117:0] MEM_WB_bus; // MEM->WB级总线
134
                                                               134
135
                                                                135
        //锁存以上总线信号
                                                                        //锁存以上总线信号
136
                                                               136
        reg [ 63:0] IF_ID_bus_r;
                                                                137
                                                                        reg [ 63:0] IF_ID_bus_r;
137
        reg [166:0] ID_EXE_bus_r;
                                                                        reg [170:0] ID EXE bus r;
138-
                                                               138+
139-
        reg [153:0] EXE_MEM_bus_r;
                                                                139+
                                                                        reg [155:0] EXE_MEM_bus_r;
        reg [117:0] MFM WB hus r
                                                                        reg [117:0] MFM WB bus r:
140
                                                                140
```

### 4.3.2 `decoder.v

#### 更新总线位宽

```
[166:0] ID_EXE_bus, // ID->EXE总线
        output
                   [170:0] ID_EXE_bus, // ID->EXE总线
18+
        output
        // 新增 divide 1 , inst NXOR 1, mem control 4位->6位,
19+
                                                               故166->170位
20
        assign ID_EXE_bus = {multiply,mthi,mtlo,
                                                              //EXE需用的信息,新增
342+
        assign ID EXE bus = {multiply,divide,mthi,mtlo,
                                                              //EXE需用的信息,新增
                           alu_control,alu_operand1,alu_operand2,//EXE需用的信息
343
344 +
                           inst NXOR,
                                                              //NXOR指令标识
345
                           mem_control,store_data,
                                                              //MEM需用的信号
                           mfhi, mflo,
                                                              //WB需用的信号,新增
346
                           mtc0,mfc0,cp0r addr,syscall,eret,
                                                              //WB需用的信号,新增
347
                           rf wen, rf wdest,
                                                              //WB需用的信号
348
                                                              //PC值
349
                           pc};
```

#### 新增5条指令

```
70+ // 新增指令
71+ wire inst_NXOR, inst_DIV , inst_BNEZ, inst_LH;
72+ wire inst_SH;
```

#### 对应的解码方式

```
133+
       // 新增指令实现
       assign inst NXOR = op zero & sa zero & (funct == 6'b111000);//异或非运算(NXOR)
134+
135 +
136+
       assign inst_DIV = op_zero & (rd==5'd0)
137 +
                       & sa zero & (funct == 6'b011010);
                                                               //除法指令
      assign inst_BNEZ = (op == 6'b010101) & (rt==5'd0);
138 +
                                                              //不等于0跳转
                                                  //load低半字(符号扩展)
      assign inst_LH = (op == 6'b100001);
139+
       assign inst_SH = (op == 6'b101001);
                                                   //store低半字
140 +
141+
```


### NXOR 实现

利用 xor 的结果

```
// 逻辑异或(包括异或非)
 168+
         assign inst_xor = inst_XOR | inst_XORI | inst_NXOR;
     结果需要写入 rd
192
        assign inst_wdest_rd = inst_ADDU | inst_SUBU | inst_SLT | inst_SLTU
193
                             | inst_JALR | inst_AND | inst_NOR | inst_OR
194
                                | inst_XOR | inst_SLL | inst_SLLV | inst_SRA
                             | inst_SRAV | inst_SRL | inst_SRLV
195
                              | inst MFHI | inst MFLO;
                             | inst MFHI | inst MFLO | inst NXOR;
196+
107
```

### BNEZ 实现

添加进分支跳转标志



满足不等于 0 的条件则跳转

```
229
        assign br_taken = inst_BEQ & rs_equql_rt
                                                  // 相等跳转
                                                  // 不等跳转
230
                      inst BNE & ~rs equql rt
                      inst BGEZ & ~rs ltz
                                                  // 大于等于0跳转
231
                      | inst BGTZ & ~rs ltz & ~rs ez // 大于0跳转
232
                      | inst_BLEZ & (rs_ltz | rs_ez) // 小于等于0跳转
233
                      inst BLTZ & rs ltz;
                                                  // 小于0跳转
                                                  // 小于0跳转
234+
                      inst BLTZ & rs ltz
                       inst BNEZ & ~rs_ez;
                                                  // 不等于0跳转
235±
```

load/store 低半字实现

增加到 load/store 标志

```
assign inst_load = inst_LW | inst_LB | inst_LBU | inst_LH; // load指令
156+ assign inst_store = inst_SW | inst_SB | inst_SH;
                                                       // store指令
    低半字操作需要给 mem 的信号, mem_control 新增两位。
         wire lh_sign; //load一半字为有符号load
 304+
 305
         wire ls word; //load/store为字节还是字,0:byte;1:word
         wire [3:0] mem_control; //MEM需要使用的控制信号
         wire ls_half; //load/store为半字,1:half
 306 +
 307+
         wire [5:0] mem control; //MEM需要使用的控制信号
         wire [31:0] store data; //store操作的存的数据
 308
         assign lb sign = inst LB;
 309
         assign lh_sign = inst_LH;
 310+
         assign ls word = inst LW | inst SW;
 311
         assign ls_half = inst_LH | inst_SH;
 312 +
 313
         assign mem_control = {inst_load,
 314
                              inst store,
 315
                               ls_word,
                               lb sign };
 316+
                               ls_half,
                               lb sign,
 317 +
                               lh sign };
 318+
```

div 需要的信号

```
//乘法MULT
              wire multiply;
  270
                                             //除法DIV
             wire divide;
  271+
              wire mthi;
                                             //MTHI
  272
              wire mtlo;
  273
                                             //MTLO
              assign multiply = inst_MULT;
  274
              assign divide
                                   = inst DIV;
  275+
4.3.3
       exe.v
更新总线位宽
      input
              [166:0] ID EXE bus r,// ID->EXE总线
10<sup>+</sup>
      input
              [170:0] ID_EXE_bus_r,// ID->EXE总线
                   EXE_over, // EXE模块执行完成
11
      output
              [153:0] EXE MEM bus, // EXE->MEM总线
      output
12+
              [155:0] EXE MEM bus, // EXE->MEM总线 (mem control 4->6位,总线156位)
      output
         wire [3:0] mem_control; //MEM需要使用的控制信号
 32 +
         wire [5:0] mem control;
                                   //MEM需要使用的控制信号
```

wire [3:0] mem\_control; //MEM需要使用的控制信号

//MEM需要使用的控制信号

//NXOR指令标识

从总线中取数据,新增两个信号,且 mem\_control 位宽改变

wire [5:0] mem\_control;

inst nxor;

wire divide;

wire

32 +

24 +

30+

```
assign {multiply,
48
                 divide,
49+
50
                 mthi,
                 mtlo,
51
52
                 alu_control,
53
                 alu operand1,
                 alu operand2,
54
55±
                 inst nxor,
56
                 mem control,
                 store_data,
57
58
                 mfhi,
59
                 mflo,
60
                 mtc0,
61
                 mfc0,
                 cp0r_addr,
62
                 syscall,
63
                 eret,
64
                 rf_wen,
65
66
                 rf_wdest,
67
                              } = ID_EXE_bus_r;
                 рс
                、EVE 台供1and
60
```

### 同或 NXOR

利用 xor 的结果完成 NXOR

```
129+ wire [31:0] final_alu_result;
130+ assign final_alu_result = inst_nxor ? ~alu_result : alu_result;
131±
```

#### 除法 div

除法器简单实现

```
96+
 97+ //----{除法器}begin
 98<sup>+</sup>
         wire [31:0] quotient; // 商
 99+
         wire [31:0] remainder; // 余数
         wire
                    div_by_zero;
100 +
101+
         assign div_by_zero = (alu_operand2 == 32'd0);
102+
                            = div_by_zero ? 32'hFFFFFFF :
103+
         assign quotient
104+
                             (alu_operand1[31] == alu_operand2[31]) ?
105<sup>+</sup>
                             (alu_operand1 / alu_operand2) :
106 +
                             (~(alu operand1 / alu operand2) + 1'b1);
107+
         assign remainder = div_by_zero ? alu_operand1 : (alu_operand1 % alu_operand2);
108+ //----{除法器}end
```

像乘法一样,除法的结果也需要放到 lo 、hi 寄存器中

```
multiply ? product[63:32] : alu result;
        assign lo_result = mtlo ? alu_operand1 : product[31:0];
        assign hi_write
                        = multiply | mthi;
        assign lo_write
                        = multiply | mtlo;
134+
                         multiply ? product[63:32] :
                          divide    ? remainder : final_alu_result;
135+
        136 +
137+
                          multiply ? product[31:0] :
138+
                          divide ? quotient : 32'd0;
139+
        assign hi_write = multiply | divide | mthi;
        assign lo_write = multiply | divide | mtlo;
140+
```

# 4.3.4 mem.v

更新总线位宽

```
input [153:0] EXE_MEM_bus_r,// EXE->MEM总线

11+ input [155:0] EXE_MEM_bus_r,// EXE->MEM总线

12+ // (增加2位: mem_control 4->6位)
```

```
wire [3 :0] mem control;
                                       //MEM需要使用的控制信号
          wire [5:0] mem control; //MEM需要使用的控制信号
 29+
      WILC THE SCOLE , //SCOLEJAIL
      wire ls_word; //load/store为字节还是字,0:byte;1:word
      wire ls word;
                    //load/store为字节还是字,0:byte;1:word (但是 half优先级更高)
72 +
73+
      wire ls_half;
                    //load/store为半字操作
                   //load一字节为有符号load
      wire lb sign;
74
      assign {inst load,inst store,ls word,lb sign} = mem control;
                    //load一半字为有符号load
75+
      wire lh sign;
      assign {inst load,inst store,ls word,ls half,lb sign,lh sign} = mem control;
76 +
```

#### load 低半字

添加 load 低半字的逻辑,原来只需要分成两部分([31:8]、[7:0])来读,由于添加了 load 低半字,需要分成三部分。

```
//load读出的数据
137
138
         wire
                    load sign;
         wire [31:0] load_result;
139
        assign load sign = (dm addr[1:0]==2'd0) ? dm rdata[ 7] :
                                                                    // 半字操作: 看低半字符
        assign load_sign = ls_half ? dm_rdata[15] :
140 +
141+
                          (dm addr[1:0]==2'd0) ? dm rdata[ 7] :
                                                                    // 字节操作
                          (dm_addr[1:0]==2'd1) ? dm_rdata[15] :
142
143
                          (dm_addr[1:0]==2'd2) ? dm_rdata[23] : dm_rdata[31] ;
         assign load_result[7:0] = (dm_addr[1:0]==2'd0) ? dm_rdata[ 7:0 ] :
144+
                                                                   // 半字操作: 取低半字的低
        assign load result[7:0] = ls_half ? dm_rdata[7:0] :
145+
146 +
                                 (dm_addr[1:0]==2'd0) ? dm_rdata[ 7:0 ] : // 字节操作
                                  (dm addr[1:0]==2'd1) ? dm rdata[15:8] :
147
                                  (dm_addr[1:0]==2'd2) ? dm_rdata[23:16] :
148
                                                      dm_rdata[31:24] ;
149
         assign load_result[31:8]= ls_word ? dm_rdata[31:8] : {24{lb_sign & load_sign}};
         assign load_result[15:8] = ls_half ? dm_rdata[15:8] :
150+
                                                                  // 半字操作: 取低半字的
                                  ls word ? dm rdata[15:8] :
                                                                  // 字操作: 直接取
151+
                                                                  // 字节操作: 符号扩展
152 +
                                 {8{lb_sign & load_sign}};
153+
        assign load_result[31:16] = ls_half ? {16{lh_sign & load_sign}} : // 半字操作: 符号扩展
154+
                                  ls_word ? dm_rdata[31:16] : // 字操作: 直接取高半字
155+
156 \pm
                                   {16{lb_sign & load_sign}};
                                                                  // 字节操作: 符号扩展
```

#### store 低半字

写使能,添加判断 load 半字的逻辑且判断优先级置为最高(因为 is\_word 用的是 0 表示字节、1 表示字的含义,因此需要先判断是否在写半字)。

```
if (MEM valid && inst store) // 访存级有效时,且为store操作
84
85
           begin
               if (ls_word)
               if (ls half) // SH指令,半字写使能 - 只操作低半字
86<sup>+</sup>
87 +
               begin
+88
                  if (dm addr[1:0] == 2'b00) // 地址必须是2字节对齐 |
                      dm wen <= 4'b0011; // 只写低半字 (bits [15:0])
89+
90±
                  else
                      dm_wen <= 4'b0000; // 地址不对齐,不写
91+
92+
               end
93+
               else if (ls word) // SW指令,字写使能
              begin
94
```

先添加 load 低半字的逻辑,优先级置为最高。

```
//store操作的写数据
114
        always @ (*) // 对于SB指令,需要依据地址底两位,移动store的字节至对应位置
115+
        always @ (*) // 对于SB<mark>/SH</mark>指令,需要依据地址底两位,移动store的<mark>数据</mark>至对应位置
116+
        begin
117+
            if (ls half) // SH指令 - 只操作低半字
118+
            begin
                dm_wdata <= {16'd0, store_data[15:0]}; // 存到低半字位置
119+
120+
            end
121+
            else if (ls word) // SW指令
122 +
            begin
                dm_wdata <= store_data; // 字操作,直接存储
123+
124 +
            end
            else // SB指令
125+
            begin
126
127
                case (dm_addr[1:0])
128
                    2'b00 : dm_wdata <= store_data;
129
                    2'b01 : dm_wdata <= {16'd0, store_data[7:0], 8'd0};
130
                    2'b10 : dm_wdata <= {8'd0, store_data[7:0], 16'd0};
131
                           : dm wdata <= {store data[7:0], 24'd0};
                    2'b11
                    default : dm wdata <= store data;</pre>
132
133
                endcase
134 +
            end
```

# 5 实验结果分析

(仿真结果截图或者实验箱运行结果拍照,注意需要对实验结果进行分析,输入是什么,输 出是什么,结果是什么,是否验证了正确性)


测试的 5 个指令

```
1
```

- 2 nxor \$3, \$1, \$2: 0x00221838
- 3 div \$1, \$2: 0x0022001A
- 4 sh \$4, #0(\$6): 0xA5240000
- 5 lh \$7, #0(\$6): 0x85270000
- 6 bnez \$1, #-11: 0x5420FFF5
- 7 会提前使用
- 8 addiu \$1, \$zero, 100: 0x24010064
- 9 addiu \$2, \$zero, 7: 0x24020007
- 10 addiu \$9, \$zero, 0x100: 0x24090064
- 11 初始化三个寄存器

### 5.1 NXOR

可以看到 0x64 与 0x7 做同或,结果是 0xFFFF\_FF9C。通过计算器验证,结果正确。




64 XOR 7 =

FFF FF9C

### 5.2 DIV

除法, 使用 100%7 = 14 余 2, 结果正确。



				40	405-000 ps							
Name	Value	380. 000	ns	400. 000	ns	420. 000 r	ıs 4	10. 000	ns	460. 000	ns	480. 000 r
> 💆 [15][31:0]	X							K				
> 💆 [14][31:0]	×							K				
> 💆 [13][31:0]	×			·				K				
> ▶ [12][31:0]	×							K				
> 💆 [11][31:0]	×							K				
> 💆 [10][31:0]	×							K				
> 💆 [9][31:0]	100						1	00				
> 💆 [8][31:0]	×							K				
> 😻 [7][31:0]	×							K				
> 🕨 [6][31:0]	×			_		X						<u> </u>
> 💆 [5][31:0]	×				X							2
> 😽 [4][31:0]	14	Х							1	4		
\ M[3][31·0]	ffffffQc						fff.	ffQc				

# 5.3 SH

将 rf [4], 即之前除法的商 14, 存到 ram IP 核 memoy 的相应位置(地址为 100)了。



#### 5.4 LH

将内存地址 100 处的 14 再次取到 7 号寄存器。



### 5.5 BNEZ

使用 1 号寄存器 \$1=100 进行比较,它不等于 0,于是跳转, b4+4-b\*4=8c ,跳转到了正确的地址。



B4 + 4 =

**B8** 

HEX В8

DEC 184

OCT 270

184 - 44 = **140** 

HEX 8C

DEC 140

#### 总结感想 6

五级流水线结束,将书上的五级流水线实现出来真是困难重重,简单的理念,进行实现时却 面临着相当大的复杂度。模块化对于添加新指令是比较友好的,算是降低了一点复杂度。五 级流水线相比多周期 CPU, 面临的主要难点是指令间的依赖与冲突, 解决这些难点较为麻 烦,也会增加复杂度。

全部实验结束。在一定程度上感受了 FPGA 开发和芯片制作这些硬件层面的工作相较软件开 发的困难之处。无论是开发工具还是调试上,硬件都比软件更困难。特别是由于硬件层面大 多语句是并行的, 更增大了调试难度, 这在五级流水线上体现得淋漓尽致。