

| 题号 | 一 | 二 | 三 | 四 | 五 | 六 | 七 | 八 | 九 | 十 | 十一 | 十二 | 十三 | 十四 | 十五 | 总分 |
|-----|---|---|---|---|---|---|---|---|---|---|----|----|----|----|----|----|
| 分数 | | | | | | | | | | | | | | | | |
| 阅卷人 | | | | | | | | | | | | | | | | |

一、按要求完成下列各题, 写出必要过程 (35 分) *id 6+P*

- (1) 直接写出 $F = A + \overline{B}(\overline{C}\overline{D} + 0)(1 \cdot A + \overline{B} + \overline{D})$ 的对偶函数和补函数。 (4 分)
- (2) 求 $F(A, B, C) = A\overline{B} + AC + B\overline{C}$ 的“标准积之和”与“标准和之积”。 (4 分)
- (3) 用代数法证明下列等式。 (6 分)
- 1) $\overline{AC} + A\overline{B} + B\overline{C} + \overline{A}C = \overline{A} + \overline{B} + \overline{C}$;
 - 2) $ABC + \overline{ABC} = \overline{AB} + \overline{BC} + \overline{AC}$;
- (4) 按要求用卡诺图法求下列函数的最简表达式。 (10 分)
- 1) $F(A, B, C, D) = A\overline{B} + \overline{AB}\overline{CD} + ABC + \overline{ABC} + ACD$, 求最简与或式。
 - 2) $F(A, B, C, D) = \sum m(1, 2, 9, 13, 14) + \sum d(3, 7, 8, 10, 12)$, 求最简或与式。
- (5) 已知某标准 TTL 集成逻辑门的 $V_{OH(min)}=2.4V$; $V_{OL(max)}=0.4V$; $V_{IH(min)}=2.0V$; $V_{IL(max)}=0.8V$; 求其输入为高电平和低电平时的噪声容限分别是多少? (2 分)
- (6) 判断下面的逻辑函数对应电路是否存在险象, 若存在险象, 请消除之。 (5 分)
 $F(A, B, C, D) = AC + \overline{ABC} + \overline{ACD}$;
- (7) 根据下列流程表判断对应的电平异步时序逻辑电路是否存在竞争, 如果存在竞争, 说明在什么情况下会产生竞争以及竞争的类型和判断的依据。 (4 分)


| 二次状态 y2 y1 | 激励状态 y2y1 | | | | 输出 z |
|---------------|-----------|---------|---------|---------|---------|
| | x2x1=00 | x2x1=01 | x2x1=11 | x2x1=10 | |
| 00 | 00 | 00 | 01 | 11 | 0 |
| 01 | 00 | 00 | 01 | 11 | 0 |
| 11 | 01 | 01 | 01 | 10 | 1 |
| 10 | 00 | 00 | 01 | 00 | 0 |

二、组合逻辑电路 (22 分)

- (1) 如下图所示是一个密码锁控制电路, ABCD 是输入密码开关, 取值为 0 或 1, S 是开锁开关。开锁条件: 拨对密码且开锁开关 S 闭合。如果开锁条件满足, 开锁信号为 1, 报警信号为 0, 锁打开而不报警。否则开锁信号为 0, 报警信号




为 1, 分析该电路写出输出函数的表达式, 列出真值表, 并写出密码锁的密码。 (10 分)



(2) 火车站到站列车分为特快、快速和慢车 3 种, ~~出站优先顺序从高到低依次为特快、快速和慢车~~, 每种类型的火车都有独立的开车信号。假设每种列车在同一时间只有一趟到站, 要求在同一时间只能有一种列车从车站开出, 即开车信号中只有一个有效。要求用或非门设计满足条件的开车信号控制逻辑电路。 (12 分)

三、时序逻辑电路 (43 分)

(1) 分析如图所示逻辑电路功能。 (10 分)



(2) 某序列检测器有一个串行输入端 X 和一个输出端 Z。当输入序列中出现 1010 时, 输出 Z 产生一个 1 输出, 平时 Z 输出为 0, ~~输入允许重叠~~。典型输入、输出序列如下:

X: 010101011010010100

Z: 000010100001000010

要求画出该序列检测器的原始状态图和原始状态表。 (8 分)

(3) 化简如下表所示的原始状态表。 (10 分)

| 现态 | 次态/输出 | |
|----|-------|-----|
| | X=0 | X=1 |
| 1 | 5/0 | 1/0 |
| 2 | 4/0 | 2/0 |
| 3 | 5/x | 3/x |
| 4 | 1/1 | 1/1 |
| 5 | 1/x | 2/x |

| T 触发器激励表 | | |
|----------|-----------|---|
| Q^n | Q^{n+1} | T |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

(4) 用 T 触发器设计一个模 12 同步加 1 计数器。 (15 分)

