# IA-32 Intel®架构软件开发人员手册 卷 3: 系统编程指南 (中文版-部分)

# 前言

现在开放源代码逐渐成为趋势的环境下,获取高水平的源代码的途径越来越容易,尤其是涉及操作系统的源代码,受到越来越多的有志于研究底层的开发人员的青睐。然而操作系统(内核)源代码具有规模大、专业性强、涉及的知识面广的特点,大部分首次接触内核源代码的人感觉不少部分尤其是与硬件平台相关部分(任务切换、内存管理等方面)难以理解,而这些难以理解的部分却又往往是操作系统的核心部分。

对于造成操作系统代码难以理解的原因有多个方面,主有对操作系统若干理论、概念理解不深,这可以通过阅读操作系统相关书籍来弥补。目前比较经典的操作系统书籍有多种,各有各的特色,有纯理论的,也有理论与实践相结合的。"工欲善其事,必先利其器"在开始探究操作系统源代码之前,仔细深入的研究这些基本概念、基本理论是十分必要的。然而这些还是不够的,除了理解操作系统概念理论之外,对于操作系统运行的硬件的了解也是非常必要的。而目前缺乏x86 平台权威资料,流行的教材都讲的比较基础,而与操作系统设计与开发方面相关的信息,讲得普遍比较少甚至少有涉及,而intel官方出的三卷手册就目前来讲是最全面、最权威的x86 平台资料了,由于是官方版本是英文版,所以在很大程度上限制了它的流行,即使平时查阅相关资料时,也大都只是参考它的部分章节而对其全貌仍未了解。这三卷各有特色,其中卷3主要是指针对与操作系统设计方面并鉴于目前情况,产生了首先将手册之卷3翻译为中文的念头,但是由于它篇幅很大(PDF版本有780页之巨)仅个人力量很难完成,所以借助于网络www.oldlinux.org平台,召集大家共同分担完成,在此也非常感谢赵博士为大家提供了那么好的交流平台。

目前已经分配的翻译任务如下:

第1章 关于本手册

第2章 系统架构概况 我(lijshu)基本已经译完,就是目前这个文件:-)

第3章 保护模式下的内存管理 由 sportsman 负责翻译

第4章 保护机制 由 sportsman 负责翻译

第5章 中断和异常处理 由 wykr3879 负责翻译

第6章 任务管理 由 wykr3879 负责翻译

第7章 多处理器管理 由 Timeless 负责翻译

第8章 高级可编程中断控制器 由 beyond 负责翻译

第9章 处理器管理与初使化 由 极速时空 负责翻译



第 10 章 内存高速缓冲存储器控制 由 engumen 负责翻译

其余的部分还没有落实,希望有兴趣、有精力的参加进来,让我们共同完成这个项目!

由于翻译是一件非常不容易的工作,尤其是达到"信、达、雅"的地步更就难了,译稿只能尽最大能力保持准确把握原文的意思,但是由于每个人能力及对原文的理解不同,因此对于译稿肯定有很多有待商榷的地方,甚至是错误的地方,因此请大家指出来,便于进一步修改、完善译稿,以供大家飨用。

lijshu

E-mail: <u>lijshu@yahoo.com.cn</u>

lijshu@hotmail.com

2005-1-13

# 第1章 关于本手册

*IA-32 Intel®架构软件开发人员手册 卷3: 系统编程指南*(订单号245472),它是三卷中其中的一部分,这三卷描述了IA-32 intel所有处理器的架构与开发环境。其它二卷是

- *IA-32 Intel®架构软件开发人员手册 卷1: 基本架构*(订单号245470)
- *IA-32 Intel®架构软件开发人员手册 卷2: 指令集参考*(订单号245471)

卷1*基本架构*描述了IA-32的基本架构与开发环境,卷2*指令集参考*描述了处理器的指令集和操作码结构。这两卷是针对在操作系统下开发的应用开发人员,卷3*系统编程指南*描述了IA-32处理器对操作系统的支持,包括内存管理、保护、任务管理、中断和异常处理和系统管理模式。它也提供了关于IA-32处理器兼容的资料。这一卷是针对操作系统与BIOS的设计人员和开发人员的。

#### 1.1 本手册包括的 IA-32 处理器种类

本手册主要适用于大多数最近的 IA-32 处理器,包括 Pentium®、P6 系列处理器,Pentium4处理器和 Intel® Xeon™处理器。P6 系列的处理器是指基于 P6 微架构的 IA-32 处理器,包括 Pentium Pro、Pentium II、和 Pentium III。Pentium 4 和 Intel Xeon 是基于 Intel® NetBurst™微架构的。

#### 1.2 IA-32 intel 架构概况 系统开发员指南,卷3:系统开发指南

本手册包括以下内容:

第1章-关于本手册 介绍了IA-32 intel架构软件开发人员手册的三卷的内容,也描述了在这些手册中使用的符号约定以及与intel相关的手册和文档的列表,这些主要是针对于程序员和硬件设计人员。

**第2章-系统架构概况** 它描述了IA-32处理器的运行模式和IA-32架构对操作系统的支持, 这些支持包括面向系统的寄存器和数据结构以及面向系统的指令。同时也讲述了从实模式 到保护的切换所必需的步骤。

**第3章-保护模式的内存管理** 它描述了与分段及分页相关的数据结构、寄存器及指令,介绍了如何实现"平坦"(未分段)的内存模式或者分段的内存模式。

**第4章-保护** 它描述了IA-32架构中对分段保护所提供的支持。这一章也涉及了特权规则、 栈切换、指针合法性检查、用户模式及管理模式。

第5章-中断和异常处理 它描述了IA-32架构定义的中断机制,介绍了与中断和异常相关的

保护以及架构是如何处理每一种异常类型的。在这一章末给出了每一种IA-32异常的相关资料。

第6章-任务切换 它描述了IA-32架构对多任务和任务间保护的支持。

**第7章-多处理器管理** 它描述了与多处理器相关的共享内存、内存调整和超线程技术的指令与标志。

第8章-高级可编程中断控制器(APIC) 它描述了局部APIC的编程接口,给出了局部APIC与 I/O APIC之间的接口。

第9章-处理器管理和初使化 它描述了IA-32处理器在复位(Reset)初使化之后的状态。这一章也描述了如何进入IA-32处理器的实模式和保护模式,以及如何在这二者之间进行切换。

第 10 章-内存高速缓存控制 它描述了高速缓存的基本概念和 IA-32 架构支持的高速缓存机制。这一章也描述了内存类型范围寄存器 (MTRRs-memory type range registers),以及如何利用它们进行映射物理内存的内存类型。对于Pentium III、Pentium 4、和 Intel Xeon处理器所引入的新的高速缓存控制和内存流指令这一章也有涉及。

第11章- Intel® MMX™技术系统编程 它描述了在进行与Intel MMX技术相关的系统编程时, 所必须处理和考虑的几个方面,包括任务切换、异常处理和与现存系统环境的兼容等方面。 Intel MMX技术是在IA-32架构中Pentium处理器引入的。

第12章-SSE和SSE2系统编程 它描述了SSE和SSE2扩展部分在进行系统编程时,所必须考虑的几个方面,包括任务切换、异常处理和与现存系统环境的兼容等。

第13章-系统管理 它描述了IA-32架构的系统管理模式(SMM- system management mode)和热量(thermal)监测方法。

第14章-机器检测(Machine-Check)架构 它描述了机器检查(machine-check)架构

第15章-调试和性能监测 它描述了IA-32架构中的调试寄存器和其它的调试机制。这一章 也描述了时间戳计数器(time-stamp counter)和性能监测计数器

第16章-8080仿真 它描述了IA-32架构的实模式和虚拟8086模式

**第17章-16位和32位代码的混合** 它描述了如何在同一程序或者任务中混合16位和32位代码模块。

第18章-IA-32架构的兼容性 它描述了IA-32处理器之间的兼容性,包括intel286、

intel386、intel486、Pentium、P6系列、Pentium 4、和Intel Xeon 处理器。P6系列包括 Pentium Pro、PentiumII、and Pentium III 处理器。32位的IA-32处理器之间的差异,如



架构的一些专有特征,在这三卷中都有论述。这一章提供了与所有IA-32处理器兼容性相关的资料,描述了和16位IA-32处理器(intel 8086和intel 286处理器)的基本差异。

**附录A-性能监测事件** 列出了可以用性能监测计数器计数的事件以及用于选择这些事件的代码。Pentium处理器和P6系列的处理器事件也有描述。

附录B-模式相关寄存器(MSRs- Model Specific Registers)列出了Pentium、P6系列、Pentium 4和Intel Xeon处理器中的MSRs,并描述了它们的功能。

**附录C−P6系列处理器的MP初使化** 给出了在MP系统中如何使用MP协议引导P6系列处理器的例子。

**附录 D-LINTO 和 LINT1 输入编程** 给出了如何使用 LINTO 和 LINT1 管脚进行特定的中断向量编程。

附录E-机器检查错误代码的意义 给出了P6系列处理器的机器检查错误代码的解释。

**附录 F-APIC 总线消息格式** 它描述了在 P6 和 Pentium 处理器的 APIC 总线上进行消息传递的消息格式。

#### 1.3 IA-32 架构概况 软件开发人员手册,卷 1:基础架构

IA-32架构软件开发人员手册 卷1 的内容如下:

第1章-关于本手册 介绍了IA-32 intel 架构软件开发人员手册的三卷的内容,也描述了在这些手册中使用的符号约定与intel相关的手册和文档的列表,这些主要是针对于程序员和硬件设计人员。

**第2章-IA-32 架构概况** 本章介绍了IA-32 架构和基于本架构的处理器系列,同时也介绍了这些处理器一些共有的特征以及IA-32 架构发展的历史。

第3章-基本运行环境 介绍了内存管理的模式和应用程序使用的寄存器集合。

**第4章-数据类型** 描述了处理器的数据类型和寻址方式,简要介绍了实数和浮点数格式以及浮点异常。

第5章 指令集总汇 列出了所有IA-32 架构的指令,并根据指令所用的技术进行了分组(通用、x87FPU、intel MMX技术、SSE、SSE2和系统指令),在这些组内指令按照各组的功能进行说明。

第6章-过程调用、中断和异常描述了过程栈以及调用中断和异常服务的机制。

第7章-通用指令编程 描述了基本的装载、保存、程序控制、数学和字符串指令,这些指

令是基于基本数据类型和通用寄存器和段寄存器,同时也描述了运行在保护模式下的系统指令。

**第8章-x87浮点单元编程** 描述了x87浮点单元(FPU),包括浮点寄存器和数据类型,给出了 浮点指令集简要介绍并描述了处理器的浮点异常产生的条件。

**第9章-intel MMX技术编程** 描述了Intel MMX技术包括MMX寄存器和数据类型,并给出了MMX指令集的概况。

第10章-SIMD扩展(SSE)编程 描述了SSE扩展,包括XMM寄存器、MXCSR寄存器和对齐(Packed)的单精度浮点数据类型,给出了SSE指令集的概况和访问SSE扩展的代码的书写方法。

第11章-SIMD扩展2(SSE2)编程 描述了SSE2扩展部分,包括XMM寄存器和对齐(packed)的双精度浮点数据类型,给出了SSE2指令集的概况和用指令访问SSE2扩展的方法,这一章也描述了SSE和SSE2指令产生的SIMD浮点异常,同时还给出了SSE和SSE2扩展部分对操作系统和应用代码的相互协作的方法

第12章-输入/输出 描述了处理器的I/0机制,包括I/0端口地址、I/0指令、I/0保护机制 第13章-处理器识别及其特征识别 描述如何识别CPU类型和和处理器中的特征。

附录A-EFLAGS 交叉引用 总结IA-32指令是如何影响EFLAGS寄存器的

**附录B-EFLAGS条件码** 总结如何根据条件代码标志中的(OF、CF、ZF、SF、和PF)标志进行条件跳转、传送和字节设置。

**附录C-浮点异常总**汇 总结了x87FPU浮点和SSE以及SSE2 SIMD浮点指令产生的异常。

**附录D-编写x87FPU异常处理程序指南** 描述如何设计和编写与MS-DOS兼容的FPU异常处理程序的方法,包括软件和硬件的所需条件以及汇编代码例子,这节附录也描述了编写健壮的FPU异常处理程序的基本技巧。

**附录E-编写SIMD浮点异常处理程序指南** 介绍由SSE和SSE2 SIMD浮点指令所产生的异常处理程序的编写方法。

#### 1.4 IA-32 架构概况 软件开发人员手册,卷 2: 指令集参考

IA-32架构软件开发人员手册 卷2的内容如下:

第1章-关于本手册 介绍IA-32 intel 架构软件开发人员手册的三卷的内容,也描述了这些手册中使用的符号约定与intel相关的手册和文档的列表,这些主要是针对于程序员和硬



件设计人员。

**第2章-指令格式** 描述所有IA-32指令在机器级的格式,并给出了允许的前缀编码,操作数标识符字节(ModR/M字节),和寻址方式字节(SIB字节),以及转移和立即数字节

第3章-指令集参考详细地逐条描述了IA-32指令,包括操作的规则描述、对各标志的影响、对操作数和地址字节属性的影响以及可能产生的异常。这些指令是按照字母顺序进行排列的。FPU和MMX指令都包括在这一章中。

**附录A─操作码映射** 给出了IA-32指令的操作码映射

附录 B-指令格式和编码-给出了每条 IA-32 指令的二进制编码格式

#### 1.5. 符号惯例

本手册对数据结构格式使用了特定的符号,对于指令的助记符,十六进制和二进制数字的表示也是如此,了解这些惯例就很容易阅读本手册。

#### 1.5.1. 位和字节顺序

在内存数据结构的示意图中,低地址部分位于图的底部,地址朝上增大。位的位置是从右至左进行排列的。一个给定位所代表的数值等于2的这个位的位置的幂。IA-32处理器是"小结尾"(little-endian),这意味着一个字(共两个字节)的字节是从最低位开始的,图1-1说明这种惯例:




图 1-1 位与字节排列顺序

#### 1.5.2. 保留位与软件兼容

在许多寄存器和内存布局描述中,某些位标记为"保留"(Reserved),当有位标记为"保留"时,说明这些位是为将来处理器兼容而设的,软件在处理这些位时,要好比它将来要有某个值,虽然现在还不知道。修改保留位的后果并不能仅仅认为是未定义的,而是不可预测的。软件在涉及保留位时,应该遵守以下规定

- 在测试寄存器是否包含某些位时,不要依赖于任何保留位,在测试之前应该把这些位 屏蔽掉
- 当把保存到内存或者保存到寄存器时,不要依赖于任何保留位



- 不要依赖干保留位保存信息的能力
- 当装载一个寄存器时,文档中如果对保留位的值有要求,就一定要装载这些值,或者 就重新装载以前从同一寄存器读出的值

#### 注意

要避免软件依赖于IA-32中的保留位的状态,依赖于保留位将会导致软件就相当于依赖了一种不可预测的方式,这是由处理器处理这些位时的方式决定的。那些依赖于保留位的软件有可能与将来的处理器不兼容。

#### 1.5.3 指令操作数

当用字符来代表指令时,使用了 IA-32 汇编语言的一个子集,在这个子集中指令遵循以下格式:

标签(label): 助记参数 1、参数 2、参数 3 这里:

- 标签(label)是标识符,后面紧跟着一个冒号
- 助记符是与指令有着相同功能的保留字
- 参数 1、参数 2、参数 3 是可选的,根指令的不同可能有 0-3 个参数,有参数时,它或 采用文字或采用标识符来代表数据项。参数标识符或是寄存器保留字或是其它程序中 声明的被赋值的数据项(本例中没有这部分说明)。

当算术或逻辑指令有两个操作数时,右边的操作数是源操作数,左边的是目的操作数。 例如:

LOADREG: MOV EAX, SUBTOTAL

在本例中 LOADREG 是一个标签,MOV 是指令助记符,EAX 是目的操作数,SUBTOTAL 是源操作数,在有些汇编语言中这个顺序正好相反。

#### 1.5.4.十六进制和二进制数

基16数字(十六进制)是用十六进制数字表示的,后面跟有一个字母H(比如F82EH),一个十六进制数字是下面字母中的一个

0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、和F.

基2数字(二进制)是用1和0的数字串来表示的,有时后面跟有一个字母B(比如 1010B),这

个"B"只在可能会引起混淆的情况下使用。

#### 1.5.5.分段寻址

处理器是按字节编址的,这意味着内存是按照着字节顺序进行组织和访问的,在访问一个或多个字节时,用字节地址进行定位它(们)在内存中的位置,内存可以被访问的范围就叫作寻址空间。

处理器也支持分段寻址。这种寻址方式是指程序可以有多个独立的寻址空间,叫作段,比如一个程序可以把它的指令和堆栈分别保存在独立的段中。代码地址总是指向代码段,堆 栈地址总是指向栈空间。当访问段中的地址中,采用下面的方式:

段寄存器: 字节地址

例如:下面的段地址代表DS寄存器指向的段中的FF79H地址

DS: FF79H

下面段地址代表代码段中的代码地址。CS寄存器指向代码段,EIP寄存器包含着指令地址。CS:EIP

#### 1.5.6. 异常

异常通常是指由指令引起的错误事件,例如除0就会引起一个异常。然而有些异常,比如断点,在其它条件下出现。有些类型的异常可能会有错误代码,该代码包含了关于这个错误的额外信息。下面是一个异常和错误代码的表示方法:

#PF(错误代码)

这个例子是一个缺页异常,这时的错误代码叫做错误类型。在某些条件下,产生错误代码的异常可能不会提供准确的代码,在这种情况下,错误代码就是0,就像下面的通用保护异常

#GP(0)

对异常表示方法和相应的描述,请参看第5章,中断和异常处理。



## 1.6. 相关文献

与IA-32处理器相关的文献资料在下面的intel网站上:

http://developer.intel.com/design/processors/

这个站点列出的有些文档可以在线察看,有些可以在线订购。

文献资料是根据 intel 处理器和下面的类型列出的,即应用程序注意事项,数据表格、手册、论文和更新说明。

下面的文献可能会有用:

特定的 IA-32 处理器的数据表格

特定的 IA-32 处理器的更新说明

AP-485, Intel 处理器标识和 CPUID 指令, 订购号: 241618

Intel® Pentium® 4 and Intel® Xeon™处理器优化参考手册 订购号 248966

# 第2章 系统架构概况



IA-32架构(从Intel386处理器系列开始)为操作系统提供了广泛的支持。这些支持是IA-32系统级架构的一部分,包括下面的几个部分:

- 内存管理
- 软件模块保护
- 多任务
- 异常和中断处理
- 多处理器技术
- 高速缓存管理
- 硬件资源和电源管理
- 调试和性能监测

本章对IA-32系统架构提供了一个简要的介绍,在以后的几个章节中,分别对每个部分进行详细说明。这一章也描述了用来建立和控制系统的系统寄存器,并给出了处理器系统级(操作系统)指令的简要说明。IA-32系统级的架构特点只被系统开发人员使用,应用程序开发人员可能需要阅读这一章和下一章,在下一章中描述了架构特点的用法。这样便于理解系统开发人员对硬件的使用,以及通过这些使用为应用程序创建的安全可靠的环境。

注意:

这个概况和本书余下的部分主要集中介绍了IA-32的"原生"或者说是保护模式下操作。如第9章处理器管理和初使化一章所述,所有IA-32处理器在上电或者重启后首先进入实模式下,必须由软件进行由实模式到保护模式下的切换。

#### 2.1.系统级架构概况

IA-32 系统级架构是由寄存器、数据结构和指令组成,这些指令是用来支持系统级操作的,比如内存管理、中断处理、任务管理和多处理器控制(多处理器技术)。图 2.1 给出了一个系统寄存器和数据结构的概况。




图2-1 IA-32系统级寄存器和数据结构



#### 2.1.1.全局和局部描述符表

在保护模式下操作时,所有的内存访问要么通过全局描述符表(GDT)要么通过局部(可选)描述符表(LDT),如图 2-1 所示。在这些描述符表里是段描述符,段描述符里包含了段的基地址、访问特权、类型和用法信息。每个段描述符都有一个与之相关的段选择符。段选择符包含了 GDT 或 LDT(与它相关的段描述符)里的一个索引、一个全局/局部标志(决定段选择符是指向 GDT 还是指向 LDT)和访问特权等信息。要想访问段中的内容,必须同时提供段选择符和偏移地址,段选择符为段(在 GDT 或者 LDT 中)的描述符提供了一个访问途径。对于段描述符,处理器包含了线性地址空间里的基地址,偏移量确定了相对于基地址的字节地址。如果在处理器运行的当前特权级(CPL-Current Privilege Level)上可以访问段的话(CPL 被定义为当前执行代码段的保护级),那么就可以通过这种机制来访问在 GDT 或 LDT中的各种合法代码、数据或者堆栈段。

在图 2-1 中实心箭头代表线性地址,虚线箭头代表段选择符,点划线箭头代表物理地址。 为了便于描述,许多段选择符被简化成直接指向段。然而实际上从段选择符到相应的段都 是通过 GDT 或者 LDT。GDT 的线性地址是在 GDT 寄存器中(GDTR),LDT 线性地址是在 LDT 寄存器中(LDTR)。

#### 2.1.2. 系统段, 段描述符和门

除了代码、数据和堆栈段是构成程序运行环境之外,系统架构还定义了两个系统段:任务 状态段(TSS)和LDT。(GDT不被看作段因为它不能通过段选择符和段描述符访问)。这些段类 型都有一个专门为它们定义的描述符。

系统架构也定义了一套称为门的描述符(调用门、中断门、陷阱门和任务门),这些门提供了一种访问运行在不同于应用程序特权级的系统过程和处理程序的方法。例如一个对调用门的调用可以访问与当前代码段特权相同或者数字更低(特权更高)的代码段中的过程。通过调用门访问,调用程序必须提供调用门的选择符。执行访问特权检查的处理器比较调用门的特权和调用门指向的目的代码的 CPL。如果允许访问,处理器从调用门得到目标代码段的选择符和偏移地址。如果调用需要进行特权级的改变,处理器也切换到那个级别的堆栈(新堆栈的段选择符是通过当前运行任务的 TSS 获得的)。调用门也使得 16 位和 32 位之间的转换变得更加容易,反之亦然。

#### 2.1.3. 任务状态段和任务门

TSS (如图 2-1) 定义了任务执行环境的状态。这些状态包括通用寄存器、段寄存器、EFLAGS 寄存器、EIP 寄存器和段选择符以及三个堆栈段 (特权 0、1、2 各一个堆栈) 的指针的状态。它也包括了与任务相应的 LDT 的选择符和页表的基地址。

所有运行在保护模式下程序,都是一个称作当前任务的上下文中进行的。当前任务的 TSS 的段选择符保存在任务寄存器中。切换到一个任务的最简单的方法是进行 CALL 或 JMP 到那个任务中。新任务的 TSS 的段选择符是通过 CALL 或 JMP 指令给出。在进行任务切换时,处理器按照下面的次序进行:

- 1. 保存当前 TSS 中当前任务的状态
- 2. 装载新任务段选择符的任务寄存器
- 3. 通过 GDT 中段选择符访问新的 TSS
- 4. 将新 TSS 中新任务的状态装载到通用寄存器、段寄存器、LDTR、控制寄存器 CR3(页表基地址)、EFLAGS 寄存器和 EIP 寄存器。
- 5. 开始执行新任务

任务也可以通过任务门访,任务门与调用门很相似,除了它是提供(通过选择符)对 TSS 而不是对代码段的访问。

### 2.1.4 中断和异常处理

外部中断、软件中断和异常是通过中断描述符表(IDT)处理的,如图2-1。IDT包含了访问中断和异常处理程序的门描述表的集合。像GDT一样,IDT不是一个段,IDT的线性基地址包含在IDT寄存器中(IDTR)。IDT中的门描述符包括有中断-、陷阱-、或任务门类型。在运行中断或异常处理程序时,处理器必须先从内部硬件、外部中断控制器、或通过执行INT,INTO,INT 3或BOUND指令的软件中断中接到一个中断向量(中断数字)。中断向量包含了IDT中的门描述符的索引。如果选中的门描述符是一个中断门或者陷阱门,相应的处理程序是通过非常类似于通过调用门调用过程了。如果描述符是一个任务门,处理程序是通过任务切换进行的。



#### 2.1.5 内存管理

系统架构支持直接物理地址内存或者虚拟内存(通过分页)。当用直接物理地址时,线性地址就是物理地址,当使用分页时,所有代码、堆栈、系统段、GDT、IDT都可以将最近访问过页驻留在内存中而进行分页。页(在IA-32架构有时被称作页框)在物理内存中的位置保存在两个类型的系统数据结构中(页目录和页表),这两个数据结构都保存物理内存中(如图2-1)。页目录包含有页表的物理地址、访问特权、内存管理信息,页表中包含有页框的物理地址、访问特权和内存管理信息。页目录的基地址保存在控制寄存器CR3中。为使用分页机制,一个线性地址被分为三个部分:页目录、页表和页框中的偏移量。一个系统可以有一个或者多个页目录,比如每个任务都可以有自己的页目录。

#### 2.1.6. 系统寄存器

为了有助于初使化处理器及控制系统的运行,架构在EFLAGES寄存器内提供了系统标志和几个系统寄存器:

- EFLAGES寄存器内的系统标志和IOPL域,控制着任务和模式切换、中断处理、指令跟踪和访问特权。2.3节的"系统标志和EFLAGES寄存器的域"对这些标志有详细的描述。
- 控制寄存器(CR0、CR2、CR4)包含了若干标志和数据域用于控制系统级的操作。这些寄存器内的其它标志指明了操作系统对处理器的兼容。2.5节"控制寄存器"有这些标志的描述。
- 调试寄存器(图2-1内没有列出)允许在调试软件和系统软件内设置断点。第15章"调试和性能监测"有对这些寄存器的描述。
- GDTR、LDTR和IDTR寄存器内包含了各个表的线性地址和尺寸(界限)。2.4节"内存管理寄存器"有对这些寄存器的描述。
- 任务寄存器包含了当前任务的TSS的线性地址和界限。2.4节"内存管理寄存器"有对 这些寄存器的描述。
- 模式相关的寄存器(图2-1内没有列出)

模式相关寄存器(MSRs)是一组主要用于操作系统的寄存器(也就是代码运行在0级特权下)。 这些寄存器控制着如调试扩展、性能监测计数器、机器检测架构和内存类型范围 (MTRRs) 这些寄存器的个数和功能,在IA-32架构系列的处理器中的各处理器各有不同。9.4节"模 式相关寄存器(MSRs)", MSRs更详细的信息在附录B"模式相关寄存器(MSRs)"中, 那儿列出了完整的MSRs。

大多数的系统都限制应用程序访问所有的系统寄存器(而不是 EFLAGES 寄存器)。然而系统 也可以设计成所有程序均运行在最高特权(0级)上,在这种情况下应用程序可以修改所 有系统寄存器。

#### 2.1.7 其它系统资源

除了前几节介绍的系统寄存器和数据结构,系统架构还提供了下面的资源:

- 操作系统指令(参看2.6节"系统指令总汇")
- 性能监测计数器(图2-1没有列出)
- 内部高速缓存和缓冲区(图2-1没有列出)

性能监测计数器是事件计数器,它可以编程用来记录诸如指令解码个数、接收的中断个数或者高速缓存装载次数等。15.8节"性能监测概况"对这些计数器进行了详细的讨论。

处理器提供几个内部高速缓存和缓冲区,这些高速缓存用来保存数据和指令,缓冲区用来保存比如解码的系统地址和应用程序段以及等待的写操作等。第10章"内存高速缓存控制"详细讨论了处理器的高速缓存和缓冲区。

#### 2.2.运行模式

**保护模式** 保护模式是处理器的原生模式,在该模式下,涵盖了处理器所有的特点和指令,有着最好的性能。对所有新应用程序和操作系统推荐使用该模式。

**实模式** 这个模式提供了intel8086的编程模式和一些扩展(比如切换到保护模式或系统管理模式)

**系统管理模式(SMM)**系统管理模式(SMM)在所有的IA-32体系中是一个标准的架构特征,它首先在intel 386SL处理器中出现。这种模式为操作系统实现电源和OEM专有特征提供的一种透明的机制。SMM模式是通过激活外部系统中断针(SMI#)而进入的,激活产生了一个系统中断(SMI)。在SMM中处理器先保存好当前运行的程序和任务的上下文,然后切换到一个单独的地址空间,从SMM返回后处理器再返回SMI之前的状态。

**虚拟 8086 模式** 在保护模式中,处理器提供了一种准模式叫作虚拟 8086 模式。这种模式 允许在多任务的保护模式下处理执行 8086 程序。






图2-2 处理器运行模式之间的转换

处理器在上电或重启后自动进入到实模式,控制寄存器 CR0 中的 PE 标志控制着处理是在实模式下还是在保护模式下(2.5节"控制寄存器")。9.9节"模式切换"详细介绍了实模式和保护模式之间的切换。EFLAGES 寄存器中的 VM 标志决定了处理器是在保护模式下还是在虚拟 8086 模式下,保护模式和虚拟 8086 模式之间的切换是作为任务切换或从中断和异常处理程序返回的一部分(参见 16.2.5.节"进入虚拟 8086 模式")。

不论处理器是处在实模式还是处在保护模式、虚拟 8086 模式下,只要接收到 SMI 它就切换到 SMM 模式,执行完 RSM 指令,处理器再返回进入 SMI 模式之前的模式。

#### 2.3.EFLAGES 寄存器中的系统标志和域

EFLAGES中的系统标志和IOPL域用于控制I/0、可屏蔽硬件中断、调试、任务切换和虚拟8086模式(见图2-3)。只有特权代码(通常是操作系统代码)可以修改这些位,系统标志和IOPL的作用如下:

TF 陷阱(第8位)置1是调试状态下的单步执行,置0是禁用单步执行。在单步执行模式下处理器在每条指令后产生一个调试异常,这样在每条指令执行后都可以查看执行程序的状态。如果程序用POPF、POPFD或者IRET指令修改TF标志,那么调试异常就在执行POPF、POPFD或者IRET指令后产生。




图2-3 EFLAGES寄存器中的系统标志

- IF 中断允许(位9) 控制着处理器对可屏蔽硬件中断(见5.3.2.节"可屏蔽硬件中断") 请求的响应。置1是响应可屏蔽硬件中断,置0为禁止响应可屏蔽硬件中断,IF标志并不影响异常和不可屏蔽中断(NMI)的产生。控制寄存器CR4中的CPL、IOPL和VME标志决定着IF标志是可否可以由指令CLI、STTI、POPF、POPFD和IRET修改。
- IOPL I/0特权域(位12和位13)指出当前程序或任务的I/0特权级别。当前程序或任务的CPL必须小于或等于IOPL才可以访问I/0地址空间。当运行在0级特权时,该域只能由的POPF和IRET指令修改。参见第12章 输入/输出 IA-32inte1架构软件开发人员手册,卷1里有对IOPL和I/0操作之间的关系详细的介绍。当虚拟模式扩展起作用时(控制寄存器CR4中的VME置位时),IOPL也是控制IF标志的修改以及控制虚拟8086模式下中断的处理方式的机制之一。
- NT 嵌套任务(位14)控制被中断和被调用的任务的链接。处理器在调用一个由CALL 指令、中断或者异常触发的任务时设置该位。当任务因调用IRET指令而返回时,处理器检测并修改该位。该标志可以由POPF/POPFD指令直接置位或清零,然而在应用程序中修改该标志的状态会产生不可预料的异常。参见6.4节"任务链"对嵌套任务的详细描述。
- RF 恢复(位16)控制着处理器对断点指令条件的响应。当置1时,该标志可以临时禁用由于指令断点而产生调试异常(#DE),但是其它的异常条件仍可以产生异常。置0时指令断点产生调试异常。



RF标志的主要功能是重新执行由指令断点而引发的调试异常后面的指令。调试器软件必须在程序调用IRET指令返回之前,将栈中的EFLAGES映象该位置为1,以阻止指令断点产生另外的调试异常。在返回到已成功执行的指令之后,处理器会自动地将该位清零,从而可以继续产生指令断点。

参见15.3.1.1."指令断点异常条件"有对该标志用法的详细介绍。

- VM 虚拟8086模式(位17)置1进入虚拟8086模式,置0返回保护模式。参见16.2.1.节 "启用虚拟8086模式"里对该标志切换到虚拟8086模式的详细介绍。
- AC 对齐检查(位18)。将该位置1的同时,将控制寄存器中CR0中的AM标志置1就启用了对内存引用的对齐检查。将AC标志和/或AM标志清零就禁用了对齐检查。当引用一个没有对齐的操作数时,将会产生一个对齐检查的异常,比如在奇地址引用一个字地址或在不是4的倍数的地址引用一个双字地址。对齐检查异常只在用户模式(3级特权)下产生。默认特权为0的内存引用,比如段描述表的装载,并不产生这个异常,虽然它在用户模式会产生。对齐检查异常可以用于检查数据的对齐,这对于当和其它处理器交换数据时是有用的,交换数据需要所有数据对齐。对齐检查异常也可以被解释程序用来将某些指针标记不对齐从而成为特殊指针,这样就减轻了对每个指针进行对齐检查的负担,只要对使用的特殊指针进行就可以了。
- **VIF 虚拟中断(位19)**包含了一个 IF 标志的虚拟映象。这个标志是和 VIP 标志一起使用的。当控制寄存器 CR4 中的 VME 或者 PVI 标志置为 1 且 IOPL 小于 3 时,处理器只识别 VIF 标志(VME 标志用来启用虚拟 8086 模式扩展, PVI 标志启用保护模式下的虚拟中断)。

参见16.3.3.5.节"方法6:软件中断处理"和16.4节"保护模式虚拟中断"关于本标志的详细信息。

- **VIP 虚拟中断等待**(pending)(位20)由软件置1表明有一个中断是正在等待被处理,置 0表明没有等待处理的中断,该标志和VIF一起使用。处理器读取该标志但从来不修 改它,当VME标志或者控制寄存器CR4中的PVI标志置1且I0PL小于3时,处理器只识别 VIP标志。(VME标志启用虚拟8086模式扩展,PVI标志启用保护模式虚拟中断)。 参见16.3.3.5 "方法6:软件中断处理"和16.4节"保护模式虚拟中断"关于本标志的详细信息。
- ID 识别(位21)软件置1或0表明是否支持CPUID指令

#### 2.4.内存管理寄存器

处理器提供了4个内存管理寄存器(GDTR、LDTR、IDTR和TR),这些寄存器指明了那些控制分段内存的数据结构的位置(如图2.4)有专门的指令来装载和保存这些寄存器。



图2-4 内存管理寄存器

#### 2.4.1.全局描述符表寄存器(GDTR)

GDTR寄存器保存了GDT的32位基地址和16位表界限。基地址是指GDT的0字节的线性地址,表界限是指表中的字节个数。LGDT和SGDT指令是用来分别装载和保存GDTR寄存器的。处理器一上电或复位,基地址就被设为缺省的0,表界限设为FFFFH。对于保护模式的操作,作为处理器初使化过程的一部分,一个新的基地址必须装入GDTR。参看3.5.1节"段描述符表"关于基地址和界限域的详细说明。

#### 2.4.2 局部描述符表寄存器(LDTR)

LDTR寄存器保存了16位段选择符、32位基地址、16位段界限和LDT描述符属性。基地址是指LDT段的0字节的线性地址,段界限是指段中的字节个数。参见3.5.1"段描述符表"对于基地址和界限域的详细说明。LLDT和SLDT指令是专门分别用来装载和保存LDTR寄存器段选择符那部分的。包含LDT的段必须在GDT中有一个段描述符。当LLDT指令装载一个LDTR中的段选择符时,LDT描述符的基地址、界限和描述符属性就自动装载到LDTR中。当进行任务切换时,LDTR就会自动被装载连同新任务的段选择符和描述符。在写新的LDT信息到寄存器前,LDTR的内容前并不会自动的保存。处理器一上电或复位,段选择符和基地址都被设缺省的0,



界限被设为FFFFH

#### 2.4.3 IDTR 中断描述符表寄存器

IDTR寄存器保存了IDT的32位基地址和16位表界限。基地址是指IDT的字节0的线性地址,表界限是指表中的字节个数。LIDT和SIDT是专门分别用来装载和保存IDTR寄存器的指令。处理器一上电或复位,基地址就被设为缺省的0,界限就被设为FFFFH。作为处理器初使化过程的一部分,寄存器中的基地址和界限可以改变。参见5.10"中断描述符表(IDTR)"关于基地址和限域的详细说明。

#### 2.4.4.任务寄存器(TR)

任务寄存器保存着16位的段选择符,32位基地址,16位段界限和当前任务的TSS描述符属性。它引用GDT中的TSS描述符。基地址指明TSS中的0字节的线性地址,段界限指明TSS中的字节个数。(参见6.2.3.节"任务寄存器"有关于任务寄存器的详细描述)

LTR 和 STR 指令是分别用来装载和保存任务寄存器段选择符部分的。当用 LTR 装载一个任务寄存器中的段选择符时,基地址、界限和 TSS 描述符都被自动的装载到任务寄存器。处理器上电或复位后,基地址设成默认的 0,界限被设成 FFFFH。进行任务切换时,任务寄存器就自动装载新任务的段选择符和 TSS 描述符。在往任务寄存器写新的内容时,任务寄存器并不会自动保存。

#### 2.5 控制寄存器

控制寄存器(CR0、CR1、CR2、CR3和CR4见图2-5)决定了处理器的运行模式和当前正 在执行的任务的特征,具体如下:

CRO-包含系统控制标志,这些标志控制着处理器的运行模式和状态。

CR1一保留

CR2-包含缺页的线性地址(引起缺页的线性地址)




图2-5. 控制寄存器

CR3-包含了页目录的基地址和二个标志(PCD和PWT)。该寄存器也被称为页目录基地址寄存器(PDBR)。页目录基地址只有高20位确定,低12位是0,所以页目录地址必须是页边界对齐的(4K字节)。PCD和PWT标志控制着页目录在处理器内部数据缓冲区的缓存(它们不控制TLB页目录信息的缓存)。当使用物理地址扩展时,CR3寄存器包含了页目录指针表的基地址(见3.8节"使用PAE分页机制实现36位物理地址")。

CR4一包含了一组标志,这些标志启用了架构方面的几个扩展,并指明了系统对某些处理器支持的能力。这个控制寄存器可以通过用MOV指令"从寄存器读或者写到寄存器"的方式进行读取或者装载(修改)。在保护模式下,MOV指令允许读取或者装载控制寄存器(在0级特权下)。这个限制意味着应用程序或者操作系统过程(运行在1、2、3级特权下)不能读取或者装载控制寄存器。装载控制寄存器时,保留位应该保持以前读取的值。

控制寄存器中标志的作用如下:

PG 分页(CR0的31位)置1启用分页,置0不启用分页。当禁用分页时,所有的线性地址都可以当作物理地址对待。如果PE标志(CR0中位0)没有置1,PG标志将不起作



用,实际上,如果在PE标志为0的情况下,将PG标志置1会产生一个一般保护异常(#GP)。见3.6节"分页(虚拟内存)概况"对处理器分页机制的详细说明。

- CD 禁用高速缓存(CR0的位30)当CD和NW标志为0时,处理器中内部(和外部)内存位置的高速缓存将启用。当CD标志置1时,高速缓存将会被禁用,如表10-5所示。为阻止处理器访问和修改它的高速缓存,必须将CD标志置1并且使缓存失效,这样就不会命中高速缓存了(见10.5.3节"阻止高速缓存")见10.5节"高速缓存控制"对于选中的页或者内存位置的高速缓存限制的详细描述
- NW 不直写(CRO位29)当NW和CD标志都置0时,回写(即write-back,主要是对 Pentium 4、Intel Xeon、P6系列、和Pentium处理器而言)或直写(即write-through,对 Intel486处理器而言)被用来写命中缓存时的数据,并且启用失效循环。表10-5 详细介绍了NW标志在高速缓存方面对CD和NW设置的影响。
- AM 对齐屏蔽 (CRO的位18) 置1时启用自动对齐检查,置0时禁用对齐检查。对齐检查 只有在AM标志、EFLAGES中的AC标志置1时并且CPL是3、处理器运行在保护模式下或 者虚拟8086方式下才进行,
- WP 写保护(CRO的位16)置1时禁止管理级的过程往用户级只读页中写,置0时允许管理级的过程往用户级只读页中写。这个标志是用来在创建(forking)一个新进程时实现写拷贝(COW-copy on write),在UNIX操作系统中就是如此。
- NE 数值错误(CRO中的位5)置1时启用原生的(内部的)x87FPU错误报告机制,置0时启用类PC的x87FPU错误报告机制。当NE标志置0且检查(ASSERT)IGNNE#输入时,一个未屏蔽处理的x87FPU错误,会引起处理器检查FERR#针来产生一个外部中断,并且在执行下一条等待浮点指令或WAIT/FWAIT指令之前,立即停止指令的执行。FERR#针是用来驱动输入到外部中断控制器的(FERR#模拟intel 287和intel387DX数学处理器的ERROR#针的)。NE标志、IGNNE#针和FERR#针和外部逻辑一起被用来实现类PC的错误报告机制的(参见第8章"软件异常处理"和卷1中的附录D中关于x87 FPU错误报告机制,以及当FERR#针在被检查(ASSERT)时,具体实现所依赖的东西)。
- **ET** 扩展类型 (CRO的位4) 在Pentium 4、Intel Xeon、P6系列、和Pentium 处理器中为保留位,被硬编码为1。在intel 386和intel486处理器中,这个标志置1表示对intel 387DX数学协处理器指令的支持。

- TS 任务切换(CRO的位3)允许当一个任务切换延迟至x87 FPU、MMX、SSE或SSE指令被新任务执行时,保存x87 FPU,MMX,SSE和SSE2的上下文。处理器在每次任务切换时设置该位,并且当执行x87 FPU,MMX,SSE和SSE2指令时测试该位。
  - 如果TS标志置1并且EM标志 (CRO的位2) 置0时,那么在x87 FPU、MMX、SSE和 SSE2指令执行前,"设备不可使用"异常 (#NM) 会产生,但是这些指令并 不包括PAUSE、PREFETCHA、SFENCE、LFENCE、MFENCE、MOVNTI和CLFLUSH指令。 (参见WAIT/FWAIT指令下的相关叙述)
  - 如果TS标志置1并且MP标志(CRO的位1)和EM标志都置0时,那么在执行x87 FPU WAIT/FWAIT指令之前#NM异常并不会产生。
  - 如果EM标志置1,TS标志的值对x87 FPU、MMX、SSE和SSE2指令的执行就没有什么影响。

表2-1列出了处理器遇到x87 FPU指令时,根据TS、EM、MP标志的值所作出的不同反应。表11-1和12-1列出了处理器分别遇到MMX和/或SSE或SSE2指令时,所作出的反应。

处理器在进行任务切换时并不会自动保存x87 FPU、XMM、和MXCSR寄存器的内容。相反地处理器将TS标志置为1,这样在新任务的指令流中,无论处理器何时遇到x87 FPU、MMX、SSE或SSE2 指令(前面列出的指令除外),就会引起#NM异常。

#NM异常处理程序可以用来清除TS标志(用CLTS指令)并且保存x87 FPU、XMM的上下文和MXCSR寄存器。如果任务从未遇到x87 FPU、MMX、SSE或者SSE2指令,那么x87 FPU、MMX、SSE和SSE2的上下文就从不保存。

表 2-1 根据 EM、 MP and TS 不同组合, x87 FPU 指令动作

CR0标志			X87指令类型	
EM	MP	TS	浮点	WAIT/FWAIT
0	0	0	执行	执行
0	0	1	#NM异常	执行
0	1	0	执行	执行
0	1	1	#NM异常	#NM异常
1	0	0	#NM异常	执行
1	0	1	#NM异常	执行
1	1	0	#NM异常	执行
1	1	1	#NM异常	#M异常



EM 仿真(CRO的位2)置1时表明处理器没有内部或者外部的x87 FPU,置0时表明有x87 FPU。这个标志也影响MMX、SSE和SSE2指令的执行。当EM为1时x87指令的执行会产生一个"设备不可使用"的异常(#NM)。当处理器没有x87 FPU或者没有连接到外部数学协处理器时,必须将该位置为1。设置该位将强制所有的浮点指令由软件仿真。表9-2根据IA-32处理器和x87 FPU或者系统中有的数学协处理器,列出了该标志的推荐值。表2-1列出了EM、MP和TS标志的相互影响。另外当EM标志为1时,执行MMX指令将会产生个非法操作码的异常(#ND)(见表11-1)。所以如果IA-32处理器要想利用MMX技术,EM标志必须设置为0以便于MMX指令的执行。对于SSE和SSE2扩展也是一样,当EM为1时,大多数SSE和SSE2指令的执行都会产生一个非法操作码异常(#UD)(见表12-1)。所以如果IA-32处理器要想利用SSE和SSE2扩展,EM就必须置为0以便于运行这些指令。不受EM的值影响的SSE和SSE2指令有PAUSE、REFETCHA、SFENCE、LFENCE、MFENCE、MOVNTI和CLFLUSH指令。

MP 监测协处理器(CRO的位1)控制WAIT(或者FWAIT)指令与TS标志(CRO的位3)的相互作用。如果MP标志是1,WAIT指令将会"设备不可使用"的异常(#NM)如果TS标志是1。如果MP标志是0,WAIT指令就会忽略TS标志的值。表9-2列出了这个标志的推荐设置,这些设置是根据IA-32处理器和系统中是否有x87 FPU或协处理器而进行的。表2-1列出了MP、EM和TS标志的相互作用。

PE 启用保护模式 (CRO的位0) 置1时启用保护模式,置0时启用实模式。这个标志并不直接启用分页机制。它只是启用了段级保护。要是启用分页机制,必须将PE和PG标志都设为1。参见9.9节"模式切换"中利用PE标志在实模式与保护模式之间进行切换。

PCD 禁用页级缓存(CR3的位4)控制当前页目录是否缓存。置1时禁止页目录缓存,置0启用页目录缓存。这个标志只影响处理器内部缓存(L1和L2都存在的情况下)。如果没有启用分页机制(CR0中的PG标志置0)或者CR0中的CD(禁用缓存)标志置0,处理器将忽略这个标志。第10章内存缓存控制中有关于这个标志的详细说明。参见3.7.6节"页目录和页表项"对PCD标志在页目录和页表项协作的详细信息。

**PWT 页级透明写(CR3中的位3)** 控制着当页目录的直写或回写的缓存机制。如果PWT标志置1,则用直写,置0启用回写缓存。这个标志只影响内部缓存(在L1和L2都存在的情况下),如果没有启用分页机制(CR0中的PG标志为0)或者CR0中的CD(禁用

缓存)标志为1,处理器将忽略这个标志。参见10.5节"缓存控制"中对这个标志的详细介绍。参见3.7.6节"页目录页表项" 对PCD标志在页目录和页表项协作的详细信息。

- **WME 虚拟8086模式扩展(CR4中的位0)**置1时则在虚拟8086模式下,启用中断和异常处理扩展。置0时禁用扩展功能。虚拟模式扩展的应用是通过减少虚拟8086监控程序对8086程序执行过程中出现的中断和异常的处理,并且重定向中断和异常到8086程序的处理程序,从而改进虚拟8086模式下应用程序的性能。对于虚拟中断标志(VIF)它也提供了硬件支持来改进在多任务及多处理器环境下执行8086程序的可靠性。参见16.3"虚拟8086模式下的中断和异常处理"中对这一特征使用方法的详细论述。
- PVI 保护模式下的虚拟中断(CR4中的位1)置1时对于虚拟中断标志(VIF)在保护模式下启用硬件支持,置0时在保护模式下禁用VIF标志。参见16.4"保护模式下虚拟中断"中对这一特征用法的详细论述。
- TSD 禁用时间戳(CR4中的位2)。置1时将限制运行在0级特权下的程序执行RDTSC指令。 置0时则允许任何特权程序执行这一指令。
- DE 调试扩展功能 (CR4的位3) 置1时,对调试寄存器DR4和DR5的引用会引起一个未定义的操作码 (#UD) 异常;置0时为了与运行在早期IA-32处理器上面的程序兼容,处理器会混淆对DR4和DR5的引用。参见15. 2. 2节"调试寄存器DR4和DR5"中对这一标志的详细说明。
- PSE 页尺寸扩展(CR4中的位4)置1时页大小为4M字节,置0时页大小为4K字节。参见 3.6.1节"页选项"中对这个标志用法的介绍。
- PAE **物理地址扩展(CR4中的位5)**置1时启用分页机制来引用36位物理地址;置0时只可引用32位地址。参见3.8节"用PAE分页机制实现36位物理地址访问"中对物理地址扩展的详细说明。
- MCE 启用机器检测(CR4中的位6)置1时启用机器检测(machine-check)异常,置0时禁用机器检测异常。参见第14章"机器检查架构"中对机器检查异常和机器检查架构的详细说明。
- PGE 启用全局页(CR4中的位7)(在P6系列处理器中引入)置1时启用全局页,置0时禁用 全局页。全局页这一特征能够使那些经常被使用或共享的页对所有的用户标志为全



局的(通过页目录或者页表项中的第8位-全局标志来实现)。在任务切换或者往CR3 寄存器写时,全局页并不从TLB中刷新。当启用全局页这一特征时,在设置PGE标志之前,必须先启用分页机制(通过设置CR0中的PG标志)。如果将这个顺序颠倒了,可能会影响程序的正确性以及处理器的性能会受损。参见3.11节"转换查找缓冲区TLB"中对这一位的详细使用。

- PCE **启用性能监测计数器 (CR4中的位8)** 置1时,允许RDPMC指令执行,不论程序运行哪个特权级别。置0时RDPMC指令只能运行在0级特权上。
- OSFXSR 操作系统对FXSAVE和FXRSTOR指令的支持(CR4中的位9)置1时,这一标志具有下列功能:(1)表明操作系统支持FXSAVE和FXRSTOR指令(2)启用FXSAVE和FXRSTOR指令来保存和恢复XMM和MXCSR寄存器连同x87 FPU和MMX寄存器的内容(3)允许处理器执行除了PAUSE、PREFETCHh、SFENCE、LFENCE,MFENCE、MOVNTI和CLFLUSH指令之外的任何SSE和SSE2指令。如果这一标志置0,则FXSAVE和FXRSTOR指令保存和恢复x87 FPU和MMX寄存器的内容,但可能不保存和恢复XMM和MXCSR寄存器的内容。另外,如果这一标志置0,当处理器企图执行除了PAUSE、PREFETCH,SFENCE、LFENCE、MFENCE、MOVNTI和CLFLUSH指令之外的任何SSE和SSE2指令时,都将会产生一个非法操作码异常(#UD),操作系统必须正确地设置这一标志。

#### 注意:

CPUID特征标志FXSR、SSE和SSE2(位24、25、26)分别表示在特定的IA-32处理器上,是否具有FXSAVE/FXRESTOR指令,SSE扩展以及SSE2扩展。OSFXSR位则为操作系统启用这些特征提供了途径以及并指明了操作系统是否支持这些特征。

#### **OSXMMEXCPT**

操作系统支持未屏蔽的SIMD浮点异常(CR4中的位10),表明操作系统通过异常处理程序支持非屏蔽的SIMD浮点异常的处理,该异常处理程序在SIMD浮点异常产生时被调用。操作系统必须正确的设置这一标志,如果这一标志没有设置,当处理器检测到非屏蔽SIMD浮点异常时,将会产生一个非法操作码异常(#UD)

#### 2.5.1 CPUID 识别控制寄存器标志

控制寄存器 CR4 中的 VME、PVI、TSD、DE、PSE、PAE、MCE、PGE、PCE、OSFXSR 和 OSXMMEXCPT 都是与模式相关的。所有的这些标志(除了 PCE 标志)在使用之前都可以通过 CPUID 指令来检查它们处

理器是否已经实现。

## 2.6.系统指令总汇

系统指令是用来处理系统级的功能,比如装载系统寄存器、管理高速缓冲存储器、管理中断或者设置调试寄存器。许多这种指令只能被操作系统执行(即运行在0级特权上)。其它的指令则是可以在任何特权级别上运行,应用程序也可以执行它们。表2-2列出了系统指令,并表明了它们对于应用程序是否有用以及能否执行。这些指令在卷2中的第3章指令集参考中有详细说明。

指令	指令描述	对应用程序是否有用	应用程序能否执行
LLDT	装载LDT寄存器	否	是
SLDT	保存LDT寄存器	否	否
LGDT	装载GDT寄存器	否	是
SGDT	保存GDT寄存器	否	否
LTR	装载任务寄存器	否	是
STR	保存任务寄存器	否	否
LIDT	装载IDT寄存器	否	是
SIDT	保存IDT寄存器	否	否
MOV CRn	装载和保存控制寄存器	否	是
SMSW	保存MSW	是	否
LMSW	装载MSW	否	是
CLTS	清空CR0中的TS标志	否	是
ARPL	调整RPL	是「	否
LAR	装载访问特权	是	否
LSL	装载段界限	是	否
VERR	检验读	是	否
VERW	检验写	是	否
MOV DBn	装载和保存调试控制器	否	是
INVD	使Cache无效,不回写	否	是



WBINVD	使Cache无效,回写	否	是
INVLPG	使TLB项无效	否	是
HLT	停机	否	是
LOCK(前缀)	总线锁	是	
RSM	从系统管理模式返回	否	是
RDMSR <sup>3</sup>	读与模式相关寄存器	否	是
WRMSR <sup>3</sup>	写与模式相关寄存器	否	是
RDPMC <sup>4</sup>	读性能监测计数器	是	是2
RDTSC <sup>3</sup>	读时间戳计数器	是	是2

#### 注意:

- 1. 对CPL是1或2的应用程序有用
- 2. 由CPL是3的应用程序通过控制寄存器CR4中的TSD和PCE标志访问这些指令
- 3. 这些指令是在IA-32架构中的Pentium处理器引入的
- 4. 这个指令是在IA-32架构中的Pentium Pro 处理器和Pentium® MMX™ 处理器中引入的。

### 2.6.1 装载和保存系统寄存器

GDTR、LDTR、IDTR和TS寄存器每个都有装载和保存指令用来从寄存器中装载或者保存到寄存器中去的指令:

LGDT(装载GDTR寄存器)把GDT基地址和界限从内存中装载到GDTR寄存器中。

SGDT(保存GDTR寄存器) 把GDTR寄存器中的GDT基地址和界限保存到内存中

LIDT(装载IDTR寄存器) 把IDT基地址和界限从内存装载到IDTR寄存器中

SIDT(保存IDTR寄存器) IDTR寄存器的IDT基地址和界限保存到内存中。

LLDT(装载LDT寄存器) 从内存中装载LDT段选择符和段描述符到LDTR。(段选择符操作数也可以位于通用寄存器。)

SLDT(保存LDT寄存器) 把LDTR寄存器中的LDT段选择符保存内存中或者通用寄存器中。

LTR(装载任务寄存器) 把TSS的段选择符和段描述符从内存中装载到任务寄存器中(段选

择符操作数也可以位于通用寄存器中)。

STR(保存任务寄存器) 把当前任务的任务寄存器中的段选择符保存到内存或者通用寄存器中。

LMSW(装载机器状态字)和SMWS(保存机器状态字)指令操作控制寄存器CR0的0到15位。这些指令是为兼容16位intel 286处理器而提供的。运行在32位IA-32处理器上的程序不应该再使用这些指令,相反应该用MOV指令来访问CR0。

CLTS (将CR0中的TS标志清零) 指令为处理"设备不可使用"异常 (#NM) 而提供的,该异常在TS标志为1且当处理器试图执行浮点指令时出现。这一指令允许TS标志在x87 FPU上下文保存以后清零,从而避免进一步出现#NM异常。参见2.5节"控制寄存器"中对这一标志的详细说明。

控制寄存器(CR0、CR1、CR2、CR3和CR4)都是用MOV指令来装载的。这一指令可以从通用寄存器中装载控制寄存器,也可以把控制寄存器保存到通用寄存器中。

#### 2.6.2 检查访问特权

处理器提供了几条指令用来检查段选择符和段描述符,看是否允许访问与它们相关联的段。 这些指令自动进行访问特权和类型检查,与处理器的作法一样,这样就使操作系统阻止了 异常的产生。ARPL(调整RPL)指令调整段选择符的RPL(请求访问特权)来匹配那些提供该段 选择符的程序。参见4.10.4节"检查调用者访问特权(ARPL指令)"中对这些指令的功能和 用法的详细介绍。

LAR(装载访问特权)指令检查某个段是否可以访问以及从段描述符中装载访问特权到通用 寄存器中。软件可以检查访问特权,看看段类型是否与它将要用的兼容。参见4.10.1"检 查访问特权(LAR指令)"中对这一指令的功能和用法的详细说明。

LSL(装载段界限)指令检查某个段是否可以访问,并从段描述符中装载段界限到通用寄存器。软件可以比较段界限和段内偏移,看看段内偏移是否在段内。参见4.10.3节"检查指针偏移是否在界限之内(LSL指令)"中对这条指令的功能和用法的详细介绍。

VERR(读校验)和VERW(写校验)指令是分别校验选定的段,在某个CPL上是否可读的或可写的。参见4.10.2节"检查读/写特权(VERR和VERW指令)"中对这条指令的功能和用法的说明。

#### 2.6.3 装载和保存调试寄存器

处理器的内部调试方法是由一组8位调试寄存器控制的(DR0到DR7)。通过MOV指令可以从这些寄存器中装载或保存。



#### 2.6.4 使 Cache 和 TLB 无效

处理器有几条指令用于使Cache和TLB无效。INVD(使Cache无效,无回写)指令使内部Cache中的所有数据和指令无效,并给外部的Cache发送信号以指明它们也应该无效。WBINVD(使Cache无效,有回写)指令执行与INVD同样的功能,除了在使Cache无效之前它将内部Cache中修改的行回写到内存。使内部有Cache无效后,它给外部Cache发信号,让它们回写修改的数据并使它们的内容无效。INVLPG(使TLB无效)指令针对特定的页使TLB无效。

#### 2.6.5 控制处理器

HLT(暂停处理器)指令暂停处理器直至接收到一个启用中断(比如NMI或SMI,这些都是启用 中断)、调试异常、BINIT#信号、NINT#信号或RESET#信号。处理器产生一个特殊的总线循 环以指明进入暂停模式。硬件对这个信号的响应有几种方式,前面板上的指示灯可能会打 开,产生一个用于记录诊断的NMI中断。复位初使化被调用(注意BINIT#针是在Pentium Pro 处理器引入的)。they will be handled after the wake event from shutdown is processed(比如A20M中断)。在修改内存操作时,LOCK前缀调用锁住的读-修改-写操作(原 子的)。这个机制在多处理器系统中用于处理器之间进行可靠的通讯。在Pentium和早期的 IA-32处理器中, LOCK前缀会使处理器在执行那些总是引起显式总线锁出现的指令时, 检测 LOCK#信号。在Pentium 4、Intel Xeon和P6系列处理器中,锁操作是通过一个Cache锁或总 线锁来处理。如果内存访问是可以缓存的话,并且只影响一个单独的缓存线,那么就会调 用缓存锁,系统总线和系统中内存中真正的内存位置在操作中不会被锁定。这里,其它的 总线上的Pentium 4、Intel Xeon或者P6系列处理器回写所有的已修改数据并使它们的缓存 无效,以保证系统内存的一致性。如果内存访问不能缓存且/或它跨越了缓存线的边界,那 么这个处理器的LOCK#信号就会被检查并且处理器在上锁期间不会响应总线控制请求。 RSM(从SMM返回)指令还原处理器(从上下文中)到系统管理模式(SMM)中断之前的状态。(这 一段的翻译感觉不太准确,还有待商榷)

#### 2.6.6 读取性能监测和时间戳计数器

RDPMC(读取性能监测计数)和RDTSC(读取时间戳计数器)指令允许应用程序分别读取处理器的性能监测和时间戳计数器。Pentium 4和Intel Xeon处理器有18个40位的性能监测计数器,

P6系列处理器有2个40位的计数器。这些计数器可用来记录事件的发生及持续的时间。这些可以监视的事件都是模式相关的,并且包含解码的指令条数,接收的中断个数、装载高速缓存的次数。每个计数器都能用来监测一个不同的事件,用系统指令WRMSR可以在45ESCR和18 CCCRMSRs ,或者在PerfEvtSel0 or the PerfEvtSel1 MSR(对P6系列处理器)写入数值。RDPMC指令从计数器中装载当前计数值到EDX: EAX寄存器中。

时间戳计数器是一个模式相关的64位计数器,每次处理器复位后,它都置为0。如果没有复位,处理器在200MHZ时钟频率下运行,计数器将每年增加~6.3 x 10<sup>15</sup>。在这一频率下它将运行2000年才会溢出。RDTSC指令装载当前时间戳计数器的值到EDX: EAX寄存器中。参见15.8 节"性能监测概况"和15.7节"时间戳计数"中对性能监测和时间戳计数器的详细信息。RDTSC指令是随着Pentium引入IA-32架构的。RDPMC指令是随着Pentium Pro 和Pentium MMX处理器引入IA-32架构的。早期的Pentium有两个性能监测计数器,但是它们只能用RDMSR指令读取,并且只运行在0级特权上。

#### 2.6.7 读写模式相关寄存器

RDMSR(读模式寄存器)和 WRMSR(写模式相关寄存器)允许分别对处理器的 64 位模式相关寄存器 (MSRs)进行读写。进行读写模式相关寄存器时,其值是在 ECX 寄存器中。RDMSR 指令把特定的 MSR 的值读取到 EDX: ECX 寄存器中; WRMSR 把 EDX: EAX 寄存器中的值写入特定的 MSR 中。参见 9.4 节"模式相关寄存器 (MSRs)"中对 MSRs 的详细介绍。RDMSR 和 WRMSR 指令是在 IA-32 架构中的 Pentium 中引入的。

# 第3章 保护模式下的内存管理

(这一部分是由 sportsman 负责翻译的,感谢他的辛苦工作!)

本章描述了 intel 体系结构的保护模式内存管理,包括物理内存需求,分段机制和分页机制。关于处理器的保护机制的描述,请参考本书第四章。关于实模式下的内存地址和虚拟8086 模式的保护的描述,请参考本书第 16 章。

# 3.1 内存管理概述

Intel 体系结构的内存管理可分为两部分:分段和分页。分段提供了一种机制,这种机制可以为每个程序或者任务提供单独的代码、数据和栈模块,这就保证了多个进程或者任务能够在同一个处理器上运行而不会互相干扰。分页机制实现了传统的请求调页虚拟内存系统,在这种系统中,程序的执行代码按需要被映射到物理内存中。分页机制同样可以用来隔离多个任务。在保护模式下,分段机制是必须的,分页机制则是可选的。

可以对分页和分段机制进行配置以支持简单的单任务系统,多任务系统或者使用共享内存的多处理器系统。

如图 3-1 所示,分段将处理器可寻址空间(即线性地址)分为较小的受保护的地址空间:段。段可以被用来装载一个程序的代码,数据或者堆栈,亦或装载系统的数据结构(如 TSS、LDT 等)。当处理器上运行多个进程时,可以为每个进程分配属于它自己的段(集合)。处理器会强制规定这些段的边界,以确保不会因为一个进程对属于另一个程序的段进行误写而互相干扰执行。这种分段机制可以对段进行了分类,这样就能够限制对特定类型段的操作。

系统中所有的段都在处理器的线性地址空间内。只有逻辑地址(有时逻辑地址也称为远指针)才能确定一个字节在一个特定段中的位置。逻辑地址由段选择符和偏移量组成。段选择符是一个段的唯一标识。其中段描述符中包含了描述符表中的偏移(就像全局描述符表一样 GDT),该偏移指向叫作段描述符的一种数据结构。每个段有一个段描述符。段描述符描述了一个段的各种属性,比如段的大小,访问权限,段的优先权,段的类型以及该段的第一个字节在线性地址空间的位置(也称为段基址)等。通过将逻辑地址中的偏移量部分加上段基址就可以定位这个地址在段中的字节位置。段基址加偏移量就构成了处理器线性地址空间的线性地址。



address space.




Figure 3-1. Segmentation and Paging

如果系统没有采用分页机制,线性地址空间就可以直接映射到物理地址空间。物理地址空间被定义为处理器能够在地址总线上产生的地址范围。

在多任务计算系统中,通常会定义一个比实际物理内存空间大的多的线性地址空间。因此需要使用一些方法来虚拟化线性地址空间。线性地址空间的虚拟化由处理器的分页机制来完成。

分页机制支持一种虚拟内存环境。虚拟内存通过一个较小的物理内存(RAM 和 ROM)以及一些磁盘存储空间来模拟一个很大的线性地址空间。使用分页机制时,每个段被分成很多页(通常一个页大小为 4KB),这些页或者在物理内存中,或者在磁盘上。操作系统会维护一个页目录和一组页表来跟踪这些页。当一个进程试图访问线性地址空间的一个地址时,处理器通过页目录和页表将线性地址转换成物理地址,然后对其执行相应的操作(读或写)。如果被访问的页不在当前的物理内存中,处理器会中断这个进程(产生一个缺页异常)。之后,操作系统会从磁盘上读取这个页到内存中,接着执行这个程序。

当操作系统实现分页管理后,内存与磁盘之间的页交换对一个程序的正确执行来说是透明

的。即使是为 16 位的 intel 处理器所写的程序,运行在虚拟 8086 模式下也可以被透明地分页的。

# 3.2 段的使用

intel 架构所支持的分段机制被用来实现各种不同的系统设计。这些设计可以是平坦模型,即仅仅利用分段来保护程序。也可以是充分利用分段机制来实现一个健壮的操作系统,让多个程序安全可靠的运行。

以下给出了几个例子,说明如何在一个系统中应用分段机制来改进内存管理的性能和可靠性。

## 3.2.1基本平坦 model

对一个系统而言,最简单的内存模型就是基本的平坦模型。在平坦模型中,操作系统和应用程序可以访问一个连续的、没有分段的地址空间。无论对系统设计者还是应用程序员,平坦模型在最大程度上隐藏了 intel 架构的分段机制。

在 intel 架构中实现一个基本的平坦模型,至少要建立两个段描述符,一个指向代码段,一个指向数据段(具体请参考图 3-2)。这两个段都要被映射到整个线性地址空间,也就是说,这两个段描述符都是以地址 0 为基址,有同样的段限长 4GB。当段限长设置为 4GB时,即使所访问的地址处并没有物理内存时,处理器也不会产生"超出内存范围"异常。ROM(EPROM)的地址通常位于物理地址空间的高端,因为处理器从 0xfffffff0 处开始执行。RAM (DRAM) 位于地址空间的低端,因为复位初始化后,数据段 DS 的初始基地址被置为 0。




Figure 3-2. Flat Model

#### 3.2.2 受保护的平坦模型

受保护的平坦模型与基本平坦模型类似,只是段限长被设定为在实际物理内存范围内(详



细请参考图 3-3)。如果试图访问实际内存范围以外的地址,会产生一个通用保护异常 (#GP)。这个模型稍微利用了一点硬件的保护机制来防止一些程序的错误。




Figure 3-3. Protected Flat Model

当然,也可以使这个受保护的平坦模型更加复杂以提供更多的保护。比如,为了能在分页机制中分离普通用户和超级用户的代码和数据,需要定义4个段:优先权为3(普通用户)的代码段和数据段,还有优先权为0(超级用户)的代码段和数据段。一般来说,这些段都是互相重叠的,并且都从线性地址空间地址0x000000000开始。这个平坦分段模型加上一个简单的分页结构就可以在操作系统和应用程序之间起到保护作用。而且,如果为每一个进程都分配一个页结构,这样就可以在应用程序之间起到保护作用。

# 3.2.3多段模型

多段模型(如图 3-4 所示),充分利用了分段机制,提供了对代码,数据结构,以及程序的硬件级的强制保护。在这里,每个进程(或者任务)都被分配了自己的段描述符表以及自己的段。进程可以完全独自拥有这些分配到的段,也可以与其他进程共享这些段。单独的程序对段和执行环境的访问由硬件控制。




Figure 3-4. Multisegment Model

访问检查机制不仅可以避免对段限长之外的地址进行寻址,也可以避免对特定段执行非法操作。比如,因为代码段被指定为只读的,所以由硬件来防止对代码段写入数据。为段而产生的访问权限信息也可以被用来建立保护级别。保护级别也可以防止操作系统的例程被未授权的应用进程访问。

#### 3.2.4 分页与分段

分页机制可以与图 3-2, 3-3, 3-4 所描述的任何一种段模型配合使用。处理器的分页机制把线性地址空间分成很多页(如图 3-1 所示). 这些线性地址空间里的页再被映射到物理地址空间上的页。分页机制提供了一些页层次的保护措施,这些措施可以与段保护措施配合 i 或者取代段的保护措施。分页机制还可以提供两级保护即用户级和管理级的保护,这些保护也可以通过页偏移来指定。

# 3.3 物理地址空间

在保护模式下, intel 架构提供最大 4GB (2<sup>32</sup>字节 s) 的物理地址空间。这是处理器能够在地址总线上寻址的范围。这个地址空间是平坦的(未分段的), 范围从 0x00000000 到



0xFFFFFFFF。这个地址空间可以映射到读写内存、只读内存以及 I/0 内存。本章所描述的内存映射措施可以将物理内存分割成段或者页。

(在Pentium Pro处理器采用)Intel 架构现在也支持物理内存空间扩展至2<sup>36</sup>字节s(64GB), 其最大物理地址为FFFFFFFFH。这个扩展由两种方式来完成:

- 使用物理地址扩展(PAE)标记来控制,这个标记是控制寄存器CR4的位 5
- 使用 36 位页尺寸扩展 (PSE-36) 特征 (在奔腾 3 处理器中引入这个特征)。

有关更多 36 位物理地址寻址的信息,请参考 3.8 节,"使用 PAE 分页机制进行 36 位 物理地址寻址"和 3.9 节 "使用 PSE-36 分页机制进行 36 位物理地址寻址"

# 3.4 逻辑地址和线性地址

在保护模式下的系统架构,处理器分两步进行地址转换以最后得到物理地址:逻辑地址转换机制和线性地址空间的分页机制。

即使最小程度的使用段机制,处理器地址空间内的每一个字节都是通过逻辑地址访问的。

一个逻辑地址由一个 16 位的段选择符和一个 32 位的偏移量组成(参考图 3-5)。段选择符确定该字节位于哪个段,偏移量确定这个字节相对于段基址在这个段中的位置。

处理器将逻辑地址转换为线性地址。线性地址是处理器线性地址空间内的 32 位的地址。线性地址与物理地址一样,是平坦的(不分段的),空间大小为 2<sup>32</sup> 字节,从地址 00000000H 到 FFFFFFFH。线性地址空间包含了所有的段以及为系统而定义的各种系统表。

处理器通过如下几个步骤将逻辑地址转换为线性地址:

- 1. 通过段选择符中的偏移量,在 GDT 或者 LDT 中定位该段的段描述符。(仅当一个新的段选择符被读入段寄存器时才执行这一步)
- 2. 检查段描述符中的访问权限和段的地址范围以确保该段是可访问的,偏移量是在段限长范围内的。
- 3. 将段描述符中的段基址与偏移量相加以构成线性地址。




Figure 3-5. Logical Address to Linear Address Translation

如果没有使用分页,处理器直接将线性地址映射为物理地址(也就是说,这个线性地址可以直接送到处理器的地址总线上)。如果在线性地址空间启用了分页机制,就需要再一次进行地址转换,将线性地址转换为物理地址。页变换的描述请参照 3. 6 节: "分页(虚拟内存)概略"。

## 3.4.1 段选择符

段选择符是一个 16 位的段标识符(请参照图 3-6)。它并不直接指向该段,而是指向定义该段的段描述符。一个段选择符包含以下项目:

Index (位 3~15)。选中 GDT 或 LDT 中 8192 个描述符中的某个描述符。处理器将索引值乘以 8(段描述符的字节数),然后加上 GDT 或 LDT 的基地址(基地址在 GDTR 或者 LDTR 寄存器中)。

#### TI(table indicator)标记

(位2)。确定使用哪一个描述符表:将这个标记置0,表示用GDT。将这个标记置1,表示用LDT。




Figure 3-6. Segment Selector

## 请求的特权级(RPL)

(位 0 和 1)。确定该选择符的特权级。特权级从 0-3, 0 为最高特权级。有 关任务的 RPL 与 CPL 之间关系的描述以及该段选择符所指向的描述符的描述符



特权级 (DPL), 请参考第四章 4.5 节"特权级"。

GDT 中的第一项是不用的。指向 GDT 中第一项的段选择符(即选择符中的索引为 0, TI 标记置为 0)被视为空(null)段选择符。当段寄存器(CS 或 DS)被赋值为空选择符时,处理器并不产生一个异常。然而当使用值为空选择符的寄存器来访问内存时,处理器会产生一个异常。空选择符可以用来初始化未使用的段寄存器。对 CS 或者 SS 赋予一个空选择符会导致处理器产生一个通用保护异常(#GP)。

对应用程序而言,段选择符作为指针变量的一部分,是可见的。但是其值由连接程序赋予或者更改,而不是应用程序。

#### 3.4.2 段寄存器

为了减少地址转换的时间和代码复杂度,处理器提供了6个段寄存器来保存段选择符(具体请参见图3-7)。每个段寄存器都支持某个特定类型的内存寻址(代码,堆栈,数据等等)。实际上,对任何程序的执行而言,至少要将代码段寄存器(CS),数据段寄存器(DS)和堆栈段寄存器(SS)赋予有效的段选择符。此外,处理器还提供了另外3个数据段寄存器(ES,FS和GS)供进程使用。

当一个进程要访问某个段的时候,这个段的段选择符必须被赋值到某一个段寄存器中。因此,尽管系统定义了数千个段,只有6个段是可以被直接使用的。其他段只有在他们的段选择符被置入这些寄存器中时才可以被使用。

Visible Dort	Hidden Dest	
Visible Part	Hidden Part	
Segment Selector	Base Address, Limit, Access Information	CS
		SS
		DS
		ES
		FS
		GS

Figure 3-7. Segment Registers

每个段寄存器都由"可见"部分和"不可见"部分组成。(有时,不可见部分也被称为"描述符缓存"或者"影子寄存器")。当段选择符被加载到一个段寄存器的可见部分时,处理器也通过段选择符所指向的段描述符获取了这个段寄存器的不可见信息:段基址,段限长和访问权限。段寄存器保存的信息(可见或不可见的)使得处理器在进行地址转换时,不需要花费额外的总线周期来从段描述符中获取段基址和段限长。在一个允许多个进程访问同一个描述符表的系统中,当描述符表被改变后,软件应该重新载入段寄存器。如果不

这么做,当存储位置信息(its memory-resident version)发生变化后,用到的将是缓存在段寄存器中的旧的描述符信息。

有两种载入段寄存器的指令:

- 1. 直接载入指令,如: MOV, POP, LDS, LES, LSS, LGS和LFS。这些指令明确指定了相应的寄存器。
- 2. 隐含的载入指令,如远指针版的CALL,JMP,RET指令,SYSENTER和SYSEXIT指令,还有 IRET,INTn,INTO和INT3指令。伴随这些指令的操作,他们改变了CS寄存器的内容,有 时也会改变其他段寄存器的内容。

MOV指令也可以用于将一个段寄存器的可见部分保存到一个通用寄存器中。

#### 3.4.3段描述符

段描述符是GDT或LDT中的一个数据结构,它为处理器提供诸如段基址,段大小,访问权限及状态等信息。段描述符主要是由编译器,连接器,装载器或者操作系统构造的,而不是由应用程序产生的。图3-8说明了各类段描述符的一般格式。

段描述符中的标志和字段如下:

## 段限长字段:

指定了段的大小。处理器将这两个段限长域组合成一个20位的段限长值。根据标志位G (粒度)的不同,处理器按两种不同的方式处理段限长:

- 若G标志位为0,则该段大小可以从1字节到1M字节,段长增量单位为字节
- 若G标志位为1,则该段大小可以从4K字节到4G字节,段长增量单位为4K字节根据段是"向上扩展段"还是"向下扩展段",处理器对段限长做不同的处理。更多段类型的内容请参考3.4.3.1节"代码和数据段描述符类型"。在向上扩展段中,逻辑地址中的偏移量范围从0到段限长。超过段限长的偏移量会导致#GP异常。在向下扩展段,段限长的作用正好相反;偏移量的范围从段限长到FFFFFFFFH或者FFFFH,最大偏移量到底是FFFFFFFFFH还是FFFFH,取决于B标志位的值,小于段限长的偏移量会导致GP异常。减少向下扩展段的段限长将会在段地址空间的底部而不是顶部为该段分配新的内存空间。IA32架构中的栈总是向下增长的,采用这种机制便于实现可扩展的栈。






Figure 3-8. Segment Descriptor

#### 基地址域

确定该段的第0字节在4GB线性地址空间中的位置。处理器将则3个基地址域组合在一起构成了一个32位地址值。段基址应当是16字节边界对齐的。16字节边界对齐不是必须的,但这种段边界的对齐能够使程序的性能最大化。

## 类型域

指明段或者门的类型,确定段的范围权限和增长方向。如何解释这个域,取决于该描述符是应用描述符(代码或数据)还是系统描述符,这由描述符类型标志(S标记)所确定。代码段,数据段和系统段对类型域有不同的意义。

#### S(描述符类型)标志

确定段描述符是系统描述符(S标记为0)或者代码,数据段描述符(S标记为1)。

#### DPL(描述符特权级)域

指明该段的特权级。特权级从0~3,0为最高特权级。DPL用来控制对该段的访问。关于代码段的DPL与CPL关系以及段选择符的RPL,请参考第4章 *保护模式*中的4.5节"特权级"。

#### P(段存在)标志

标志指出该段当前是否在内存中(1表示在内存中,0表示不在)。当指向该段描述符的 段选择符装载人段寄存器时,如果这个标志为0,处理器会产生一个段不存在异常(NP)。 内存管理软件可以通过这个标志,来控制在某个特定时间有哪些段是真正的被载入物理 内存,这样对于管理虚拟内存而言,除了分页机制还提供了另一种控制方法。

#### D/B(默认操作数大小/默认栈指针大小和/或上限)标志

根据这个段描述符所指的是一个可执行代码段,一个向下扩展的数据段还是一个堆栈 段,这个标志完成不同的功能。(对32位的代码和数据段,这个标志总是被置为1,而 16位的代码和数据段,这个标志总是被置为0)

- 可执行代码段 这个标志被称为D标志,它指明该段中的指令所涉及的有效地址值的缺省位位数和操作符的缺省位位数。如果该标志为1,缺省为32位的地址,32位或者8位的操作符;若为0,缺省为16位的地址,16位或者8位的操作符。指令前缀66H可以指定操作符的长度而不使用缺省长度。用前缀67H来指定地址值长度。
- 堆栈段(由SS寄存器所指向的数据段) 这个标志被称为B(big)标志,它为隐含的栈操作(如push,pop和call)确定栈指针值的位位数。如果该标志为1,则使用的是32位的栈指针,该指针放在32位的ESP寄存器中;若该标志为0,则使用的是放在16位 SP寄存器中的16位的栈指针。如果该堆栈段为一个向下扩展的数据段(见下一段的说明),B标志还确定了该堆栈段的地址上界。
- **向下扩展的数据段** 这个标志称为B标志,它确定了该段的地址上界。如果该标志为 1,段地址上界为FFFFFFFH(4GB);若该标志为0,段地址上界为FFFFH(64KB)。




Figure 3-9. Segment Descriptor When Segment-Present Flag Is Clear

#### G(粒度)标志

确定段限长扩展的增量。当G标志为0,段限长以字节为单位;G标志为1,段限长以4KB为单位。(这个标志不影响段基址的粒度,段基址的粒度永远是字节)如果G标志为1,那么当检测偏移量是否超越段限长时,不用测试偏移量的低12位。例如,如果G标志为1,0段限长意味着有效偏移量为从0到4095。

#### 可用及保留的位s

段描述符的第二个双字的20位可以被系统软件使用,21位被保留,并且应该设置为0。



# 3.4.3.1.代码和数据段类型的描述符

当段描述符中的S标志(描述符类型)为1时,该描述符为代码段描述符或者数据段描述符。 类型域的最高位(段描述符的第二个双字的第11位)将决定该描述符为数据段描述符(为0) 或者代码段描述符(为1)。

对于数据段而言,描述符的类型域的低3位(位8,9,10)被解释为访问控制(A),是否可写(W),扩展方向(E)。参考表3-1对代码和数据段描述符类型域的解码描述。数据段可以是只读或者可读写的段,这取决与"是否可写"标志。

Type Field							
Decimal	11	10 E	9 W	8 A	Descriptor Type	Description	
0 1 2 3 4 5 6 7	0 0 0 0 0 0	0 0 0 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1	Data Data Data Data Data Data Data Data	Read-Only Read-Only, accessed Read/Write Read/Write, accessed Read-Only, expand-down Read-Only, expand-down, accessed Read/Write, expand-down Read/Write, expand-down, accessed	
		С	R	Α			
8 9 10 11 12 13 14 15	1 1 1 1 1 1 1	0 0 0 0 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1	Code Code Code Code Code Code Code Code	Execute-Only Execute-Only, accessed Execute/Read Execute/Read, accessed Execute-Only, conforming Execute-Only, conforming, accessed Execute/Read-Only, conforming Execute/Read-Only, conforming	

Table 3-1. Code- and Data-Segment Types

堆栈段必须是可读写的数据段。将一个不可写的数据段选择符置入SS寄存器会导致通用保护异常(GP)。如果堆栈段的大小需要动态变化,可以将其置为向下扩展数据段(扩展方向标志为1)。这里,动态改变段限长将导致栈空间朝着栈底部空间扩展。如果段的长度保持不变,堆栈段可以是向上扩展的,也可以是向下扩展的。

访问位(access 位)表示访问位自最后一次被操作系统清零后,该段是否被访问过。每当处理器将该段的段选择符置入某个段寄存器时,就将访问位置为1。该位一直保持为1直到被显式清零。该位可以用于虚拟内存管理和debug。

对于代码段而言,类型域的低3位被解释为访问位(A),可读位(R),一致位(C)。根据可读位的设置,代码段可以为"只执行"或者"可执行可读"。当有常量或者其他静态数据与指令代码一起在ROM中时,必须使用"可执行可读"的段。要从代码段读取数据,可以通过带有CS前缀的指令或者将代码段选择符置入数据段寄存器(DS,ES,FS或者GS

寄存器)。在保护模式中,代码段是不可写的。

代码段可以是一致的,也可以是不一致的.进程的执行转入一个具有更高特权级的一致段可以使代码在当前特权级继续运行。除非使用了调用门或者任务门,进程将转入一个不同特权级的非一致段将使处理器产生一个"一般保护异常"(#GP),(更多关于一致和非一致代码段的信息,请参看 4.8.1节 "直接调用或跳转到代码段")。不访问受保护的程序和某类异常处理程序(比如除法错或者溢出)的系统程序可以被载入一致的代码段。不能被更低特权级的进程访问的程序应该被载入非一致的代码段。

注意:

无论目标段是否为一致代码段,进程都不能因为call或jump而转入一个低特权级(特权值较大)的代码段执行。试图进行这样的执行转换将导致一个通用保护异常(GP).

所有的数据段都是非一致的,这就意味着数据段不能被更低特权级的进程访问(特权值较大的执行代码)。然而,和代码段不同,数据段可以被更高优先级的程序或者过程(特权级值较小的执行代码)访问,不需要使用特别的访问门。

如果GDT或者一个LDT中的段描述符在ROM中,当程序或者处理器试图更改在ROM中的 段描述符时,处理器将进入一个无限循环。为了防止此类问题的发生,可以将所有在ROM 中的段描述符的访问位置位。同时,除去所有操作系统代码中试图更改ROM中的段描述符 的代码。

# 3.5.系统描述符类型

当段描述符的S标志(描述符类型)为0,该描述符为系统描述符。处理器可以识别以下类型的系统描述符:

- 局部描述符表(LDT)段描述符
- 任务状态段(TSS)描述符
- 调用门描述符
- 中断门描述符
- 陷阱门描述
- 任务门描述符

这些描述符又可以分为两类:系统段描述符和门描述符。系统段描述符指向系统段(LDT和TSS段)。门描述符它们自身就是"门",它们或者持有指向在代码段的过程的入口点



的指针,或者持有TSS(任务门)的段选择符。表3-2显示了对系统段描述符和门描述的 类型域的译码

Table 3-2. System-Segment and Gate-Descriptor Types

	Type Field				
Decimal	11	10	9	8	Description
0	0	0	0	0	Reserved
1	0	0	0	1	16-Bit TSS (Available)
2	0	0	1	0	LDT
3	0	0	1	1	16-Bit TSS (Busy)
4	0	1	0	0	16-Bit Call Gate
5	0	1	0	1	Task Gate
6	0	1	1	0	16-Bit Interrupt Gate
7	0	1	1	1	16-Bit Trap Gate
8	1	0	0	0	Reserved
9	1	0	0	1	32-Bit TSS (Available)
10	1	0	1	0	Reserved
11	1	0	1	1	32-Bit TSS (Busy)
12	1	1	0	0	32-Bit Call Gate
13	1	1	0	1	Reserved
14	1	1	1	0	32-Bit Interrupt Gate
15	1	1	1	1	32-Bit Trap Gate

更多系统段描述符的信息,请参照3.5.1节"段描述符表"和第六章 *任务管理* 6.2.2节" TSS 描述符"。更多关于门描述符的信息,请参考第四章 *保护模式* 中4.8.2节"门描述符";第五章 *中断和异常处理* 中5.9节"IDT 描述符";第六章 *任务管理* 中6.2.4节"任务门描述符"。

#### 3.5.1段描述符表

一个段描述符表是一个段描述符的数组(参看图3-10)。段描述符表的长度不固定,可以最多包含8192(2<sup>13</sup>)个8字节的描述符。有两种描述符表"

- 全局描述符表(GDT)
- 局部描述符表(LDT)




Figure 3-10. Global and Local Descriptor Tables

整数倍减一(即8N-1)。

比如,可以为每个正在运行的任务定义一个LDT,也可以所有的任务共享一个LDT。 GDT本身不是一个段,而是线性地址空间中的一个数据结构。GDT的线性基地址和限长必须被装载入GDTR寄存器(请参考第二章 *系统架构概况* 中2.4节"内存管理寄存器")。 GDT的基址应当按照8字节方式对齐,这样可以获得最好的处理器性能。GDT的限长值是按比特计算的。在段中,段限长加上段基址可以用获取段中最后一个比特的有效地址。0限长值表示只有一个有效的比特。因为段描述符总是8比特长,GDT的限长应该总是八的

系统必须定义一个GDT,以备所有的进程或者任务使用。也可以定义一个或者多个LDT。

处理器并不使用GDT中的第一个描述符。当指向这个NULL描述符的段选择符被装载入数据段寄存器(DS, ES, FS或者GS)时,处理器并不产生异常。但是如果使用这个NULL描述符来访问内存,处理器就会产生一个通用保护异常(GP)。使用这个指向NULL描述符的段选择符来初始化段寄存器,这样可以确保在不经意地引用未使用的段寄存器时,处理器能产生一个异常。

LDT位于类型为LDT的系统段内。GDT必须包含一个指向LDT段的段描述符。如果系统支持多个LDT,那么每个LDT段都要有一个段选择符,都要在GDT中有一个段描述符。LDT



的段描述符可以位于GDT中的的任何地方。关于LDT段描述符类型的信息,参考3.5节"系统描述符类型"。

LDT是通过它的段选择符来访问的。为了避免在访问LDT时进行地址翻译,LDT的段选择符,线性基地址,段限长和访问权限都放在LDTR寄存器中。(参考第二章系统架构概况中的2.4节"内存管理寄存器")。

LDT是通过它的段选择符来访问的。为了消除在访问LDT时的地址转换,LDT的段选择符, 线性基址,段限长和访问权限都存放在LDTR寄存器中(请参见第二章 系统架构概况中的 2.4节 "内存管理寄存器")。

当GDTR寄存器被装载时(使用SGDT指令),一个48位的伪描述符也被放入内存中(参看图3-11)。为了避免在用户模式下(特权级为3)发生对齐检查错误,伪描述符应该放在一个奇数字地址上(即,该地址对4取模的结果为2)。这样可以使处理器存一个对齐的字,后面紧跟着一个对齐的双字。用户模式下的程序通常并不保存伪描述符,但是通过这种方式对齐伪描述符可以避免发生对齐检查错误。在使用SIDT指令装载IDTR寄存器的时候,也应该使用同样的对齐方法。当装载LDTR或者任务寄存器时(分别使用SLTR和STR指令),伪描述符应该被放在一个双字地址上(即,该地址对4取模的结果为0)。




Figure 3-11. Pseudo-Descriptor Format

# 3. 6分页(虚拟内存)

当操作系统在保护模式下时,intel架构允许将线性地址直接映射到一个大的物理空间(比如4GB的RAM)或者间接的(使用分页)映射到一个较小的内存和磁盘存储空间。后一种映射线性地址空间的方法通常被称作虚拟内存或者请求调页虚拟内存。

当使用分页时,处理器将线性地址空间划分成固定尺寸的页(通常一页是4KB),这些页可以被映射到物理内存或者磁盘存储空间。当一个进程(或者任务)引用一个内存中的逻辑地址的时候,处理器将这个地址转换为线性地址,然后使用分页机制将线性地址转换为相应的物理地址。如果包含该线性地址的页不在内存中,处理器产生一个缺页异常(PF)。典型的缺页异常处理程序指导操作系统将该页从磁盘上调入内存(在这个过程当中,有可能另外一个页被调出内存,存放到磁盘上)。当该页被调入内存后,导致缺页异常产生的

指令将被重新执行。处理器用来映射线性地址到物理地址的信息和产生缺页异常(如有必要)的信息都在页目录和页表中,页目录和页表都存放在内存中。

分页与分段不同,它使用固定大小的页面。与段不同,页有固定的尺寸,段的大小与它所持有的代码、数据结构总和的大小。如果仅仅使用分段作为唯一的地址转换形式,一个数据结构必须全部在物理内存中。但是如果启用了分页,一个数据结构可以部分在内存,部分在磁盘。

为了减少地址转换所使用的总线周期,最近被访问过的页目录和页表项都被缓存在一个叫做转换后备缓冲区(translation lookaside buffers,TLBs)的设备中。TLBs可以满足多数的读当前页目录和页表的请求而不使用总线周期。仅当所访问的页表项不在TLBs中时,才需要额外的总线周期,而这种情景通常在访问一个很久不曾访问的页的时候才发生。关于TLBs的更多内容,请参照3.11节 转换后备缓冲区(TLBs)

#### 3.6.1 分页选项

分页由处理器的控制寄存器的3个标志来控制:

- PG(分页)标志,CRO寄存器的位31(从intel386<sup>™</sup>处理器开始的所有intel处理器都有 这个标志)
- PSE(页尺寸扩展)标志,CR4寄存器的位4(在Pentium和Pentium Pro处理器中引入)
- PAE(物理地址扩展)标志,CR4寄存器的位5(在Pentium Pro处理器中引入)

PG标志可以启用分页机制。通常操作系统在处理器初始化的时候设置这个标志。如果处理器的分页机制被用来实现请求调页虚拟存储系统,或者操作系统可以在虚拟8086模式下运行多个进程(或者任务),那么PG标志必须被设置。

PSE标志允许系统使用具有更大尺寸的页: 4MB的页或者2MB的页(当设置PAE标志的时候)。 当PSE标志被清零的时候,则使用通常的4KB的页。有关PSE标志的更多使用信息,请参考 3.7.2节 线性地址转换(4MB 页),3.8.2节 使用扩展寻址的线性地址转换(2MB或者4MB 的页)和3.9节 "使用PSE—36分页机制的36位物理寻址"。

PAE标志提供了将内存地址扩展到36位的一种方法。仅当分页机制被启用后,才可以使用物理地址扩展。它依赖页目录和页表来寻址超过FFFFFFFH的地址。更多关于使用PAE来进行物理地址扩展的信息,请参考3.8节 使用PAE分页机制的36位物理寻址。

36位页尺寸扩展(PSE-36)这个特征提供了一种替代扩展36位物理寻址的方法。这种分页机制使用页尺寸扩展模式,并且更改页目录项来寻址物理地址在FFFFFFFH以上的内存。PSE



一36标志(当用源操作数1来执行CPUID指令以后,EDX寄存器的位17)指明了是否可用这种寻址机制。更多关于PSE-36物理地址扩展和页尺寸扩展机制的信息,请参考3.9节"使用PSE-36分页机制进行36位物理寻址"

#### 3.6.2 页表和页目录

当启用分页机制时,处理器用来进行线性地址到物理地址转换的信息都包含在4个数据结构中:

- 页目录一一个由32位页目录项(page directory entries: PDEs)组成的数组。它被放在一个4KB的页中。页目录最多包含1024个页目录项。
- 页表 一个由32位页表项(page-table entries: PTEs)组成的数组。它存放于一个4KB的页中。页表最多包含1024个页表项。(对于2MB或者4MB的页,不使用页表。这些页直接从一个或者更多的页目录项映射。
- 页一 一个4KB, 2MB或者4MB的平坦地址空间。
- 页目录指针表一 由4个64位的项组成的数组,每一项都指向一个页目录。仅当启用物理地址扩展时才使用这个数据结构(参考3.8节 物理地址扩展)

这些表可以用来在常规的32位物理地址寻址时访问4KB或者4MB的页,也可以用来在寻址扩展的(36位)物理地址时访问4KB,2MB或者4MB的页。表3-3显示了通过分页控制标志的各种不同设置与PSE-36 CPUID指令得到的标志所获得的页的大小和物理地址的大小。每个页目录表项都包含了一个PS(page size)标志,这个标志说明了这个页目录表项所指向的是一个页表(其每个表项指向一个4KB的页)(PS置为0),或者这个页目录表项直接指向一个4MB(PSE和PS置为1)或者2MB的页(PAE和PS为1)。

# 3.7. 使用 32 位物理寻址的页变换

以下部分描述了在使用32位物理地址,最大物理地址空间为4GB时,IA-32架构的页变换机制。3.8节 "使用PAE分页机制时的36位物理寻址"和3.9节 "使用PSE-36分页机制的36位物理寻址"描述了这种页变换机制的扩展,这种扩展支持36位物理地址,可支持最大64GB物理地址空间。

PG Flag, CR0	PAE Flag, CR4	PSE Flag, CR4	PS Flag, PDE	Page Size	Physical Address Size
0	Χ	X	X	_	Paging Disabled
1	0	0	X	4 KBytes	32 Bits
1	0	1	0	4 KBytes	32 Bits
1	0	1	1	4 MBytes	32 Bits
1	1	X	0	4 KBytes	36 Bits
1	1	Х	1	2 MBytes	36 Bits

Table 3-3. Page Sizes and Physical Address Sizes

## 3.7.1. 线性地址转换(4KB页)

图3-12展示了在映射线性地址到4KB的页时,页目录和页表的层次结构。页目录中的表项指向页表,而页表的表项指向物理内存中的页。这种分页的方法可以用来寻址2<sup>20</sup>的页,其跨越的线性地址空间为2<sup>32</sup>字节(4GB)。




Figure 3-12. Linear Address Translation (4-KByte Pages)

为了选择不同的表的入口,线性地址被分为3个部分:

- 页目录表项一位 22到位31作为一个表项在页目录中的偏移量。该表项提供了一个页表的物理基地址。
- 页表项一线性地址位12到位21提供了一个表项在所选的页表中的偏移量。该表项提供 了物理内存页的物理基地址。
- 页偏移量一位0到位11提供了该地址在页中的偏移量。

内存管理软件可以让所有的进程和任务使用一个页目录,也可以使每个任务使用一个页目录,或者两种方法结合使用。



#### 3.7.2. 线性地址转换(4MB页)

图3-12显示如何使用页目录来映射线性地址到4MB的页。该页目录的表项指向物理内存中的4MB的页。这种分页方法可以将1024个页映射到4GB的线性地址空间。




Figure 3-13. Linear Address Translation (4-MByte Pages)

通过设置控制寄存器CR4中的PSE标志和页目录表项中的页尺寸(page size PS)标志(参照图3-14),可以启用4MB的页。通过设置这些标志,线性地址被分为2部分:

- 页目录表项一线性地址的22位到31位提供了该表项在页目录中的偏移量。该表项提供了4MB的页的物理基地址。
- 页偏移量一线性地址的0位位到21位位提供了该地址在页中的偏移量。

#### 注意

(仅针对奔腾处理器)当启用或者禁用大的页尺寸时,在设置或者清零控制寄存器CR4的 PSE标志以后,TLBs必须被刷新。否则可能由于处理器使用了存在TLBs中的过期的页转换 信息而进行了错误的页转换。关于如何刷新(使之失效)TLBs,请参考第九章 *处理器缓存控制* 10.9节 使TLBs失效。

#### 3.7.3. 混合使用4KB和4MB的页

当设置CR4中的PSE标志时,可以通过同一个页目录来访问4MB的页和4KB的页的页表。如果 PSE标志被清零,就只能访问4KB页的页表(无论页目录表项中PS标志如何设置)。

混用4KB页和4MB页的典型例子是将操作系统内核放在大尺寸的页中来减少TLB失效(TLB Miss),从而提高了整体系统性能。处理器在不同的的TLB中维护4MB的页表项和4KB的页表项。因此,将频繁使用的代码,比如内核,放在大尺寸的页中,从而为应用进程和任务留出了4KB页的TLB项。

#### 3.7.4. 内存别名

通过将两个页目录表项指向一个普通的页表,IA-32架构可以使用内存别名。需要通过这种方式来实现内存别名的软件必须处理好页目录项和页表项中"访问位"和"脏位"的一致性。如果两个页目录项的访问位和脏位不一致,将会导致处理器死锁。

## 3.7.5. 页目录基地址

当前页目录的物理地址存放在CR3寄存器中(也称为页目录基址寄存器PDBR)。(更多关于PDBR寄存器的信息,请参考第二章 *系统架构概略* 图2-5及2.5节 "控制寄存器")。如果启用了分页,装载PDBR必须作为处理器初始化过程的一部分(在启用分页之前)。之后,可以通过使用MOV指令装载一个新值到CR3来显式的改变PDBR的值,也可以在任务切换时,隐含的改变它。(关于如何为任务设置CR3,请参考第6章 任务管理 6.2.1节 "任务状态段(TSS)")。

在PDBR中没有为页目录而设的存在标志。当一个任务被挂起时,与之相关的页目录也许不在内存。但是操作系统要确保,在一个任务被调度运行之前,该任务的TSS中的PDBR镜像所指的页目录必须已经在内存中。只要任务还是处于active状态,该页目录就必须保留在内存中。

#### 3.7.6. 页目录项和页表项

图3-14显示了系统使用4KB的页和32位的物理地址时,页目录项和页表项的格式。该图还显示了当系统使用4MB页和32位的物理地址时页目录项的格式。图3-14和图3-15所示的各个表项中的标志和域的功能阐述如下:

#### 页基址 位12到位22

(页表项,指向4KB的页)确定了一个4KB页的第一个字节的物理地址。这个域被解释为该物理地址的高20位,这就强迫页都是4KB对齐的。

(页目录项,指向4KB页的页表)确定了一个页表的第一个字节的物理地址。这个域被解释为该物理地址的高20位,这就要求页表的基地址是4KB对齐。

(页目录项,指向4MB的页)确定一个4MB页的第一个字节的物理地址。在这种情况下,这个域只有位22到位31是用到的(从Intel架构的Pentium II处理器开始,位12到位21被保留并且被置为0)。这个基地址被解释为这个物理地址的高10位,这要求4MB的页必须是4MB对齐的。






Figure 3-14. Format of Page-Directory and Page-Table Entries for 4-KByte Pages and 32-Bit Physical Addresses




Figure 3-15. Format of Page-Directory Entries for 4-MByte Pages and 32-Bit Addresses

#### 存在(P)标志,位0

该标志表明,该表项所指向的页或者页表当前是否在内存中。当置位该标志时,这个页在物理内存中,将执行地址转换。当该标志清零时,表示这个页不在内存中,如果处理器试图访问该页,将产生一个缺页异常(PF)。

处理器并不置位或者清零该位; 而是由操作系统来维护该标志的状态。

如果处理器产生一个缺页异常,操作系统必须按序执行如下操作:

- 1. 如果有必要,将该页从磁盘拷贝到内存中。
- 2. 将该页地址装载入页表或者页目录项并设置它的存在标志。其他的位,比如脏 位和访问位,也必须同时被设置。
- 3. 使TLB中的当前页表项失效(有关TLBs的信息以及如何使他们失效,请参考3.7 节 "转换后备缓冲区(TLBs)")。
- 4. 从缺页异常处理程序返回,重新执行被中断的进程或任务。

#### 读/写(R/W)标志,位 1

该标志确定对一个页或者一组页(比如,一个指向一个页表的页目录项)的读写 权限。当这个标志被清零时,该页是只读的;当这个标志被置位,该页是可读可写的。该标志与U/S标志和CRO寄存器中的WP标志共同起作用。有关使用这些标志的详细讨论,请参考第四章 *保护模式* 4.11节 "页层次的保护" 和表4-2。

## 普通用户/超级用户(U/S)标志,位2

该标志确定一个页或者一组页(比如,一个指向一个页表的页目录项)的用户权限。当这个标志被清零,该页的用户权限为超级用户的权限;该标志置位时,该页的用户权限为普通用户权限。这个标志与R/W标志和CRO寄存器中的WP标志共同起作用。有关使用这些标志的详细讨论,请参考第四章 *保护模式* 4.11节 "页层次的保护" 和表4-2。

## 页级直写(PWT)标记,位 3

控制单个页(页表)的直写或者回写缓存策略。当PWT标志被置位时,启用页表的直写缓存机制,当PWT标志被清零时,回写(write-back)缓存与页或者页表关联;当CRO寄存器中的CD(cache disable)标志被置位时,处理器忽略这个标志。有关使用这个标志的更多信息,可参考第9章 内存缓存控制 10.5节"缓存控制"。关于控制寄存器CR3中与PWT标志共同起作用的标志的描述,可参考第二章 系统架构概要 2.5节 "控制寄存器"。

#### 页层次的缓存禁用(PCD)标志 位 4

控制单个页或者页表的缓存。当该标志被置位时,相关页或者页表的缓存被禁止; 当该位被清零时,相关页或页表可以被缓存。这个标志可以用来禁止缓存包含内 存映射I/0端口的页或者即使被缓存,也不能对性能有提高的页。当CR0寄存器中



的CD(cache disable)标志被置位时,处理器将忽略这个标志。更多关于这个标志的使用信息,请参考第10章 内存缓存控制。 有关结合CR3寄存器中的PCD标志使用的描述,请参考第二章 系统架构概略 2.5节。

#### 访问(A)标志,位5

指明这个页或页表是否曾经被访问过。内存管理软件通常会在这个页或者页表被 载入内存时,清零该位。当该页或者页表第一次被访问以后,处理器会置位该标 志。

这个标志是个"粘性"标志,就是说一旦被设置,处理器不会隐式的给它清零。 只有软件能清零该位。内存管理软件使用访问位和脏位来调度页或者页表进出物 理内存。

注意:通过处理器来设置该位,有可能会也有可能不会曝露出处理器的自修改代码的检测逻辑(Self-Modifying Code detection logic),如果处理器是从与页表结构相同的内存地址执行代码的话,设置该位有可能会也有可能不会导致立即改变代码的执行。

## 脏(D)位,位6

指明该页是否曾经被写入过(在指向页表的页目录项中,不使用该标志)。通常,内存管理软件在该页刚被载入内存时,将该标志清零。当该页的第一次写操作完成后,处理器置位该标志。这个标志是一个粘性标志,就是说,一旦被设置,处理器不会隐式的对它清零。只有软件可以对它清零。内存管理软件使用访问位和脏位来调度页或者页表进出物理内存。

注意:通过处理器来设置该位,有可能会也可能不会曝露出处理器的自修改代码的检测逻辑(Self-Modifying Code detection logic),如果处理器是从与页表结构相同的内存地址执行代码的话,设置该位有可能会也有可能不会导致立即改变代码的执行。

## 页尺寸(PS)标志,位 7

确定页的尺寸。该标志仅被用于页目录项。当该标志被清零时,页尺寸为4KB,页目录项指向一个页表。当该标志被置位时,页的尺寸为32位寻址的4MB(当扩展物理寻址启用时,页的尺寸位2MB),页目录项指向一个页。如果页目录项指向一个页表,所有与那个页表相关的页都是4KB。

页属性表索引(PAT)标志,4KB页表项的位7和4MB页目录项的位12

(在奔腾III处理器中采用)这个标志用来选择PAT项。对于支持页属性表(PAT)的处理器来说,这个标志与PCD和PWT标志一起,被用来选取PAT项,PAT反过来选择该页的内存类型(见10.12节 "页属性表(PAT)")。对于不支持PAT的处理器,这个位被保留,应该被置为0。

#### 全局(G)标志,位8

(在奔腾Pro处理器中引入)指明全局页。当一个页被标明为全局,并且CR4中的启用全局页(PGE)标志被置位时,一旦CR3寄存器被载入或者发生任务切换,TLB中的页表或者指向页的页目录项并不失效。这个标志可以防止使TLB中频繁使用的页(比如操作系统内核或者其他的系统代码)失效。只有软件可以置位或者清零该位。对于指向页表的页目录来说,这个标志不起作用的。一个页的全局特性是在页表项中设置的。有关更多使用这个标志的信息,请参考3.7节"转换后备缓冲区(TLBs)"(在奔腾和更早期的intel架构处理器中,该位是被保留的)。

## 保留的、可供软件使用的位

对于所有的IA32处理器,位9,位10和位11都是可以为软件所用。(当"存在位"被清零时,位1到位31都可以为软件使用一见图3-16)在指向页表的页目录项中,位6是被保留的并且应当被置为0。当控制寄存器CR4中的PSE和PAE标志置位时,如果保留位没有被置为0,处理器就产生一个页错误。

对于奔腾II及早期的处理器,页表项的位7被保留,并置为0。对于4MB页的页目录项,位12到位21都是被保留的,并且应当被置为0。

对于奔腾III及后来的处理器,4MB页的页目录项中,位13到位21都是被保留的,必须被置为0。

#### 3.7.7. 不在场的页目录和页表项

当一个页表或者页目录项的"存在(present)"标志被清零时,操作系统可以使用该表项的其余位来存储一些信息,比如该页在磁盘存储系统上的位置。(参看图3-16)




Figure 3-16. Format of a Page-Table or Page-Directory Entry for a Not-Present Page



# 3.8. 使用 PAE 的分页机制的 36 位物理寻址

PAE分页机制以及对36位物理寻址的支持,是在IA32架构的奔腾pro处理器中采用的。在IA32处理器中实现这个特性是通过CPUID指令的特性标志PAE(当CPUID指令的源操作数是2时,EDX寄存器的位6就是这个特性标志)。CR4中的物理地址扩展(PAE)标志可以开启PAE机制,将物理地址从32位扩展至36位。处理器提供额外的4个地址线引脚来容纳这额外的地址位。为了能使用这个选项,必须设置如下的标志:

- CRO寄存器中的PG标志(位 31) 开启分页
- CR4寄存器中的PAE标志(位5)置位,开启PAE分页机制。

当开启PAE分页机制时,处理器支持两种尺寸的页: 4KB和2MB。当使用32位寻址时,这两种尺寸的页都能够使用同一个页表集来寻址(也就是说,一个页目录项可以指向一个2MB的页,也可以指向一个页表,这个页表的表项指向4KB的页)。要支持36位的物理地址,分页的数据结构需要做如下的变化:

- 页表项将变为64位以适应36位物理地址。每个4KB页的页目录和页表也就可以有最多 512个表项了。
- 线性地址变换的层次中,一个叫做页目录指针表的新表将被加入。这个表有4个64位的表项。在线性变换的层次中,这个表在页目录之上。随着物理地址扩展机制的开启, 处理器支持4个页目录。
- 寄存器CR3(PDPR)中20位的页目录基地址被27位的页目录指针表基地址所替代(见图3-17)(此时,寄存器CR3叫做PDPTR)。这个域给出了页目录指针表基地址的高27位,这就迫使页目录指针表的地址是32字节对齐的。
- 线性地址变换允许将32位的线性地址映射到更大的物理地址空间中。




Figure 3-17. Register CR3 Format When the Physical Address Extension is Enabled

#### 3. 8. 1. 开启PAE时的线性地址变换(4KB页)

图3-18显示了当启用PAE分页机制进行线性地址到4KB页映射时,页目录指针表,页目录和页表的层次结构。这种分页方法可以寻址高达2<sup>20</sup>个页,线性地址空间达2<sup>32</sup>字节(4GB)。为了选择各种表项,线性地址被分为3部分:

- 页目录指针表项一位30到位31,给出了该页目录指针表项在页目录指针表中的偏移量。被选中的表项给出了一个页目录的基地址。
- 页目录项一位21到位29,给出了在被选中的页目录中的偏移量。被选择的目录项给出了一个页表的基地址。
- 页表项一位12到位20,给出了在被选中的页表中的偏移量。被选中的页表项给出了一个页在内存中的物理基地址。
- 页偏移量一位0到位11,给出了在被选中的页中的偏移量。




Figure 3-18. Linear Address Translation With PAE Enabled (4-KByte Pages)

#### 3.8.2启用PAE的线性地址变换(2MB 页)

图3-19显示了当启用PAE分页机制时,如何使用页目录指针表和页目录将线性地址映射到 2MB的页。这种分页方法可以将2048个页(4个页目录指针表项乘上512个页目录项)映射到 4GB的线性地址空间上。

当启用PAE时,通过设置页目录项中的页尺寸(PS)标志(见图3-14)。(如表3-3中所示,当启用PAE时,CR4寄存器中的PSE标志将对页的尺寸不起作用)。一旦PS标志被置位,线性地址被分为3部分:

页目录指针表项一位30到位31,给出了一个页目录指针表项在页目录指针表中的偏移量。该页目录指针表项给出了一个页目录的基地址。



- 页目录项一位21到位29,给出了一个页目录项在页目录中的偏移量。该页目录项给出了一个2MB页的基地址。
- 页偏移量一位0到位20,给出了该地址在页中的偏移量。




Figure 3-19. Linear Address Translation With PAE Enabled (2-MByte Pages)

## 3.8.3使用扩展的页表结构来访问完全扩展的物理地址空间

前两节描述的页表结构给出了64G字节的扩展物理地址空间中的4G字节的访问方法,另外的4G字节的物理内存可以通过下面两种方法中的一种进行访问:

- 将寄存器CR3中的指针改为指向另外一个页目录指针表,这个指针表又指向另外一个页目录和页表集合。
- 改变页目录指针表的表项,使其指向另外一个页目录,这个页目录又会指向另外一个 页表集合。

#### 3.8.4. 启用扩展寻址后的页目录项和页表项

图3-20显示了当使用4KB页,使用了36位扩展物理地址时,页目录指针表项,页目录项和页表项的格式。图3-21当使用2MB和36位扩展物理地址时,页目录指针表项和页目录项的格式。这些表项中的标志功能与3.7.6节 "页目录项和页表项"中描述的功能是一样的,其中主要的不同之处如下:

- 增加的页目录指针表项
- 表项的大小从32位增加到了64位
- 页目录和页表的最多项数为512个
- 每个项中,物理基地址域扩展到了24位

#### 注意

现行的实现了PAE机制的IA-32处理器在装载页目录指针表项时,使用非缓存访问。这种行为是模式特定行为,而非架构特定行为。未来的IA-32处理器也许会缓存页目录指针表项




Figure 3-20. Format of Page-Directory-Pointer-Table, Page-Directory, and Page-Table Entries for 4-KByte Pages with PAE Enabled




Figure 3-21. Format of Page-Directory-Pointer-Table and Page-Directory Entries for 2-MByte Pages with PAE Enabled

根据表项的不同,表项中的物理基地址的说明如下:

● 在页目录指针表项中,基地址是一个4KB页目录的第一个字节的物理地址



- 在页目录项中,基地址是一个4KB页表或2MB页的第一个字节的物理地址
- 在页表项中,基地址是一个4KB页的第一个字节的物理地址

在所有的表项中(除了指向2MB页的页目录项),基地址都被视为36位物理地址的高24位,这就迫使页表和页都是4KB对齐的(这样,36位物理地址的低12位都为0)。当页目录项指向一个2MB的页时,基地址被视为36位物理地址的高15位,这就迫使2MB的页都是2MB对齐的(这样,36位物理地址的低21位为0)。

页目录指针表项的存在标志位,可以为0,也可以为1。如果存在标志被清零,页目录指针表的余下位s可以为操作系统所用。如果存在标志被置位(1),那么页目录指针表项就如图3-20(4KB页)和图3-21(2MB)所示。

页目录项中的页尺寸标志(位7)可以判断该表项指向一个页表还是指向一个2MB的页。当该标志被清零时,表项指向一个页表;当该标志被置位时,表项指向一个2MB的页。这个标志使得4KB和2MB的页在一个页表集合中混用。

访问标志(A)(位5)和脏标志(D)(位6)供指向页的表项使用。

所有物理地址扩展表项的位9,10和11都可为软件所用。(当"存在位"为0时,位1到位63都可以为软件所用)图3-14中所有被标为"保留"或"0"的位都应当被置为0并且不能被软件访问。当控制寄存器CR4中的PSE和PAE标志被置位,而页目录项和页表项中的保留位没有被置为0,处理器产生一个页错误(#PF);如果页目录指针表项中的保留位没有被置为0,处理器会产生一个一般错误(#GP)。

# 3.9.使用 PSE36 分页机制时的 36 位物理寻址

PSE36分页机制提供了另一种扩展物理内存寻址到36位的方法(与PAE机制不同)。这种机制使用页尺寸扩展模式,修改页目录表来映射4MB的页到64GB地址空间。与PAE机制一样,处理器提供了额外的4个地址线引脚来适应额外的地址位。

PSE36机制在奔腾III处理器中引入IA32架构。这种机制是否可用可以通过PSE36特征位来判断(执行源操作数为1的CPUID指令后,EDX寄存器的位17)。

如表3-3中所示,如下的标志必须被设置或者清零来启用PSE36分页机制:

- PSE36 CPUID特征标志,当置位时,表示可以使用PSE36分页机制
- CRO寄存器中的PG标志(位 31),置为1,启用分页
- CR4寄存器中的PAE标志(位 5),置为0,禁用PAE分页机制。

- CR4寄存器中的PSE标志(位 4)和页目录项中的PS标志,置为1,启用页尺寸扩展来使用4MB页。
- 或者将CR4寄存器中的PSE标志(位 4)置为1,将页目录项中的PS标志置为0来使用32位寻址的4KB页(4GB以下)。

图3-22显示了如何用扩展的页目录项将32位线性地址映射到36位物理地址。这里,线性地址分为两部分:

- 页目录项一位22到位35,给出了一个表项在页目录中的偏移量。该表项给出了一个36 位地址的高14位以确定一个4MB页的基地址
- 页偏移量一位0到位21给出了一个物理地址在页中的偏移量

这种分页方法可以将1024个页映射到64GB物理地址空间。




Figure 3-22. Linear Address Translation (4-MByte Pages)

图3-23显示了使用4MB页和36位物理地址时的页目录项的结构。3.7.6.节 "页目录和页表项"描述了位0到位11中的各个标志和域的功能。






Figure 3-23. Format of Page-Directory Entries for 4-MByte Pages and 36-Bit Physical Addresses

# 3.10.段到页的映射

访问控制信息。

分段和分页机制为IA32架构提供了很多方法来进行内存管理。当分段和分页结合起来,可以通过几种不同的方法来将段映射到页。比如说,在平坦寻址环境中,代码,数据和堆栈模块被映射到一个或者多个段(最大为4GB),这些段共享同一个线性地址范围(见图3-2)。本质上来说,段对应用程序和操作系统是不可见的。如果使用分页,分页机制可以将单一的线性地址空间(只有一个段)映射到虚拟内存。每个进程(任务)都可以有自己的大线性地址空间(包含在它自己的段中),通过它自己的页目录和页表集合将线性地址空间映射到虚拟内存。

段的尺寸可以比页的尺寸小。如果某个段在一个不与其他段共享的页内,该页内其他的内存就浪费了。一个小的数据结构,比如说,一个一字节的信号量,如果它将它自己放在一个页内,它就占据了4KB的空间。如果使用多个信号量,将它们打包以后放在一个页内会更加高效。

IA32架构并不强制规定页边界与段边界之间的对应关系。一个页可以包含一个段的结尾和另外一个段的开始。与之对应的,一个段可以包含一个页的结尾和另外一个页的开始。如图3-24中所示,让每个段都有其自己的页表是一种结合分页和分段机制,简化内存管理软件的方法。这个方法让每个段在页目录中有一个单独的表项,它提供了将整个段分页的




Figure 3-24. Memory Management Convention That Assigns a Page Table to Each Segment

# 3.11. TRANSLATION LOOKASIDE BUFFERS (TLBS)

处理器将最近使用过的页目录和页表项存放在on-chip的缓存中,这种缓存叫做转换后备缓冲区或者TLBs。P6和奔腾系列处理器中,数据和指令有各自的TLBs。而且在P6系统处理器中,4KB和4MB的页有各自的TLBs。CPUID指令可以用来得知P6和奔腾系列处理器的TLB的大小。

大多数分页操作都是使用TLBs中的内容来进行的。仅当请求页时,进行地址转换所需的信息并不在TLBs中时,才需要为访问内存中的页目录和页表而花费总线周期。

应用程序和一般任务(特权级大于0)是无法访问TLBs的;也就是说,应用程序不能使TLBs 无效。只有操作系统和特权级为0的进程可以使TLBs无效或者让选定的TLB无效。每当一个页目录或者页表项有变化时(包括"存在"标志被设置为0),操作系统都要立即将TLB中的相应项变为无效,这样,当下次引用这个项的时候,可以更新它。

每当装载CR3寄存器时,所有的(非全局的)TLB都自动失效(除非某个页或者页表项的G标志被置位,这个在本节后续部分有描述)。有两种方式来装载CR3寄存器:

● 显示的,使用MOV指令,比如:

MOV CR3, EAX

在这里EAX寄存器包含有一个适当的页目录基址。

● 隐式的,通过执行任务切换来自动改变CR3寄存器的内容。

INVLPG指令是用来使某个在TLB中的页表项失效的。通常,这个指令只是使单个的TLB项失效,然而,有的时候,这条指令能够不仅仅让所指定的项失效,而且能让所有的TLBs失效、



这条指令会忽略页目录或者页表项的G标志(参看下一段落)。

为了避免在任务切换时或者装载CR3寄存器时,TLBs中频繁使用的页被自动置为失效,可以使用(在奔腾pro处理器中引入)CR4寄存器中的"启用全局页"标志和页目录项或页表项中的"全局(G)"标志(位8)。(更多关于"全局"标志的信息,请参看3.7.6节"页目录项和页表项")

当处理器为了一个全局页,装载一个页目录或者页表项到TLBs,这个表项将不确定的保留在TLB中。能够肯定地使全局页表项失效的方法如下:

- 清除PGE标志,TLB就失效了
- 执行INVLPG指令来使某个TLB中特定的页目录或页表项失效。

更多关于使TLBs失效的信息,请参看10.9.节 "使TLB失效"。

# 第5章 中断和异常处理



(这一章是 wykr3879 翻译的, 感谢他的辛苦工作!)

声明:

红字体是感觉翻的不好的,或是不确切是否该如此翻译。其后是原文。 直接使用原文则是不知该如何翻❸

这一章描述在保护模式下的处理器处理中断和异常的机制。这里提到的绝大多数内容同样适用于实地址(real-address)和虚拟-8086模式(virtual-8086 mode)方式下的中断和异常处理机制。参考第 15章"调试和行为(性能)检测"中有关实地址和虚拟-8086模式下中断和异常处理机制的区别的描述。

## 5.1.中断和异常概述

中断和异常是强制性的执行流的转移,从当前正在执行的程序或任务转移到一个特殊的称作句柄的例程或任务。当硬件发出信号时,便产生中断,中断的产生同正在执行的程序是异步的,即中断的产生是随机的。其用于处理处理器的外部事件,比如为外设服务的请求。使用 INT n 指令,软件也可以产生中断。异常是在处理器执行指令的过程中发现错误而产生的,比如除数为零。处理器可以检测出多种不同的错误,包括保护异常,页错误,内部机器错误。P6 家族和 Pentium 处理器还允许当出现硬件错误和总线错误时产生硬件检测异常。

处理器的中断和异常处理机制使中断和异常的处理对于应用程序和操作系统或可执行程序来说是透明的。当处理器收到中断信号或检测到异常时,便挂起当前正在运行的进程或任务,而转去执行中断或异常处理例程。中断或异常处理例程执行完之后,处理器继续被中断的进程或任务。被中断的进程或任务继续执行,就像从未被打断过一样,只有两种情况例外:无法从发生的异常恢复,中断使当前的程序终止。

本章描述了处理器在保护模式下的中断和异常的处理机制。在本章的最后给出了异常和异常产生条件的详细描述。参考第 16 章,模拟 8086,以获得实地址和虚拟 8086 模式下的中断和异常的处理机制。

## 5.1.1.中断源

处理器接收到的中断有两个来源:

外部(硬件产生的)中断 软件产生的中断

#### 5.1.1.1.外部中断

外部中断是通过处理器的引脚接收的,也可以通过局部 APIC 串行总线接收。P6 家族或Pentium 处理器上主要的中断引脚是连接到局部 APIC 的 LINT[1: 0]两个引脚(参考 7.5, "高级可编程中断控制器"(Advanced Programmable Interrupt Controller(APIC)),当局部 APIC 被关闭时,这两个引脚被分别配置成 INTR 和 NMI 引脚。当信号由 INTR 引脚传递给处理器时,便发生了一个外部中断,处理器从系统总线读取由外部中断控制器(如 8259A,参考 5.2.,"异常和中断向量")发来的中断向量号。若信号从 NMI 引脚传递进来,则发生的是一个不可屏蔽中断(NMI),其向量号为 2。

当 APIC 打开时,可通过 APIC 向量表对 LINT[1:0]引脚编程,使其和处理器的任意异常和中断向量绑定。

处理器局部 APIC 能够和系统上的 I/O APIC 相连。由 I/O APIC 引脚接收到的外部中断能通过 APIC 串行总线(PICD[1:0]引脚)传达到局部 APIC。I/O APIC 决定中断向量号并将其送往局部 APIC。当一个系统拥有多个处理器时,处理器之间也可通过 APIC 串行总线相互传递中断信号。

Intel486 和早期的 Pentium 处理器不具有芯片内建的局部 APIC,因而也没有 LINT[1:0]引脚。这些处理器却有专用的 NMI 和 INTR 引脚。对于这些处理器,外中断由系统板上的中断控制器(8259A)产生,这些信号由 INTR 引脚传递给处理器。

处理器具有另外一些也可以产生处理器中断的引脚,但本章的讨论并不适用于这些中断的处理。这些引脚有: RESET#, FLUSH#, STPCLK#, SMI#, R/S#, 和INIT#。Which of these pins are included on a particular Intel Architecture processor is implementation dependent.

这些引脚的功能在各自处理器的参考书中有描述。12 章也对 SMI#做了介绍。

#### 5.1.1.2. 可屏蔽硬件中断

任何通过 INTR 引脚或局部 APIC 传递到处理器的外部中断都被称作可屏蔽硬件中断。通过 INTR 引脚传递的可屏蔽硬件中断可使用所有 Intel 架构定义的中断向量( $0^2255$ ); 而通过 局部 APIC 传递的部分只能使用  $16^2255$  号向量。

使用 EFLAGS 寄存器的 IF 位就可以屏蔽全部可屏蔽硬件中断(参考 5.6.1. "屏蔽可屏蔽硬件中断")。注意当 0 号中断到 15 号中断通过局部 APIC 传递时,APIC 会指出错误的向量号。(Note that when interrupts 0 through 15 are delivered through the local



APIC, the APIC indicates the receipt of an illegal vector.)

#### 5.1.1.3. 由软件产生的中断

将中断向量号作为 INT 指令的操作数即可通过 INT 指令在程序中产生中断。比如,指令 INT 35 即可调用第 35 号中断处理例程。

0 到 255 号中断均可使用 INT 指令调用。但是,当处理器预先定义好的 NMI 中断被这样调用时,处理器作出的响应与真正 NMI 中断发生时的响应并不一样。也就是说,执行 INT 2(NMI 的向量号)时, NMI 处理例程被调用,但是处理器的 NMI 硬件处理并未被激活。

注意: EFLAGS 的 IF 位并不能屏蔽由 INT 指令产生的中断。

#### 5.1.2. 异常源

处理器接收的异常信号有三个来源:

处理器检测到的程序错误异常

软件产生的异常

机器检测异常

## 5.1.2.1. 程序错误异常

在应用程序执行过程中,或操作系统执行中,当检测到程序错误时,处理器产生一个或多个异常。Intel 为每个处理器可检测到的异常定义了一个向量号。异常又进一步被划分为错误,陷阱和终止(参考 5. 3., "异常分类")。

#### 5.1.2.2. 软件产生的异常

INTO, INT 3 和 BOUND 指令允许在软件中产生异常。这些指令允许在指令流中检测指定的异常条件。例如, INT 3 产生一个中断异常。

INT n 指令可以在软件中用来模拟某个异常,但有一点要注意。若该指令中的 n 指向 Intel 定义的某个异常,处理器便会产生一个指向相应的中断,接着就是调用相应的处理例程。这其实就相当于一个中断,处理器并不将出错码压入堆栈。于是,即便该异常原本有一个出错码,这时也被略去了。但对于那些带有出错码的异常处理例程,它们退出时会试图去弹出一个并不存在的出错码。此时,处理例程将 EIP 认为是错误码而弹出,而将一个无关的值弹出给 EIP,于是程序返回到一个错误的地方去了。

#### 5.1.2.3. 机器检测异常

P6 系列和 Pentium 处理器同时提供了内部和外部的机器检测机制,用来检查内部芯片部件的操作和总线传输。这些机制组成了扩展异常机制(并不能独立完成)。当检测到一个机器

检测错误时,处理器发出一个机器检测异常(18号向量),并返回一个出错码。参考本章后面的"18号中断——机器检测异常(#MC)"和13章,机器检测结构。

## 5.2.异常和中断向量

处理器为每个异常和中断分配了一个识别码,称作向量。表 5-1 列出了异常和中断向量的分配情况,该表还提供了每个向量的异常类型,某个异常是否含有出错码,并给出了异常和中断源。

向量号从 0 到 31 被分配给异常和 NMI 中断使用。但目前的处理器还未使用完全部的这 32 个向量。未使用的向量号保留给将来使用。不要将其移做它用。

32 到 255 之间的向量号提供给用户使用。这些中断不在 Intel 的保留部分之列,一般被分配给外部 I/0 设备,允许它们通过某个外部硬件中断机制(5.1.1.,"中断源有叙述")向处理器传递信号。

## 5.3.异常分类

在不失进程执行连续性的同时,按引起异常的指令能否重新执行,且依据它们被报告的方式,异常分为错误,陷阱和终止三种情况。

#### 错误

错误是一种通常能够被修正的异常,一旦修正,程序能够不失连续性地接着执行。当报告错误发生时,处理器将机器状态恢复到执行错误之前的状态。错误处理例程的返回地址(CS和 EIP 的存储值)指向产生错误的指令,而不是产生错误指令之后的那条指令。

注意: 只有少数几个异常被报告为错误, but under architectural corner cases, 它们是不可恢复的,且处理器的上下文中的内容也会有部分丢失。一个例子: 当执行 POPAD 指令是堆栈越过了堆栈段的尾部。异常处理例程会看到 CS: EIP 恢复原样,就好象 POPAD 从未执行,但处理器状态却被改变了(通用寄存器)。这种情况被视为程序错误,若应用程序产生这样的错误则会被操作系统终止。

#### 陷阱

陷阱是一种异常,当引起陷阱的指令发生时,马上产生该异常。陷阱允许程序不失连续性 的继续执行。陷阱处理例程的返回地址指向引起陷阱指令的下一条指令。

## 终止



终止是另一种异常,它并不总是报告产生异常的指令的确切位置,也不允许引起终止的进 程或任务重新执行。终止被用来报告严重错误,比如硬件错误,不一致或非法系统表值。

Table 5-1. Protected-Mode Exceptions and Interrupts

Table 5-1. Protected-mode Exceptions and interrupts									
Vector No.	Mne- monic	Description	Туре	Error Code	Source				
0	#DE	Divide Error	Fault	No	DIV and IDIV instructions.				
1	#DB	Debug	Fault/ Trap	No	Any code or data reference or the INT 1 instruction.				
2	_	NMI Interrupt	Interrupt	No	Nonmaskable external interrupt.				
3	#BP	Breakpoint	Trap	No	INT 3 instruction.				
4	#OF	Overflow	Trap	No	INTO instruction.				
5	#BR	BOUND Range Exceeded	Fault	No	BOUND instruction.				
6	#UD	Invalid Opcode (Undefined Opcode)	Fault	No	UD2 instruction or reserved opcode.				
7	#NM	Device Not Available (No Math Coprocessor)	Fault	No	Floating-point or WAIT/FWAIT instruction.				
8	#DF	Double Fault	Abort	Yes (Zero)	Any instruction that can generate an exception, an NMI, or an INTR.				
9		Coprocessor Segment Overrun (reserved)	Fault	No	Floating-point instruction. <sup>2</sup>				
10	#TS	Invalid TSS	Fault	Yes	Task switch or TSS access.				
11	#NP	Segment Not Present	Fault	Yes	Loading segment registers or accessing system segments.				
12	#SS	Stack-Segment Fault	Fault	Yes	Stack operations and SS register loads.				
13	#GP	General Protection	Fault	Yes	Any memory reference and other protection checks.				
14	#PF	Page Fault	Fault	Yes	Any memory reference.				
15	_	(Intel reserved. Do not use.)		No					
16	#MF	Floating-Point Error (Math Fault)	Fault	No	Floating-point or WAIT/FWAIT instruction.				
17	#AC	Alignment Check	Fault	Yes (Zero)	Any data reference in memory. <sup>3</sup>				
18	#MC	Machine Check	Abort	No	Error codes (if any) and source are model dependent.4				
19	#XF	Streaming SIMD Extensions	Fault	No	SIMD floating-point instructions <sup>5</sup>				
20-31	_	Intel reserved. Do not use.							
32- 255	_	User Defined (Nonreserved) Interrupts	Interrupt		External interrupt or INT <i>n</i> instruction.				

- 1. The UD2 instruction was introduced in the Pentium® Pro processor.
- Intel Architecture processors after the Intel386™ processor do not generate this exception.
   This exception was introduced in the Intel486™ processor.
- 4. This exception was introduced in the Pentium<sup>®</sup> processor and enhanced in the P6 family processors.

  5. This exception was introduced in the Pentium<sup>®</sup> III processor.

## 5.4.程序或任务的继续执行

为了使"从中断或异常处理例程返回的"被中断的程序或任务能继续执行,除"终止"之外的所有异常均严格地在前一条指令结束而下一条指令未开始执行时被报告,中断也是在该时刻被检测的。

对于错误类的异常,返回地址指向产生错误的指令。所以当从错误处理例程返回时,产生错误的指令将重新被执行。重新执行产生错误的指令通常用来处理当访问操作数受挫时的异常情况。最常见的例子是页错误异常(#PF),当某一进程或任务访问某一页中的操作数而该页并不在内存中时,将会发生这种异常。这时,异常处理例程在将所引用的页面加载到内存后,被中断的进程会从产生错误的指令处重新开始执行。处理器保存必要的寄存器和栈指针,以便被中断的进程或任务恢复到产生错误之前的状态,这就保证了出错指令的重新执行对被中断的进程或任务来说是透明的。

对陷阱类异常来说,返回地址指针指向的是产生陷阱指令的下一条指令。当一条转移指令执行过程中检测到陷阱时,返回地址指针则反映了执行转向的情况。例如,当执行JMP指令时,检测到有陷阱异常,返回地址指针指向的是JMP的目的地址,而不是JMP指令后的下一条指令。所有的陷阱异常保证进程或任务的继续执行不失连续性。例如,溢出异常就属于陷阱。当这种异常发生时,返回地址指针指向的是INTO指令的下一条指令,该指令的作用是检查EFLAGS寄存器的0F位(溢出位)。该异常的陷阱处理例程解决(解析)了溢出条件。(The trap handler for this exception resolves the overflow condition.) 从陷阱处理例程返回时,进程或任务从INTO指令的下一条指令处开始执行。

终止类异常不支持进程或任务的继续执行。终止处理例程的作用是: 当有终止异常发生时, 收集处理器的各种相关诊断信息, 并关闭进程或系统。

中断则绝对保证了在不失连续性的条件下,使被中断的进程和任务能继续执行。返回地址指针指向发生中断时的下一条指令。对于带重复前缀的指令,中断发生在两次循环之间。

## 5.5.不可屏蔽中断(NMI)

在两种情况下产生不可屏蔽中断(NMI):

外部硬件向 NMI 引脚发信号

处理器从 APIC 串行总线上收到 NMI 模式的信号



当处理器从这两种中的任一种收到 NMI 时,便立即作出响应,调用由 2 号中断向量指向的处理例程。处理器还会调整某些硬件以保证在当前 NMI 处理例程完成前,不再接收任何中断信号,包括 NMI 中断(参考 5.5.1., "处理多个 NMI")。

NMI 不能被 EFLAGS 的 IF 位屏蔽。

可以将一个可屏蔽硬件中断重定向到 2 号向量,以调用 NMI 处理例程;但是,这种中断不是真正的 NMI 中断。真正的 NMI 可以激活处理器的硬件处理部分,只能由上面提到的两种情况产生 NMI。

# 5.5.1.处理多个 NMI

当NMI处理例程执行时,处理器会禁止响应后继产生的NMI请求,知道有IRET指令执行。This blocking of subsequent NMIs prevents stacking up calls to the NMI handler.建议使用中断门来调用NMI中断处理例程,以屏蔽可屏蔽硬件中断(参考5.6.1.,"屏蔽可屏蔽硬件中断")。

## 5.6.打开和关闭中断

根据处理器的状态和 EFLAGS 的 IF 位和 RF 位,处理器可以禁止某些中断的产生。详见下面的描述。

# 5.6.1.屏蔽可屏蔽硬件中断

\_\_\_\_\_

## 5.6. 多个异常或中断时的优先关系

如果在指令边界有多个异常或中断发生,处理器将以预定的顺序来为它们提供服务。表 5-3 显示了各类异常和中断源的优先关系。

\_\_\_\_\_

Table 5-2. SIMD Floating-Point Exceptions Priority

Priority	Description					
1(Highest)	Invalid operation exception due to SNaN operand (or any NaN operand for max, min, or certain compare and convert operations)					
2	QNaN operand <sup>1</sup>					
3	Any other invalid operation exception not mentioned above or a divide-by-zero exception <sup>2</sup>					
4	Denormal operand exception <sup>2</sup>					
5	Numeric overflow and underflow exceptions possibly in conjunction with the inexact result exception <sup>2</sup>					
6(Lowest) Inexact result exception						

## 5.8.中断描述符表 (IDT)

中断描述符表(IDT)为每一个异常或中断向量对应的例程或任务分配了一个门描述符。同GDT 和诸多 LDT 一样,IDT 也是由一系列由 8 个字节组成的描述符组成的(在保护模式下)。和 GDT 不同的是,IDT 中的第一个元不是 NULL 描述符。异常或中断向量号乘上 8 即可得到 IDT 中的描述符的索引(即门描述符包含的字节数)。由于只有 256 个中断或异常向量,所以 IDT 不必包含多于 256 个描述符。并且可以包含不足 256 个的描述符,因为只有那些确实发生的异常或中断才需要一个描述符。所有 IDT 中的空描述符须将存在位置位 0。



Table 5-3. Priority Among Simultaneous Exceptions and Interrupts

Priority	Descriptions
1 (Highest)	Hardware Reset and Machine Checks - RESET - Machine Check
2	Trap on Task Switch - T flag in TSS is set
3	External Hardware Interventions - FLUSH - STOPCLK - SMI - INIT
4	Traps on the Previous Instruction - Breakpoints - Debug Trap Exceptions (TF flag set or data/I-O breakpoint)
5	External Interrupts - NMI Interrupts - Maskable Hardware Interrupts
6	Faults from Fetching Next Instruction - Code Breakpoint Fault - Code-Segment Limit Violation <sup>1</sup> - Code Page Fault <sup>1</sup>
7	Faults from Decoding the Next Instruction - Instruction length > 15 bytes - Illegal Opcode - Coprocessor Not Available
8 (Lowest)	Faults on Executing an Instruction - Floating-point exception - Overflow - Bound error - Invalid TSS - Segment Not Present - Stack fault - General Protection - Data Page Fault - Alignment Check - SIMD floating-point exception

### 注释:

1. 对 Pentium 和 Intel486 处理器来说,代码段限长违规和代码页错误异常被赋以优先级7。

The base addresses of the IDT should be aligned on an 8-byte boundary to maximize performance

of cache line fills. 限长以字节为单位,其与段基的和即为最后一个合法字节的地址。若限长为0,则合法字节只有一个。因为IDT总是包含8字节的描述符项,所以限长为8的倍数减一。

IDT可存在于线性地址空间的任意位置。如图5-1,处理器使用IDTR寄存器寻址IDT。该寄存器包含32位的基址和16位的限长。




Figure 5-1. Relationship of the IDTR and IDT

LIDT和SIDT指令分别用来装载和保存IDTR寄存器的值。LIDT指令使用包含基址和限长的内存操作数装载IDTR寄存器。该指令只有当CPL为0时才能使用。通常在操作系统的初始化代码中创建IDT时才被用到。SIDT指令将IDTR寄存器中的基址和限长保存到内存操作数中。可在任何特权级上使用。

如果引用的向量超过了IDT的限长,将发生通用保护错误(#GP)。

# 5.9.IDT 描述符

IDT 可以包含以下三种门描述符:

任务门描述符

中断门描述符

陷阱门描述符

图 5-2 示出了任务门,中断门和陷阱门三种描述符的格式。IDT 中使用的任务门的格式同GDT 或 LDT 中使用的任务门的完全一样(参考 6. 2. 4.,"任务门描述符")。任务门中包含异常或中断处理任务的 TSS 的段选择符。






Figure 5-2. IDT Gate Descriptors

中断门和陷阱门同调用门(参考 4.8.3.,"调用门")非常相似。它们包含一个远指针(段选择符和位移),处理器用其来将执行流转移至异常或中断处理代码段中的处理例程。这些门在处理器处理 EFLAGS 的 IF 位的方式上有所不同(参考 5.10.1.2.,"异常或中断对标志位的使用")。

# 5.10.异常和中断处理

处理器对异常和中断调用的处理方式与用 CALL 指令调用例程和任务的处理十分相近。响应 异常和中断时,处理器将异常或中断向量作为 IDT 中描述符的索引。若该索引指向一个中 断门或陷阱门,那么处理器会象处理 CALL 指令引用调用门一样,引用异常或中断例程。(参 考 4. 8. 2. ,"门描述符",一直到 4. 8. 6. ,"从被调用例程返回")。若该索引指向的是任务门, 处理器会执行任务切换,切换到异常或中断处理例程,与用 CALL 指令调用一个任务门相近(参考 6.3.,"任务切换")。

## 5.10.1 异常或中断处理例程

中断门或陷阱门引用一个异常或中断处理例程,这个例程运行于当前执行任务的上下文中 (参考图 5-3)。门中的段选择符指向位于 GDT 或当前 LDT 中的可执行代码段的段描述符。 门描述符中的偏移字段指向异常或中断处理例程的入口。




Figure 5-3. Interrupt Procedure Call

当处理器转去执行一个异常或中断处理例程时,会将 EFLAGS 寄存器,CS 寄存器,EIP 寄存器的当前值保存进栈(参考图 5-4)。(CS 和 EIP 寄存器为中断提供了一个返回地址指针。)如果异常同时产生了一个出错码,则该值也会压入栈中,位于 EIP 之后。[译者注: 从图 5-4,可以看到,若未发生特权级的改变,被中断的进程和处理例程使用的是同一个堆栈,



即被中断进程的堆栈;而特权级发生改变时,则被中断的进程和处理例程将使用是不同的堆栈,而此时堆栈的指针由 TSS 中的相应字段给出。即处理例程使用的是被中断进程的高特权级堆栈,每个任务都有自己的独立的高特权级堆栈。这个问题在我学习保护模式的中断时一直困扰着我,故特别记在了这里。]




Figure 5-4. Stack Usage on Transfers to Interrupt and Exception-Handling Routines

如果处理例程和被中断的进程处于同一特权级,则处理例程使用当前堆栈。

若当处理例程将运行于更高一级的特权级上时,堆栈发生切换。这时,指向返回后使用的 栈指针也被压入栈中。(SS 和 ESP 用作处理例程返回后的栈指针。)而处理例程要使用的堆 栈段选择符和栈指针则从当前进程的 TSS 中得到。处理器将 EFLAGS, SS, ESP, CS, EIP, 还有出错码从当前进程的堆栈拷贝到处理例程的堆栈。

从异常或中断处理例程返回必须使用 IRET (或 IRETD) 指令。IRET 指令与 RET 指令的唯一不同在于前者将恢复标志位。只有当 CPL 为 0 时,EFLAGS 寄存器的 IOPL 位才恢复。IF 位只有在 CPL 小于或等于 IOPL 时才改变。参考第三章中"IRET/IRETD——中断返回",以获取有关 IRET 指令的完整描述。

如果在调用处理例程时堆栈发生了切换,则在返回时,IRET 指令还将切换回被中断进程的堆栈。

### 5.10.1.1.异常和中断处理例程的保护

异常和中断处理例程的特权级保护,同通过调用门的普通进程调用的特权级保护相似(参考 4.8.4.,"通过调用门访问代码段")。如果异常和中断处理例程的特权级比 CPL 底,则处理器不允许这种调用发生。否则将产生通用保护异常(#GP)。异常和中断处理例程的保护机制在以下几方面有差异:

因为中断和异常向量没有 RPL, 所以当发生中断和异常时, 并不检查 RPL。

仅当中断或异常由 INT n, INT 3, 或 INTO 指令产生时,处理器才检查中断或陷阱门的 DPL。此时,CPL 必须小于或等于门的 DPL。这种限制防止了运行于 3 级的应用程序或进程 使用软件中断来访问异常处理的关键代码,如页错误处理例程,因为这些例程位于更高一级的代码段中(数值上更小的特权级)。对于由硬件产生的中断和处理器检测到的异常,处 理器则忽略掉中断或陷阱门中的 DPL。

异常和中断的发生通常是随机的,这些特权规则有效地为异常和中断处理例程能运行在哪 些特权级加上了限制。下面提到的任一种技术都可避免特权级违例。

可以将异常或中断处理例程放到一致代码段中。这种技术只适用于仅访问堆栈上数据 的处理例程(例如,除法错误异常)。如果该例程需要访问数据段中的数据,则此数据段必 须能够被处在3级特权级的程序访问,这会导致数据无法处于保护之中。

可以将处理例程放到 0 特权级的非一致代码段中。则不管当前被中断进程或任务处于何级 CPL, 处理例程总能够运行。

#### 5.10.1.2. 异常或中断处理例程对标志位的使用

当通过中断门或陷阱门访问异常或中断处理例程时,在将 EFLAGS 寄存器的内容保存进栈后,处理器会清 EFLAGS 寄存器的 TF 位。(当调用异常和中断处理例程时,处理器在将 EFLAGS 寄存器的内容保存进栈后,还会清 VM,RF,和 NT 位。)清 TF 位则可以禁止指令跟踪,以使中断响应不受影响。后继的 IRET 指令则使用保存在栈中的 EFLAGS 寄存器中的值,恢复TF(和 VM,RF,及 NT)位。

中断门和陷阱门的唯一区别在于处理器处理 EFLAGS 寄存器的 IF 位的方式。当通过中断门访问异常或中断处理例程时,处理器清除 IF 位,以阻止另外的中断干扰当前的中断处理例程。后继的 IRET 指令用存储在栈中的 EFLAGS 的内容恢复 IF 的值。而通过陷阱门调用处理例程时,IF 位不受影响。



## 5.10.2.中断任务

当异常或中断处理例程通过 IDT 中的任务门被访问时,会发生任务切换。用另一个任务来处理异常或中断有下面几点好处。

被中断进程或任务的上下文被自动保存起来。

处理异常或中断时,允许处理任务使用新 TSS 的新的 0 特权级堆栈。若异常或中断发生时仍使用当前 0 特权级堆栈,则会搞糟堆栈,而通过任务门访问处理任务且使用新的 0 特权级堆栈可以防止系统崩溃。

通过给处理任务一个单独的地址空间,处理任务可以和其他任务隔离开来。这可由分配给它一个单独的 LDT 来实现。

用独立的任务来处理中断也有不利的一面,在任务切换时,要保存大量的机器状态,这比使用中断门要慢,最终导致中断延迟。

位于 IDT 中的任务门引用 GDT 中的某个 TSS 描述符(参考图 5-5)。切换到处理任务与普通的任务之间的切换完全一样(参考 6.3., "任务切换")。返回到被中断任务的链指针保存在处理任务 TSS 的链域字段中。如果异常导致了出错码,则出错码也被拷贝到了新任务的堆栈上。




Figure 5-5. Interrupt Task Switch

当操作系统中使用异常或中断处理任务时,就有两种机制可用于调度任务:软件调度(操作系统的一部分)和硬件调度(处理器中断机制的一部分)。当允许中断时,软件必须提供中断发生时被调度使用的中断任务。

# 5.11.出错码




Figure 5-6. Error Code



Table 5-1. Protected-Mode Exceptions and Interrupts									
Vector No.	Mne- monic	Description	Туре	Error Code	Source				
0	#DE	Divide Error	Fault	No	DIV and IDIV instructions.				
1	#DB	Debug	Fault/ Trap	No	Any code or data reference or the INT 1 instruction.				
2	_	NMI Interrupt	Interrupt	No	Nonmaskable external interrupt.				
3	#BP	Breakpoint	Trap	No	INT 3 instruction.				
4	#OF	Overflow	Trap	No	INTO instruction.				
5	#BR	BOUND Range Exceeded	Fault	No	BOUND instruction.				
6	#UD	Invalid Opcode (Undefined Opcode)	Fault	No	UD2 instruction or reserved opcode.				
7	#NM	Device Not Available (No Math Coprocessor)	Fault	No	Floating-point or WAIT/FWAIT instruction.				
8	#DF	Double Fault	Abort	Yes (Zero)	Any instruction that can generate an exception, an NMI, or an INTR.				
9		Coprocessor Segment Overrun (reserved)	Fault	No	Floating-point instruction. <sup>2</sup>				
10	#TS	Invalid TSS	Fault	Yes	Task switch or TSS access.				
11	#NP	Segment Not Present	Fault	Yes	Loading segment registers or accessing system segments.				
12	#SS	Stack-Segment Fault	Fault	Yes	Stack operations and SS register loads.				
13	#GP	General Protection	Fault	Yes	Any memory reference and other protection checks.				
14	#PF	Page Fault	Fault	Yes	Any memory reference.				
15	_	(Intel reserved. Do not use.)		No					
16	#MF	Floating-Point Error (Math Fault)	Fault	No	Floating-point or WAIT/FWAIT instruction.				
17	#AC	Alignment Check	Fault	Yes (Zero)	Any data reference in memory.3				
18	#MC	Machine Check	Abort	No	Error codes (if any) and source are model dependent.4				
19	#XF	Streaming SIMD Extensions	Fault	No	SIMD floating-point instructions <sup>5</sup>				
20-31	_	Intel reserved. Do not use.							

Table 5-1. Protected-Mode Exceptions and Interrupts

# 5.12.异常和中断参考

Interrupts

User Defined (Nonreserved)

下面的内容产生异常和中断的条件。按照向量码的顺序排列。这里提到的内容包括: 异常类型

Interrupt

指出异常是错误,陷阱,还是终止。有些异常既可以是错误也可以是陷阱,这有赖于错误是何时被检测到的。(这部分对中断不适用。)

External interrupt or INT *n* instruction.

### 描述

32-255

给出了某类异常或中断使用目的的一般性的描述。它描述了处理器如何处理异常或中

断的。

## 异常出错码

指示是否为异常保存出错码。如果是,则将描述出错码的内容。(这部分对中断并不适用。)

## 被保存的指令指针

指出返回时指令指针指向哪条指令。它也指示了该指针是否被用于重新执行出错指令。进程状态变化

描述了异常或中断对当前执行进程或任务产生的影响,和不是连续性的继续执行进程和任务的可能性。

0号中断——除法错异常(#DE)

异常类型 错误

描述