LAB 07

- 1 Projetar um decodificador 2:4, em nível de portas lógicas e validálo, através da simulação pelo Quartus.
- 2 Usando o projeto acima como um componente, projetar um decodificador 3:8. Validar através da simulação do Quartus.
- 3 Usando o projeto do it1m 1, como um componente, projetar um decodificador 4:16. Validar através da simulação do Quartus.

Entregar o projeto feito no papel, o screenshot da simulação e o(s) arquivo(s) VHDL.

Nome dos arquivos a serem entregues lab06_1.vhd, lab06_1.pdf lab06_21.vhd, lab06_22.vhd, lab06_2.pdf lab06_31.vhd, lab06_32.vhd, lab06_2.pdf