Arquitectura e Ingeniería de Computadores - 3^{er} Curso. Sol. del Examen 2º parcial 16/1/2023 Responde cada pregunta en una hoja distinta. Tiempo disponible: 2h30m

1. **(2.5 puntos)** Asumiendo la ejecución mostrada en el diagrama de instrucciones-ciclo adjuntado, en un procesador con ejecución fuera de orden y especulativo:

PC	Instruccion	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30	31	32	33
_text	1.d f0,a(r28)	IF	I	AC	L1	L2	WB	С																										
salto	1.d f2,x(r1)		IF	Ι	AC	-	L1	L2	WB	С																								
4104	mul.d f4,f2,f0			IF	Ι	-	-	-	-	M1	M2	МЗ	M4	М5	М6	М7	WB	С																
4108	1.d f6,y(r1)				IF	Ι	Ι	AC	L1	L2	WB	-	-	-	-	-	-	-	С															
4112	sub.d f4,f4,f6					if	IF	Ι	-	-	-	-	-	-	-	-	-	Α1	Α2	АЗ	Α4	WB	С											
4116	s.d f4,z(r1)							IF	Ι	AC	-	-	-	-	-	-	-	-	-	-	-	-	-	С	L1	L2								
4120	dadd r1,r1,8								IF	I	Ε1	WB	-	_	_	_	_	-	_	_	_	-	_	_	С									
4124	bne r1, r2, salto									IF	Ι	-	E1	WB	-	-	-	-	-	-	-	-	-	-	-	С								
salto	1.d f2,x(r1)										IF	I	AC	L1	L2	WB	-	-	-	-	-	-	-	-	-	-	С							
4104	mul.d f4,f2,f0											IF	Ι	I	I	I	Ι	M1	M2	МЗ	M4	М5	М6	М7	WB	-	-	С						
4108	1.d f6,y(r1)												if	if	if	if	IF	Ι	AC	L1	L2	-	WB	-	-	-	-	-	С					
4112	sub.d f4,f4,f6																	IF	I	Ι	Ι	Ι	_	-	-	A1	A2	А3	A4	WB	С			
4116	s.d f4,z(r1)																		if	if	if	IF	I	Ι	Ι	I	Ι	AC	_	-	-	С	L1	L2
4120	dadd r1, r1, 8																						if	if	if	if	IF	Ι	E1	-	WB	_	С	
4124	bne rl.r2.salto																											TF	Т	_	_	E1	WB	С

Responde y **justifica detalladamente** cada una de las siguientes preguntas:

- a) Para cada ciclo de parada y/o conflicto estructural, indica en qué ciclo se produce y cual es su causa.
- b) Para la instrucción que ejecuta I en el ciclo 4, indica al final de qué ciclo se termina de calcular el resultado de la operación, al final de qué ciclo se escribe dicho resultado en el ROB y al final de qué ciclo se traslada el resultado al banco de registros.
- c) Suponiendo que el reorder bufer está inicialmente vacío y su primera entrada es la 0, considera el ciclo de reloj 13 y responde:
 - 1) Indica el estado de los registros F0, F2, F4, F6 y R1 al final del ciclo. Para cada registro indica su valor y su etiqueta.
 - 2) Muestra el contenido de la estaciones de reserva de suma y multiplicación en coma flotante que estén ocupadas al final del ciclo.
 - 3) Muestra el contenido del ROB correspondiente a la instrucción 1.d f6, y (r1) al final del ciclo.

Asume que el contenido inicial de los registros y la memoria es:

	r1	r2	r28	a+8192	x+8192	y+8192
valor	8192	8224	8192	5.0	1.0	-1.0

Los registros no mostrados contienen el valor 0.

Solución:

- a) Para cada ciclo de parada y/o conflicto estructural, indica en qué ciclo se produce y cual es su causa.
 - Ciclo 5. Conflicto por no tener un bufer de lectura disponible.
 - Ciclos 12, 13, 14, 15. Conflicto por no tener una estación de reserva disponible de multiplicación/división en coma flotante.
 - Ciclos 18, 19, 20. Conflicto por no tener estación de reserva disponible de suma/resta en coma flotante.
 - Ciclo 21. Conflicto por no tener disponible el bus común de datos (WB).
 - Ciclos 22, 23, 24, 25. Conflicto por no tener buffer de escritura disponible.
 - Ciclo 29. Conflicto por no tener disponible el bus común de datos (WB).
- b) Para la instrucción que se lanza en el ciclo 4, indica al final de qué ciclo se termina de calcular el resultado de la operación y en qué ciclo se escribe el resultado en el banco de registros.

- Se obtiene el resultado en el ciclo 15.
- Se escribe el ROB en el ciclo 16.
- Se escribe el resultado en el banco de registros en el ciclo 17.
- c) Suponiendo que el reorder buffer está inicialmente vacío y su primera entrada es la 0, considera el ciclo de reloj 13 y responde:
 - 1) Indica el estado de los registros F0, F2, F4, F6 y R1 al final del ciclo. Para cada registro indica su valor y su etiqueta.

	F0	F2	F4	F6	R1
rob		#8	#4	#3	#6
valor	5.00	1.00			8192

2) Muestra el contenido de la estaciones de reserva de suma y multiplicación en coma flotante que estén ocupadas al final del ciclo.

Est. reserva	Ocup.	Op	Q1	V1	Q2	V2	rob	result
a1	SI	-	#2			-1.0	#4	
m1	SI	*		1.0		5.0	#2	

3) Muestra el contenido del ROB correspondiente a la instrucción 1.d f6, y (r1) al final del ciclo.

#	Ocup.	instr	Complet.	dest	value	Pred.
#3	SI	1.d f6,y(r1)	Sí	F6	-1.0	

2. (3 puntos) Se dispone de un procesador MIPS64 superescalar de 2 vías con ejecución fuera de orden y especulación hardware basada en el algoritmo de Tomasulo. Las instrucciones atraviesan las siguientes etapas: IF (búsqueda de instrucciones), I (decodificación y lanzamiento de las instrucciones), En (ejecución en el operador multiciclo correspondiente), WB (escritura en los buses comunes de datos) y C (confirmación de las instrucciones). El ROB tiene 32 entradas, identificándose la primera de ellas como entrada #0. El procesador dispone de un predictor de saltos del tipo Branch Target Buffer (BTB) de 2 bits que ofrece la predicción al final de la etapa IF. La fase IF proporciona dos instrucciones alineadas en una dirección múltiplo de 8.

Las características de las unidades funcionales son las siguientes:

	Nº Operadores	Latencia	Características
Carga/Almacenamiento	2	2	Segmentada; 4 buffers de lectura y 4 de escritura
Suma/Resta CF	1	2	Segmentada; 16 estaciones de reserva
Mult./Div.	1	3	Segmentada; 16 estaciones de reserva
Enteros/Saltos	2	1	8 estaciones de reserva

Se pretende evaluar el comportamiento del procesador ante el siguiente bucle, el cual calcula por aproximación la raíz cuadrada del operando c, depositando el resultado en q.

```
.data
c:
        .double 60
                            :Radicando
        .double 7
                            ; resultado, inicializado con la aproximación
q:
        .double 2
dos:
                            ;auxiliar
        .text 4096
        dadd r1, r0, r0
        dadd r2, r0, #4
                            ; 4 iteraciones
        1.d f2, dos($qp)
        1.d f0,c($qp)
        1.d f1,q($gp)
        mul.d f3, f2, f1
loop:
        div.d f4, f1, f2
        div.d f3, f0, f3
        add.d f1, f3, f4
        dadd r1, r1, #1
        bne r1, r2, loop
        s.d f1,q($qp)
        trap #0
```

- a) Completa la tabla adjunta con el diagrama de instrucciones/tiempo correspondiente a la ejecución del programa. Incluye desde la instrucción dadd r1, r0, r0 hasta la instrucción mul.d f3, f2, f1 de la segunda iteración; y desde el ciclo 1 hasta el ciclo en el que se realiza la fase C de la instrucción mul.d f3, f2, f1 de la segunda iteración. Considera que el predictor acierta y que al inicio de la ejecución el ROB y las estaciones de reserva están vacías, y que los registros no tienen marcas.
- b) Indica el tiempo que consume una iteración cuando el predictor acierta.
- c) Sabiendo que en la última iteración el predictor falla, incurriendo en una *penalización* de 36 ciclos de reloj, y que el bucle mostrado realiza 4 iteraciones, calcula el tiempo de ejecución *total* del programa. Incluye la ejecución de las instrucciones de inicialización y de la instrucción s.d f1, q(\$gp) hasta que realiza la etapa C. Recuerda que en la primera iteración el predictor acierta.

Solución:

a) Completa la tabla adjunta con el diagrama de instrucciones/tiempo correspondiente.

```
PC Instruccion 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 

_text dadd r1,r0,r0 IF I E1 WB C

4100 dadd r2,r0,4 IF I E1 WB C
```

```
4104
       1.d f2, dos(r28)
                           IF I AC L1 L2 WB C
4108 l.d f0,c(r28)
                          IF I AC L1 L2 WB C
4112 l.d f1,q(r28)
loop mul.d f3,f2,f1
                             IF I AC L1 L2 WB C
IF I - - - - M1 M2 M3 WB C
4120
       div.d f4,f1,f2
                                IF I - - - M1 M2 M3 WB C
4124 div.d f3,f0,f3
                                                 - - - M1 M2 M3 WB C
                                   A1 A2 WB C
4128
       add.d f1,f3,f4
4132
      dadd r1, r1, 1
4136
       bne r1, r2, loop
                                      IF I -
                                              E1 WB -
4140
      s.d f1,q(r28)
4112
        1.d f1,q(r28)
                                         IF X
loop mul.d f3, f2, f1
                                         IF I
```

- b) Indica el tiempo que consume una iteración cuando el predictor acierta.
 - A partir del cronograma, podemos obtener que la contribución de una iteración cuando el predictor acierta es de 4 ciclos de reloj.
- c) Sabiendo que en la última iteración el predictor falla, incurriendo en una penalización de 36 ciclos de reloj, y que el bucle mostrado realiza 4 iteraciones, calcula el tiempo de ejecución total del programa. Incluye la ejecución de las instrucciones de inicialización y de la instrucción s.d f1, q(\$gp) hasta que realiza la etapa C. Recuerda que en la primera iteración el predictor acierta.

Como el código realiza 4 iteraciones, se consumen $4 \times 4 = 16$ ciclos. La última iteración se predice incorrectamente, lo que origina 36 ciclos adicionales. Por otra parte, las instrucciones de inicialización contribuyen en 2 ciclos adicionales y la instrucción de almacenamiento necesita 6 ciclos más para completarse (o 4 si consideramos hasta Commit). La suma de todos estos tiempos es de:

 $T_e = 4 \times 4 + 36 + 2 + 6 = 60$ ciclos.

3. (2.5 puntos) Un procesador con arquitectura load/store y ejecución en orden, trabaja con un reloj a 1 GHz y dispone de dos niveles de memoria cache.

El primer nivel dispone de memorias cache separadas para instrucciones y datos, 32 KB en cada caso. Para la cache de instrucciones se observa una tasa de fallos de lectura del 1.2 %. Para la cache de datos se observan unas tasas de fallos de lectura y escritura del 3 % y del 4 % respectivamente. Ambas tienen un tiempo de acierto de 1 ciclo de procesador.

La memoria cache de segundo nivel tiene un tamaño de 128 KB, un tiempo de acierto de 10 ciclos de procesador y una tasa de fallos del 45 %.

El tiempo promedio necesario para obtener un bloque de memoria principal es de 100 ciclos de procesador y se ha observado que el CPI es de 1.9 cuando no se producen fallos de cache.

Finalmente, todas las medidas se han obtenido con una carga de prueba formada por un programa que ejecuta 100 millones de instrucciones donde un $25\,\%$ son instrucciones load y un $15\,\%$ instrucciones store.

Se plantean dos modificaciones con la intención de mejorar las prestaciones:

- 1) Introducir buffers de escritura para la cache de primer nivel.
- 2) Sustituir la memoria cache de segundo nivel por otra memoria cache que tiene una tasa de fallos del 35 % y un tiempo de acierto de 15 ciclos de procesador.

Se pide:

- a) Calcula el tiempo de ejecución en segundos del programa de prueba para la configuración original del procesador.
- b) ¿Las modificaciones propuestas mejoran realmente las prestaciones del procesador? Cuantifica para cada caso la mejora, si procede.
- c) La nueva memoria cache introducida en la modificación 2), ¿será de mayor o menor tamaño que la original? Justifica tu respuesta.
- d) Si se hubieran realizado las medidas usando un programa de prueba distinto, ¿cuáles de los siguientes valores hubieran podido variar, aunque fuera sutilmente? Justifica tu respuesta.
 - Tasas de fallos en L1 y L2
 - CPI en ausencia de fallos de cache
 - Tiempo promedio acceso bloque en memoria principal
 - Número de instrucciones ejecutadas
 - Porcentaje de instrucciones load y store
 - Tiempo de acierto en cache L1 y L2

Solución:

a) Calcula el tiempo de ejecución en segundos del programa de prueba para la configuración original del procesador.

$$\begin{split} T_{e} &= T_{CPU} + T_{I} + T_{D_{R}} + T_{D_{W}} \\ T_{CPU} &= I \times CPI \times T = 100 \cdot 10^{6} \times 1,9 \times 10^{-9} = 0,19 \ segundos \\ PF_{L1} &= TA_{L2} + TFL2 \times PF_{L2} = 10 + 0,45 \times 100 = 55 \ ciclos \\ PF_{L1} &= PF_{I} = PF_{R} = PF_{W} \\ \\ T_{I} &= I \times API_{I} \times TF_{I} \times PF_{I} \times T = 100 \cdot 10^{6} \times 1 \times 0,012 \times 55 \times 10^{-9} = 0,066 \ segundos \\ T_{D_{R}} &= I \times API_{R} \times TF_{R} \times PF_{R} \times T = 100 \cdot 10^{6} \times 0,25 \times 0,03 \times 55 \times 10^{-9} = 0,041 \ segundos \end{split}$$

$$T_{D_W} = I \times API_W \times TF_W \times PF_W \times T = 100 \cdot 10^6 \times 0.15 \times 0.04 \times 55 \times 10^{-9} = 0.033 \ segundos$$

$$T_e = T_{CPU} + T_I + T_{D_R} + T_{D_W} = 0.19 + 0.066 + 0.041 + 0.033 = 0.33 \ segundos$$

- b) ¿Las modificaciones propuestas mejoran realmente las prestaciones del procesador? Cuantifica para cada caso la mejora si procede.
 - 1) Al introducir buffers de escritura la $PF_W=0$, por lo tanto el término $T_{D_W}=0$ y queda,

$$T_e = T_{CPU} + T_I + T_{D_R} = 0.19 + 0.066 + 0.041 = 0.297 \ segundos$$

$$S = \frac{0.33}{0.297} = 1.111 \rightarrow \text{ Hay una mejora del } 11.1\%$$

2) En este caso cambia,

$$\begin{split} PF_{L1} &= TA_{L2} + TFL2 \times PF_{L2} = 15 + 0.35 \times 100 = 50 \ ciclos \\ T_{I} &= 0.06 \ segundos \\ T_{D_{R}} &= 0.375 \ segundos \\ T_{D_{W}} &= 0.3 \ segundos \\ T_{e} &= T_{CPU} + T_{I} + T_{D_{R}} + T_{D_{W}} = 0.19 + 0.06 + 0.038 + 0.03 = 0.318 \ segundos \end{split}$$

$$S = \frac{0.33}{0.318} = 1.038 \rightarrow \text{ Hay una mejora del } 3.8 \%$$

c) La nueva memoria cache introducida en la modificación 2), ¿será de mayor o menor tamaño que la original? Justifica tu respuesta.

Podría ser de mayor tamaño por un lado porque la tasa de fallos se reduce. Esto es típico de una memoria más grande que puede contener más datos y por tanto mejorar los principios de localidad. Y por otro lado aumenta el tiempo de acierto, y sabemos que las memorias más grandes son más lentas al necesitar más puertas para implementarse.

Otra posibilidad es que sea de igual tamaño, pero con una correspondencia mas compleja, por ejemplo asociativa por conjuntos con mayor número de vias, o completamente asociativa. En tal caso el tiempo de acierto aumenta, reduciéndose la tasa de fallos.

d) Si se hubieran realizado las medidas usando un programa de prueba distinto, ¿cuáles de los siguientes valores hubieran podido variar, aunque fuera sutilmente? Justifica tu respuesta.

Hubieran podido modificarse las tasas de fallos y el CPI ya que son valores promedio que dependen del número de instrucciones ejecutadas y de como se comporta el procesador y la cache durante la ejecución de las mismas (ciclos de parada, instrucciones canceladas, fallos de cache, ...)

El número de instrucciones del programa de carga, así como la distribución de instrucciones load y store.

El tiempo para obtener un bloque de memoria principal podría verse modificado también si consideramos la posibilidad de que el controlador de memoria gestione las filas abiertas.

4. (2.0 puntos) Un procesador implementa un controlador de memoria con tres canales. En la configuración actual solo uno de ellos tiene conectado un DIMM DDR4, el resto de los canales están vacíos. El buffer de fila del DIMM es de 8KB y los parámetros de temporización son 18-18-18 con el bus a 3200Mhz.

El procesador dispone de una jerarquía de cache de 3 niveles, siendo la cache L3 la de último nivel. El tamaño de bloque en todas las caches es de 64B.

En dicho computador se ejecuta el *benchmark A* que accede a una matriz de 32KB (datos de coma flotante de doble precisión) que se almacena en filas de memoria consecutivas de un mismo banco.

Se pide:

- a) Calcula la tasa de aciertos en el buffer de fila cuando se ejecuta el benchmark A.
- b) Asumiendo una tasa de acierto en el buffer de fila (TA_{bf}) del 99 %, calcula el tiempo medio que tardaría en leerse un bloque de cache en ciclos de bus desde que el controlador lanza la petición al módulo hasta que finaliza la transferencia.
- c) Indica cuáles son las posibles razones por las que una petición puede esperar en el controlador antes de lanzarse al módulo.
- d) Asumiendo que la política del controlador es First Come First Served (FCFS), obtén una tabla para la siguiente secuencia de peticiones. La tabla debe tener las siguientes columnas: i) orden de planificación, ii) petición planificada, iii) acierto o fallo en buffer de fila, y iv) penalización de fallo en ciclos de bus. Asume que todas las peticiones van al mismo banco y que la fila que se encuentra abierta es la 79. Nota: la penalización media debe calcularse como la media aritmética de las 4 penalizaciones. NO utilices la fórmula.

Petición	T. llegada (ciclo bus)	Fila	columna
1	1	100	28
2	15	100	44
3	20	80	30
4	50	100	40

e) Describe el funcionamiento de la política de planificación First Ready - First Come First Served (FR-FCFS). Indica si esta política mejoraría la penalización media para la secuencia de peticiones anterior. En caso afirmativo, calcula la TA_{bf} y la nueva penalización.

Solución:

- a) La tasa de acierto en el buffer de fila es independiente del número de filas que ocupa, hay un fallo por fila y el resto aciertos. Como en la fila caben 8KB/64B=128 bloques, entonces la tasa de aciertos es 127/128.
- b) Tiempo medio de acceso a memoria desde el controlador en ciclos de bus:

$$PF = L \cdot (1 - TAbf) + L_r \cdot TAbf + \frac{B}{B_w} \ ciclos \ de \ bus = 54 \cdot 0,01 + 18 \cdot 0,99 + \frac{64B}{8B \cdot 2} = 22,36 \ ciclos$$

- c) Las posibles razones son: i) tiempo de espera porque el banco destino está ocupado (contención de banco) y ii) tiempo de espera porque bus está ocupado.
- d) Representa i) orden de planificación, ii) petición planificada, iii) acierto o fallo en buffer de fila, y iv) penalización de fallo en ciclos de bus.
- e) Si mejoraría. La petición 3 y la 4, intercambiarían el orden. La nueva tasa de aciertos sería del 50 %.

$$PF = \frac{58 + 22 + 22 + 58}{4} = 40ciclos$$

Orden	Petición planificada	Buffer de filla?	PF
1°	1	fallo	54 + 4
2°	2	acierto	18 + 4
3°	3	fallo	54 + 4
4º 4		fallo	54 +4
	Do	nolización modio	40 aigles

Penalización media 49 ciclos