Laboratorio de implementación

Con labsland

FERNEY ALBERTO BELTRAN



Objetivo


El objetivo es la implemetación en una FPGA remota del HDL del display de 7 segmentos, en este sentido el estudiante se debe familirizar con el entorno de labsland.

Proceso del Laboratorio

- * Debe ingresar a la cuenta de la pagina con la invitacion enviada por correo electronico, ingrese su usuario y clave.
- Ingrese al IDE del laboratorio
- Cargue el archivo bcd2sseg.v dado en el laboratorio anterior, y realice los cambio pertinentes segun se explico en clase
- Genere la sintetización del HDL.
- Revise si se completo la sintetización y de ser asi "envie al dispositivo"
- Pruebe la funcionalidad del sistema

Una vez m termine haga el mismo procedimiento para 4 display

EI IDE




EI IDE

- <u>Control de archivos</u>: Arriba a la izquierda. Aquí pueden añadirse archivos fuente, elegir cuáles editar, borrar archivos etc.
- <u>Documentación y ejemplos</u>: Abajo a la izquierda. Aquí puedes acceder a diferentes documentos y diagramas describiendo las entradas/salidas disponibles; así como diversos ejemplos de código.
- <u>Editor de código</u>: En la parte central. Permite modificar el archivo fuente actualmente seleccionado. Dispone de funciones básicas de IDE, tal como autocompletado de ciertas construcciones, resaltado de sintaxis, etc. También detectará de forma automática algunos errores, indicándose a la izquierda.
- <u>Salida y terminales</u>: Bajo el editor de código. Mostrará los resultados de las diferentes etapas de sintetización. Será particularmente útil en caso de que exista algún error, ya que se indicará información sobre éste, así como sobre el archivo y líneas en las que se ha producido.

implementación

Para la implementación física del diseño, se debe realizar el mapeo de los puertos de entrada y salida del componente diseñado, en este caso sumador de 4 bit, con los pines físicos de la FPGA que alojara el diseño electrónico.



implementación




Diagrama con periféricos elementales de entrada/salida disponibles.

Código inicial

Archivo: bcd2sseg.v

```
module BCDtoSSeg (BCD, SSeg, an);
 input [3:0] BCD;
 output reg [0:6] SSeg;
 output [3:0] an;
assign an=4'b1110;
always @ ( * ) begin
 case (BCD)
  4'b0000: SSeg = 7'b00000001; // "0"
 4'b0001: SSeg = 7'b1001111; // "1"
 4'b0010: SSeg = 7'b0010010; // "2"
 4'b0011: SSeg = 7'b0000110; // "3"
 4'b0100: SSeg = 7'b1001100; // "4"
 4'b0101: SSeg = 7'b0100100; // "5"
 4'b0110: SSeg = 7'b0100000; // "6"
 4'b0111: SSeg = 7'b0001111; // "7"
  4'b1000: SSeg = 7'b00000000; // "8"
  4'b1001: SSeg = 7'b0000100; // "9"
  4'ha: SSeg = 7'b0001000;
  4'hb: SSeg = 7'b1100000;
  4'hc: SSeg = 7'b0110001;
  4'hd: SSeg = 7'b1000010;
  4'he: SSeg = 7'b0110000;
   4'hf: SSeg = 7'b0111000;
   SSeg = 0;
```



```
module bcd2sseg (V SW, G HEX0);
  input wire [3:0] V SW;
  output wire [6:0] G HEXO;
   reg [6:0] SSeg;
   wire [3:0] BCD;
    assign BCD =V SW;
   assign G HEX0 = SSeg;
always @ ( * ) begin
 case (BCD)
   4'b0000: SSeg = 7'b1000000; // "0"
   4'b0001: SSeg = 7'b1111001; // "1"
   4'b0010: SSeg = 7'b0100100; // "2"
   4'b0011: SSeg = 7'b0110000; // "3"
   4'b0100: SSeg = 7'b0011001; // "4"
   4'b0101: SSeg = 7'b0010010; // "5"
   4'b0110: SSeg = 7'b0000010; // "6"
   4'b0111: SSeg = 7'b1111000; // "7"
   4'b1000: SSeg = 7'b00000000; // "8"
   4'b1001: SSeg = 7'b0011000; // "9"
  4'ha: SSeg = 7'b0001000;
  4'hb: SSeg = 7'b0000011;
  4'hc: SSeg = 7'b0100111;
  4'hd: SSeg = 7'b0100001;
  4'he: SSeg = 7'b0000100;
  4'hf: SSeg = 7'b0001110;
   SSeg = 0;
```



Top level entity:

bcd2sseg.v

Documentación

- Nombres de señales IO
- DE1-SoC.qsf
- Ejemplos de verilog de Intel

El programa fue correctamente verificado y compilado (21:00:44).

```
Información
                  Sintetizar
                                  Enviar al dispositivo
                                                            Todos los cambios guardados
        input wire [3:0] V SW;
        output wire [6:0] G HEXO;
         reg [6:0] SSeg;
         wire [3:0] BCD;
         assign BCD =V SW;
  9
         assign G HEX0 = SSeg;
 10
 11
 12
     always @ ( * ) begin
 13
       case (BCD)
 14
         4'b0000: SSeg = 7'b1000000; // "0"
 15
         4'b0001: SSeg = 7'b1111001; // "1"
 16
         4'b0010: SSeg = 7'b0100100; // "2"
 17
         4'b0011: SSeg = 7'b0110000; // "3"
         4'b0100: SSeg = 7'b0011001: // "4"
 19
         4'b0101: SSeg = 7'b0010010; // "5"
 20
 21
         4'b0110: SSeg = 7'b0000010: // "6"
 22
         4'b0111: SSeg = 7'b1111000; // "7"
         4'b1000: SSeg = 7'b00000000; // "8"
 23
         4'b1001: SSeg = 7'b0011000; // "9"
 24
        4'ha: SSeg = 7'b0001000;
 25
        4'hb: SSeg = 7'b0000011;
 26
        4'hc: SSeg = 7'b0100111;
 27
        4'hd: SSeg = 7'b0100001;
            bcd2sseq.fit.summary
                                      bcd2sseq.map.summary
consola
```



Laboratorio Altera FPGA







Programas de demostración



Laboratorio Altera FPGA





- <u>Video en tiempo real</u>: Central a la izquierda. Muestra un video en tiempo real de la FPGA que estás controlando. De este modo es posible visualizar las salidas de la placa, incluyendo LEDs, displays 7 segmentos, y otras.
- <u>Controles</u>: A la derecha. Inicialmente, permiten elegir un programa a ser grabado. Normalmente el programa "hecho por el usuario" previamente en el IDE. Posteriormente, muestran botones e interruptores aparentemente virtuales (como en la figura). Se pueden pulsar y se puede interactuar con la placa a través de ellos. Al pulsarlos, se transmitirá una entrada real correspondiente a la placa.

Verificar

Verifica que funciona:

- Comprueba la lógica en la FPGA real.
- Introduce cada uno de los números posibles mediante los interruptores, y verifica que se muestran todos correctamente, desde el 0 hasta el 15.