

同济大学计算机系

数字逻辑课程综合实验报告



学 号 1651390

姓 名 刘思源

专 业 电子与信息工程电子系

授课老师 郭玉臣

目录

一、	实验内容	3
二、	温湿度检测智能小车数字系统总框图	3
三、	系统控制器设计	5
四、	子系统模块建模	7
五、	测试模块建模	21
六、	实验结果	23
七、	遇到的问题及解决	26
八、	未完成的蓝牙模块	26
九、	心得体会及建议	32
	附录 使用说明	34

一、实验内容

名称： 基于 FPGA 的检测温湿度红外循迹可变速小车

背景：

轨道式自动引导车 RGV 在流水化生产中起到了相当大的作用，在进行加工清洗作业的时候有时需要进行过热检测。本文实现的基于 FPGA 的检测温湿度红外循迹可变速小车作为原型机，可实时监测 CNC 机床的温度和清洗作业的湿度。

设备：

- 1、硬件：L298N 电机，HL-1 型小车底板，Nexys4 DDR 开发板
- 2、传感器：温度湿度模块 DHT22，红外反射传感器 TCRT5000。

功能：

- 1、实时监测当前环境温度湿度，并将温度和湿度以整数形式显示在数码管上；
- 2、可实现两种运动模式：手动控制运动和红外循迹自动运动：
 - a) 手动模式下，使用 Nexys4 DDR 上方向键控制小车运动；
 - b) 自动模式下，小车根据黑线（其他颜色也可，但应为深色）自动循迹移动；
- 3、可手动控制小车速度，共有三种速度可选

亮点：

- 1、可同时显示当前环境的温度湿度，精度可调；
- 2、可使用两种方式进行小车移动方式的控制；
- 3、三种速度可供用户选择，便于精细操作

使用说明：

见附录 1

二、温湿度检测智能小车数字系统总框图

（按由顶向下方法进行子系统的划分，给出包含各子系统相互关系及控制信号的总框图，并对各子系统功能及实现进行概述。具体可参考教材 183 页的相关描述方法。）




图 1 组成总框图

图 1 示出了检测温湿度红外循迹可变速小车系统的组成总框图，它可以划分为以下六个子系统：

- 1、 **输入子系统 1** 由 Nexys4 DDR 板上 V10, U11 两个开关组成。使用 V10 设置运动模式为自动模式，使用 U11 将运动模式设置为手动模式。
- 2、 **输入子系统 2** 由 Nexys4 DDR 板上方向按键组成。对应的方向按钮可设置小车手动运动模式下运动的方向。
- 3、 **红外循迹子系统** 设备搭载了两个 TCRT5000 红外反射模块，置于小车运动方向前端车底。当车底有黑线时，传感器返回 1；否则返回 0。根据传感器返回的数值存储在寄存器 b 中。若数据显示底部有黑线，则说明方向正确无需更改输出；若有一方显示无黑线，证明小车向无黑线一方偏移，应更改输出。
- 4、 **控速子系统** 控速子系统由 Nexys4 DDR 板上 L16、M13、R15 三个开关、一个分频器、一个 PWM 模块组成。通过三个开关用户选择慢、中、快三种速度模式，通过分频器对原始的时钟进行调整、再通过 PWM 模块调整输出信号的占空比，来达到控速的效果。占空比越高，速度越慢。
- 5、 **电机驱动子系统** 设备搭载了两个 L298N 电机，电压使用 6V 蓄电池进行供电。根据输入的运动方向信号调整输出的值，用一个 2-4 的转换将寄存器 b 的两项值转换为 4 管脚的输出。控制左右电机的前转后转。同时前进为小车前进，左电机前转右电机不动为右转；右电机前转左电机不动为左转。倒车同理。
- 6、 **温度湿度检测子系统** 设备搭载了一个 DHT22 模块，上接一个

AM2302 模块检测温度湿度。由于传感器传入的信号一共 40 位，前 32 位为有效数据，需要计数器进行计数，同时根据计数器判断 0/1 数据。采集的数据要根据七段译码器显示在数码管上，数码管左侧四位显示温度、右侧四位显示湿度（实际上每个都只是用了两个数码管）。皆为整数显示。

三、系统控制器设计

（要求画出所设计数字系统的 ASM 流程图，列出状态转移真值表。由状态转移真值表，求出系统控制器的次态激励函数表达式和控制命令逻辑表达式，并用 Logisim 画出系统控制器逻辑方案图。）




图 2 控制系统 ASM

根据 ASM 流程图，我们可以得到它的状态转移真值表。如图 3 所示：

状态转移真值表																		
状态名	PS								状态名	PS								转移条件
	A	C	S1	S2	S3	K0	K1	K2		A(D)	C(D)	S1(D)	S2(D)	S3(D)	K0(D)	K1(D)	K2(D)	
S0	0	0	X	X	X	X	X	X	S1	0	1	0	0	0	0	0	0	A=1
S0	0	0	X	X	X	X	X	X	S2	1	0	0	0	0	0	0	0	A=0,B=1
S1	0	1	0	0	0	0	0	0	S3	0	1	1	0	0	0	0	0	S1=1, A=1
S1	0	1	0	0	0	0	0	0	S4	0	1	0	1	0	0	0	0	S2=1, A=1
S1	0	1	0	0	0	0	0	0	S5	0	1	0	0	1	0	0	0	S3=1, A=1
S2	1	0	0	0	0	0	0	0	S6	1	0	1	0	0	0	0	0	S1=1, B=1, A=0
S2	1	0	0	0	0	0	0	0	S7	1	0	0	1	0	0	0	0	S2=1, B=1, A=0
S2	1	0	0	0	0	0	0	0	S8	1	0	0	0	1	0	0	0	S3=1, B=1, A=0
S3	0	1	1	0	0	0	0	0	S9	0	1	1	1	1	0	0	0	S1+S2+S3=1
S4	0	1	0	1	0	0	0	0	S9	0	1	1	1	1	0	0	0	S1+S2+S3=1
S5	0	1	0	0	1	0	0	0	S9	0	1	1	1	1	0	0	0	S1+S2+S3=1
S6	1	0	1	0	0	0	0	0	S14	1	0	1	1	1	0	0	0	S1+S2+S3=1
S7	1	0	0	1	0	0	0	0	S14	1	0	1	1	1	0	0	0	S1+S2+S3=1
S8	1	0	0	0	1	0	0	0	S14	1	0	1	1	1	0	0	0	S1+S2+S3=1
S9	0	1	1	1	1	0	0	0	S10	0	1	1	1	1	1	0	0	K1=0,K2=0
S9	0	1	1	1	1	0	0	0	S11	0	1	1	1	1	1	1	0	K1=1,K2=0
S9	0	1	1	1	1	0	0	0	S12	0	1	1	1	1	1	0	1	K1=0,K2=1
S9	0	1	1	1	1	0	0	0	S13	0	1	1	1	1	1	1	1	K1=1,K2=1
S10	0	1	1	1	1	1	0	0	S19	1	1	1	1	1	1	1	1	
S11	0	1	1	1	1	1	1	0	S19	1	1	1	1	1	1	1	1	
S12	0	1	1	1	1	1	1	0	S19	1	1	1	1	1	1	1	1	
S13	0	1	1	1	1	1	1	1	S19	1	1	1	1	1	1	1	1	
S14	1	0	1	1	1	0	0	0	S15	1	0	1	1	1	1	0	0	K1=0,K2=0
S14	1	0	1	1	1	0	0	0	S16	1	0	1	1	1	1	1	0	K1=1,K2=0
S14	1	0	1	1	1	0	0	0	S17	1	0	1	1	1	1	0	1	K1=0,K2=1
S14	1	0	1	1	1	0	0	0	S18	1	0	1	1	1	1	1	1	K1=1,K2=1
S15	1	0	1	1	1	1	0	0	S19	1	1	1	1	1	1	1	1	
S16	1	0	1	1	1	1	1	0	S19	1	1	1	1	1	1	1	1	
S17	1	0	1	1	1	1	1	0	S19	1	1	1	1	1	1	1	1	
S18	1	0	1	1	1	1	1	1	S19	1	1	1	1	1	1	1	1	

图 3 状态转移真值表

由状态转移真值表，利用 $NS = \sum PS \cdot C$ 公式，可求出次态激励函数表达式如下：

$$\begin{aligned}
 K1(D) &= A(S_1 + S_2 + S_3) \\
 K2(D) &= AB(S_1 + S_2 + S_3) + K1 \\
 K3(D) &= \overline{A}B(S_1 + S_2 + S_3) + K4 \\
 K4(D) &= \overline{A}(S_1 + S_2 + S_3) + K3
 \end{aligned}$$

控制命令的逻辑表达式为：

$$\begin{aligned}
 LDA &= A + AB \\
 LDB &= B \\
 LDS &= (A + B)(S_1 + S_2 + S_3) \\
 LDK &= (A + B)((S_1 + S_2 + S_3))(\overline{K1} + \overline{K2})(\overline{K3} + \overline{K4})
 \end{aligned}$$

控制器逻辑图如图 4：




图 4 系统控制器逻辑方案图

四、子系统模块建模

（该部分要求对实验中的所有子系统模块进行描述，给出各子系统的功能框图及接口信号定义，并列出各模块建模的 verilog 代码）

1、输入子系统 1

输入子系统 1 直接通过板上的开关按钮进行输入，结果储存在寄存器中。代码整合在电机驱动模块中。

2、输入子系统 2

输入子系统 2 直接通过板上的开关按钮进行输入，结果储存在寄存器中。代码整合在电机驱动模块中。

3、红外循迹子系统

本段描述时以 0、1、x 表示传感器的状态，0 表示传感器下方为白，1 表示传感器下方为黑，x 表示不关心这一位传感器的状态。

在一般路况中只要有中间黑（00x11x00）、两边黑（1xxxxxx1，用以通过井字弯）、全黑（11111111，用以通过十字弯）的情况即前进；

小左偏（0x0xxx11）即右转；小右偏（11xxx0x0）即左转；

代码整合在电机驱动模块中。

4、温度湿度子系统

温度湿度子系统包含了三个子模块：传感器采集模块、时钟分频模块、七段数码管显示模块。

接口定义：

```
1. input    I_clk,      //原始时钟
2. inout    I_0_sda ,   //数据输入输出接口
3. output    [7:0]  O_seg_060,   //温度数码管
4. output    [7:0]  O_sel_060   //湿度数码管
```

功能框图：




图 5 温度湿度框图

代码：

```
1. `timescale 1ns / 1ps
2. //////////////////////////////////////
   //////////////////////////////////////
3. // Company:
4. // Engineer:
5. //
```



```

6. // Create Date: 2019/01/01 12:33:35
7. // Design Name:
8. // Module Name: process_060
9. // Project Name:
10. // Target Devices:
11. // Tool Versions:
12. // Description:
13. //
14. // Dependencies:
15. //
16. // Revision:
17. // Revision 0.01 - File Created
18. // Additional Comments:
19. //
20. //////////////////////////////////////
    /////
21.
22.
23. module process_060(
24.     input          I_clk,
25.     inout           I_O_sda ,
26.     output [7:0]    O_seg_060      ,
27.     output [7:0]    O_sel_060
28. );
29.
30. wire clk_1khz ;
31. wire clk_100khz;
32. wire [3:0] O_num1 ;
33. wire [3:0] O_num2 ;
34. wire [3:0] O_num3 ;
35. wire [3:0] O_num4 ;
36. wire [3:0] O_num5 ;
37. wire [3:0] O_num6 ;
38. wire [3:0] O_num7 ;
39. wire [3:0] O_num8 ;
40.
41.
42. det
43. det
44. (
45.     .I_clk ( I_clk ), //100khz
46.     .I_O_sda ( I_O_sda ),
47.     .O_num1 ( O_num1 ),
48.     .O_num2 ( O_num2 ),

```

```

49.     .O_num3 ( O_num3      ),
50.     .O_num4 ( O_num4      ),
51.     .O_num5 ( O_num5      ),
52.     .O_num6 ( O_num6      ),
53.     .O_num7 ( O_num7      ),
54.     .O_num8 ( O_num8      )
55.
56. );
57.
58. divclk_060
59. divclk_060
60. (
61.     .inclk_060 ( I_clk      ),
62.     .outclk_060 ( clk_1khz   )
63. );
64. /*
65. wire clk1khz ;
66.
67.     BUFG BUFG_inst1 (
68.         .O(clk1khz), // 1-bit output: Clock output
69.         .I(clk_1khz) // 1-bit input: Clock input
70.     );
71.
72. */
73. sel_det_060
74. u_sel
75. (
76.     .I_clk_div_060 ( clk_1khz ),
77.     // .I_clk_div_060 ( clk_seg_060 ),
78.     .I_num1_060    ( O_num1      ),
79.     .I_num2_060    ( O_num2      ),
80.     .I_num3_060    ( O_num3      ),
81.     .I_num4_060    ( O_num4      ),
82.     .I_num5_060    ( O_num5      ),
83.     .I_num6_060    ( O_num6      ),
84.     .I_num7_060    ( O_num7      ),
85.     .I_num8_060    ( O_num8      ),
86.     .O_seg_060     ( O_seg_060   ),
87.     .O_sel_060     ( O_sel_060   )
88. );
89.
90.
91. endmodule
92. module det(

```

```

93.    input          I_clk    ,  //100khz
94. (*mark_debug="true")    inout          I_0_sda ,
95. (*mark_debug="true")    output    [3:0]    O_num1 ,
96. (*mark_debug="true")    output    [3:0]    O_num2 ,
97. (*mark_debug="true")    output    [3:0]    O_num3 ,
98. (*mark_debug="true")    output    [3:0]    O_num4 ,
99. (*mark_debug="true")    output    [3:0]    O_num5 ,
100. (*mark_debug="true")    output    [3:0]    O_num6 ,
101. (*mark_debug="true")    output    [3:0]    O_num7 ,
102. (*mark_debug="true")    output    [3:0]    O_num8
103.
104. );
105.
106. parameter  total_mult    = 100_000_000    ;//total_mult    = 100_000    ;
107.
108. (*mark_debug="true")reg [31: 0]    clk_cnt = 0 ;
109.
110. always@(posedge I_clk )begin
111.     if( clk_cnt == total_mult - 1 )
112.         clk_cnt <= 0;
113.     else
114.         clk_cnt <= clk_cnt + 1'b1;
115. end
116.
117.
118. (*mark_debug="true")reg out_en;
119. (*mark_debug="true")reg sda_temp;
120.
121. always@(posedge I_clk )begin
122.     if(( clk_cnt >= 100_000 ) && ( clk_cnt < 200_000 ) )
123.         out_en <= 1;
124.     else
125.         out_en <= 0;
126. end
127.
128. always@(posedge I_clk )begin
129.     if(( clk_cnt >= 100_000 ) && ( clk_cnt < 200_000 ))
130.         sda_temp <= 0;
131.     else
132.         sda_temp <= 1;
133. end
134.
135. assign I_0_sda = out_en ? sda_temp : 1'hz;
136.

```

```

137. (*mark_debug="true")reg [1:0] sda_dly;
138.
139.
140. always@(posedge I_clk )begin
141.     if( !out_en )
142.         sda_dly <= {sda_dly , I_O_sda } ;
143. end
144.
145. (*mark_debug="true")reg [ 39 : 0 ] sda_reg ;
146.
147.
148. (*mark_debug="true")reg [31:0] sda_high;
149.
150. always@(posedge I_clk )begin
151.     if( sda_dly[1] )
152.         sda_high <= sda_high + 1;
153.     else
154.         sda_high <= 0;
155. end
156.
157. always@(posedge I_clk )begin
158.     if( out_en_dly == 2'b01)
159.         sda_reg <= 40'h0;
160.     else
161.         if( ( sda_dly == 2'b10 ) && ( sda_high <= 3_000 ) )
162.             sda_reg <= {sda_reg , 1'h0 };
163.         else
164.             if( ( sda_dly == 2'b10 ) && ( sda_high > 5_000 ) )
165.                 sda_reg <= {sda_reg , 1'h1 };
166. end
167.
168.
169. (*mark_debug="true")reg [ 15 :0] sda_dly_cnt ;
170.
171. always@(posedge I_clk )begin
172.     if( out_en_dly == 2'b01)
173.         sda_dly_cnt <= 0;
174.     else
175.         if( sda_dly == 2'b10 )
176.             sda_dly_cnt <= sda_dly_cnt + 1'h1;
177. end
178.
179. (*mark_debug="true")reg [ 15 :0] temperature ;
180. (*mark_debug="true")reg [ 15 :0] humidity ;

```

```

181.
182. (*mark_debug="true")reg [1:0]out_en_dly;
183.
184. always@(posedge I_clk )begin
185.     out_en_dly <= { out_en_dly , out_en };
186. end
187.
188. always@(posedge I_clk )begin
189.     if( out_en_dly == 2'b01) begin
190.         temperature <= sda_reg[23 -: 16];
191.         humidity <= sda_reg[39 -: 16];
192.     end
193. end
194.
195.
196.
197. assign O_num1  = temperature/100 ;
198. assign O_num2  = temperature%100 ;
199. assign O_num3  = 0 ;
200. assign O_num4  = 0 ;
201. assign O_num5  = humidity/100  ;
202. assign O_num6  = humidity%100 ;
203. assign O_num7  = 0 ;
204. assign O_num8  = 0 ;
205.
206.
207. endmodule
208.
209. module sel_det_060(
210.     input          I_clk_div_060 ,
211.     input  [3:0]  I_num1_060    ,
212.     input  [3:0]  I_num2_060    ,
213.     input  [3:0]  I_num3_060    ,
214.     input  [3:0]  I_num4_060    ,
215.     input  [3:0]  I_num5_060    ,
216.     input  [3:0]  I_num6_060    ,
217.     input  [3:0]  I_num7_060    ,
218.     input  [3:0]  I_num8_060    ,
219.
220.     output  [7:0]  O_seg_060      ,
221.     output  [7:0]  O_sel_060
222. );
223. reg [7:0] sel_060 = 8'b0000_0001 ;
224. reg [3:0] num_temp_060;

```

```

225.
226. always@(posedge I_clk_div_060 )
227.     sel_060 <= { sel_060[ 6 : 0 ] , sel_060[ 7 ] };
228.
229. assign O_sel_060 = ~sel_060 ;
230.
231. always@(*)
232.     case( sel_060 )
233.         1<<0 : num_temp_060 = I_num1_060;
234.         1<<1 : num_temp_060 = I_num2_060;
235.         1<<2 : num_temp_060 = I_num3_060;
236.         1<<3 : num_temp_060 = I_num4_060;
237.         1<<4 : num_temp_060 = I_num5_060;
238.         1<<5 : num_temp_060 = I_num6_060;
239.         1<<6 : num_temp_060 = I_num7_060;
240.         1<<7 : num_temp_060 = I_num8_060;
241.         default : num_temp_060 = num_temp_060;
242.     endcase
243.
244. //wire [7:0] seg_temp ;
245.
246. seg_num_060
247. seg_num
248. (
249.     .num_060( num_temp_060 ) ,
250.     .seg_060( O_seg_060 )
251. );
252.
253.
254. endmodule
255.
256.
257. module seg_num_060(
258.     input      [3:0] num_060,
259.     output reg [7:0] seg_060
260. );
261.
262. always@(*)
263.     case(num_060)
264.         0: seg_060 = 8'hC0;
265.         1: seg_060 = 8'hF9;
266.         2: seg_060 = 8'hA4;
267.         3: seg_060 = 8'hB0;
268.         4: seg_060 = 8'h99;

```

```

269.      5:    seg_060 = 8'h92;
270.      6:    seg_060 = 8'h82;
271.      7:    seg_060 = 8'hF8;
272.      8:    seg_060 = 8'h80;
273.      9:    seg_060 = 8'h90;
274.     10:    seg_060 = 8'h88;
275.     11:    seg_060 = 8'h83;
276.     12:    seg_060 = 8'hC6;
277.     13:    seg_060 = 8'hA1;
278.     14:    seg_060 = 8'h86;
279.     15:    seg_060 = 8'h8E;
280.      default:seg_060 = 8'hFF;
281.  endcase
282.
283. endmodule

```

5、控速子系统

控速子系统包含了一个分频模块、PWM 调整占空比。

接口定义：

```

1. input clk,
2. input [3:0]pulse_width,
3. output out

```

功能框图：



图 6 控速模块框图

代码：

```
4. module speed(  
5. input key1,  
6. input key2,  
7. input key3,  
8. output [3:0]mod  
9. );  
10.  
11. reg[3:0]speedmod;  
12. assign mod=speedmod;  
13.  
14. always@(*)  
15. begin  
16.     speedmod=4'd00;  
17.     if(key1==1) speedmod=4'd10;  
18.     if(key2==1) speedmod=4'd13;  
19.     if(key3==1) speedmod=4'd15;  
20. end  
21. endmodule  
22.  
23.  
24. module pwm(  
25. input clk,  
26. input [3:0]pulse_width,  
27. output out
```



```

28. );
29.
30. reg [3:0]cnt;
31. reg wave;
32. assign out = wave;
33. always @(posedge clk )
34. if(cnt<4'hF)
35. cnt <= cnt + 1;
36. else
37. cnt <= 0;
38.
39. always @(posedge clk)
40. if(cnt<pulse_width)
41. wave <= 1;
42. else
43. wave <= 0;
44.
45. endmodule

```

6、电机驱动子系统

接口定义：

```

1. input StepEnable;
2. input iS1;
3. input iS2;
4. input up;
5. input down;
6. input left;
7. input right;
8. input pwm;
9. output reg IN1;
10. output reg IN2;
11. output reg IN3;
12. output reg IN4;

```

功能框图：




图 7 电机驱动模块框图

代码：

```

13. module sport(IN1,IN2,IN3,IN4,iS1,iS2,StepEnable,pwm,up,down,left,right);
14. // input clk;
15. // input hwx;
16.   input StepEnable;
17.   input iS1;
18.   input iS2;
19.   input up;
20.   input down;
21.   input left;
22.   input right;
23.   input pwm;
24.   output reg IN1;
25.   output reg IN2;
26.   output reg IN3;
27.   output reg IN4;
28.
29.
30.   always @(*)
31.     //always @(posedge clk or negedge hwx)

```

```

32.    //if (!hwx)
33.        //begin
34.        //IN1=0;
35.        //IN2=0;
36.        // IN3=0;
37.        // IN4=0;
38.    // end
39.    //else
40.    begin
41.        IN1=0;
42.        IN2=0;
43.        IN3=0;
44.        IN4=0;
45.        if(StepEnable==1)
46.        begin
47.            if(iS1==1&&iS2==1)
48.            begin
49.                IN1=0;
50.                IN2=pwm;
51.                IN3=pwm;
52.                IN4=0;
53.            end
54.
55.            else if(iS1==0&&iS2==1)
56.            begin
57.                IN1=0;
58.                IN2=pwm;
59.                IN3=0;
60.                IN4=0;
61.            end
62.
63.            else if(iS1==1&&iS2==0)
64.            begin
65.                IN1=0;
66.                IN2=0;
67.                IN3=pwm;
68.                IN4=0;
69.            end
70.
71.            else if(iS1==0&&iS2==0)
72.            begin
73.                IN1=0;
74.                IN2=0;
75.                IN3=0;

```

```

76.             IN4=0;
77.         end
78.     end
79.     else
80.         begin
81.             if(up==1&&down==0&&left==0&&right===0)
82.                 begin
83.                     IN1=0;
84.                     IN2=pwm;
85.                     IN3=pwm;
86.                     IN4=0;
87.                 end
88.             else if(up==1&&down==0&&left==0&&right===1)
89.                 begin
90.                     IN1=0;
91.                     IN2=pwm;
92.                     IN3=0;
93.                     IN4=0;
94.                 end
95.             else if(up==1&&down==0&&left==1&&right===0)
96.                 begin
97.                     IN1=0;
98.                     IN2=0;
99.                     IN3=pwm;
100.                    IN4=0;
101.                end
102.            else if(up==0&&down==1&&left==0&&right===0)
103.                begin
104.                    IN1=pwm;
105.                    IN2=0;
106.                    IN3=0;
107.                    IN4=pwm;
108.                end
109.            else if(up==0&&down==1&&left==1&&right===0)
110.                begin
111.                    IN1=0;
112.                    IN2=0;
113.                    IN3=0;
114.                    IN4=pwm;
115.                end
116.            else if(up==0&&down==1&&left==1&&right===0)
117.                begin
118.                    IN1=pwm;

```

```

119.                                IN2=0;
120.                                IN3=0;
121.                                IN4=0;
122.
123.                                end
124.    end
125. endmodule

```

五、测试模块建模

（要求列写各建模模块的 test bench 模块代码）

1、温度湿度模块 tb

```

2、 `timescale 1ns/1ns
3、 module tb;
4、     reg            I_clk      ;
5、     wire    [7:0]    O_seg_060 ;
6、     wire    [7:0]    O_sel_060 ;
7、
8、
9、 process_060
10、 process_060
11、 (
12、     .I_clk      (I_clk      ) ,
13、     .I_O_sda     (I_O_sda    ) ,
14、     .O_seg_060   (O_seg_060) ,
15、     .O_sel_060   (O_sel_060)
16、 );
17、
18、
19、 initial
20、     begin
21、         I_clk = 0;
22、
23、         #100000 $stop;
24、     end
25、
26、 always #10 I_clk = ~I_clk;
27、
28、 initial
29、     begin

```

```

30、        I_clk = 0;
31、
32、        #100000 $stop;
33、        end
34、
35、endmodule

```

2、电机驱动模块 tb

```

1. module carMove_tb;
2. reg key1;
3. reg key2;
4. reg key3;
5. reg CLK;
6. reg iS1;
7. reg iS2;
8. reg StepEnable;
9. wire IN1;
10. wire IN2;
11. wire IN3;
12. wire IN4;
13.
14. carMove uut(
15. .key1(key1),
16. .key2(key2),
17. .key3(key3),
18. .CLK(CLK),
19. .iS1(iS1),
20. .iS2(iS2),
21. .StepEnable(StepEnable),
22. .IN1(IN1),
23. .IN2(IN2),
24. .IN3(IN3),
25. .IN4(IN4)
26. );
27.
28. initial CLK=0;
29. always #5 CLK=~CLK;
30.
31. initial
32. begin
33.     key1=0;
34.     key2=0;
35.     key3=0;
36.

```

```

37.    iS1=0;
38.    iS2=0;
39.    StepEnable=1;
40.
41.
42.    #200    key3=1;
43.    #200    iS1=1;
44.    #200    iS2=1;
45.
46. end
47.
48.
49. endmodule

```

六、实验结果

（该部分可截图说明，可包含 logisim 逻辑验证图、modelsim 仿真波形图、以及下板后的实验结果贴图）

温度湿度模块 debug 结果





图 8 温度湿度 debug 图像

温度湿度模块下板结果



图 9 温度湿度实时监测图像
当前室内温度 11 摄氏度、湿度 42%。

红外反射模块下板结果：







图 10-12 红外反射模块实时图像

如图，底部有黑色区域时灯全亮、无黑色区域时灯灭。
具体演示请见附录视频链接。

七、遇到的问题及解决

1、温度湿度模块无法采集到数据

一开始设定了时钟频率后仍然无法正确的采集到数据，判断可能是 DHT22 本身输入的 0, 1 值并不是简单的高电平低电平。通过阅读说明书后得知，0/1 的判断源于高低电平不同的持续时间。

本文采用的方法是，不论两种信号的低电平持续多长时间，只判断高电平。首先将时钟分为 $10\mu s$ ，0 的高电平持续时间为 $26\mu s$ ，1 的高电平持续时间为 $72\mu s$ 。判断如果高电平持续时间超过了 3 个时钟，则为 1，反之为 0。

2、控速模块有下限

控速模块通过调整输出波形的占空比来达到控速的效果。本文使用 6v 的电源，3.3v 的电机输出。在实际操作中，当占空比小于 5/16 的时候就无法正常输出工作波形。判断是电压过小，无法驱动电机。

3、数码管显示不正确

本文在一开始进行湿度温度显示的时候总是乱码。后来判断为程序逻辑错误，Nexys4 DDR 的数码管为阴极有效，本文一开始的逻辑为阳极有效。

八、未完成的蓝牙模块

本文最初设计中是以蓝牙模块作为多个模块之间的整合，但由于不可知的原因无法在规定时间内完成调试。Verilog 代码已通过仿真检测，在下板时无法正确采集到数据。

接口定义：

```
1.    input    rx;
2.    input    fpga_clk;
3.    input    rst_n;
4.    output    tx;
```

代码：

```
5. module uarttop(rx,fpga_clk,rst_n,tx);
6.     input    rx;
7.     input    fpga_clk;
8.     input    rst_n;
9.     output    tx;
10.
```

```

11.    wire [7:0] data;
12.    wire      rdsig;
13.    wire      clk;
14.
15.
16.    uartclk uartclk_inst
17.    (
18.        .fpga_clk(fpga_clk),
19.        .rst_n(rst_n),
20.        .clk(clk)
21.    );
22.
23.    uartrx uartrx_inst
24.    (
25.        .rx(rx),
26.        .clk(clk),
27.        .rst_n(rst_n),
28.        .dataout(data),
29.        .rdsig(rdsig)
30.    );
31.
32.
33.    uarttx uarttx_inst
34.    (
35.        .clk(clk),
36.        .rdsig(rdsig),
37.        .datain(dataout),
38.        .tx(tx)
39.    );
40.
41. endmodule
42.
43.
44. //分频
45. module uartclk(fpga_clk,rst_n,clk);
46.    input  fpga_clk;
47.    input  rst_n;
48.    output clk;
49.
50.    reg [15:0] cnt;
51.    reg      clk;
52.
53.    always @(posedge fpga_clk or negedge rst_n)begin
54.        if(!rst_n)begin

```

```

55.             cnt <= 0;
56.             clk <= 0;
57.         end
58.         else if(cnt == 16'd325)begin
59.             clk <= 1;
60.             cnt <= cnt + 1;
61.         end
62.         else if(cnt == 16'd650)begin
63.             clk <= 0;
64.             cnt <= 0;
65.         end
66.         else begin
67.             cnt <= cnt + 1;
68.         end
69.
70.     end
71.
72. endmodule
73.
74.
75. //接受
76. module uartrx(rx,clk,rst_n,dataout,rdsig,receive,rxfall,idle,cnt);
77.     input  rx;
78.     input  clk;
79.     input  rst_n;
80.     output dataout;
81.     output rdsig;
82.     output receive;
83.     output rxfall;
84.     output idle;
85.     output cnt;
86.
87.     reg [7:0]  dataout;
88.     reg        rdsig;
89.     reg        rxbuf;
90.     reg        rxfall;
91.     reg [7:0]  cnt;
92.     reg        receive;
93.     reg        idle;
94.
95.     wire [7:0] dataout_wire;
96.     assign dataout_wire = 32;
97.     assign dataout_wire = dataout;
98.

```

```

99.  always @(posedge clk) begin
100.      rxbuf <= rx;
101.      rxfall <= rxbuf & (~rx);
102.  end
103. always @(posedge clk) begin
104.      if(rxfall == 1 && idle == 1) begin
105.          receive <= 1;
106.      end
107.      else if(cnt == 152) begin
108.          receive <= 0;
109.      end
110.  end
111.  always @(posedge clk) begin
112.      if(receive ==1) begin
113.          case (cnt)
114.              8'd24: begin
115.                  dataout[0] <= rx;
116.                  idle <= 0;
117.                  cnt <= cnt + 1;
118.                  rdsig <= 0;
119.              end
120.              8'd40: begin
121.                  dataout[1] <= rx;
122.                  idle <= 0;
123.                  cnt <= cnt + 1;
124.                  rdsig <= 0;
125.              end
126.              8'd56: begin
127.                  dataout[2] <= rx;
128.                  idle <= 0;
129.                  cnt <= cnt + 1;
130.                  rdsig <= 0;
131.              end
132.              8'd72: begin
133.                  dataout[3] <= rx;
134.                  idle <= 0;
135.                  cnt <= cnt + 1;
136.                  rdsig <= 0;
137.              end
138.              8'd88: begin
139.                  dataout[4] <= rx;
140.                  idle <= 0;
141.                  cnt <= cnt + 1;
142.                  rdsig <= 0;

```

```

143.             end
144.             8'd104: begin
145.                 dataout[5] <= rx;
146.                 idle <= 0;
147.                 cnt <= cnt + 1;
148.                 rdsig <= 0;
149.             end
150.             8'd120: begin
151.                 dataout[6] <= rx;
152.                 idle <= 0;
153.                 cnt <= cnt + 1;
154.                 rdsig <= 0;
155.             end
156.             8'd136: begin
157.                 dataout[7] <= rx;
158.                 idle <= 0;
159.                 cnt <= cnt + 1;
160.                 rdsig <= 0;
161.             end
162.             8'd152: begin
163.                 idle <= 1;
164.                 cnt <= 0;
165.                 rdsig <= 1;
166.             end
167.             default: begin
168.                 cnt <= cnt + 8'd1;
169.             end
170.         endcase
171.     end
172.     else begin
173.         idle <= 1;
174.         cnt <= 0;
175.         rdsig <= 0;
176.     end
177. end
178.
179.
180. endmodule
181.
182.
183. //发出
184. module uarttx(clk,rdsig,datain,tx);
185.     input        clk;
186.     input        rdsig;

```

```

187.    input    [7:0]    datain;
188.    output          tx;
189.
190.    reg          tx;
191.    reg          send;
192.    reg          idle;
193.    reg [7:0]    cnt;
194.
195.    always @(posedge clk) begin
196.        if(rdsig == 1 && idle == 1) begin
197.            send <= 1;
198.        end
199.        else if(cnt == 152) begin
200.            send <= 0;
201.        end
202.    end
203.
204.    always @(posedge clk) begin
205.        if(send ==1) begin
206.            case (cnt)
207.                8'd8: begin
208.                    tx <= 1'b0;
209.                    idle <= 0;
210.                    cnt <= cnt + 1;
211.                end
212.                8'd24: begin
213.                    tx <= datain[0];
214.                    idle <= 0;
215.                    cnt <= cnt + 1;
216.                end
217.                8'd40: begin
218.                    tx <= datain[1];
219.                    idle <= 0;
220.                    cnt <= cnt + 1;
221.                end
222.                8'd56: begin
223.                    tx <= datain[2];
224.                    idle <= 0;
225.                    cnt <= cnt + 1;
226.                end
227.                8'd72: begin
228.                    tx <= datain[3];
229.                    idle <= 0;
230.                    cnt <= cnt + 1;

```

```

231.          end
232.          8'd88: begin
233.              tx <= datain[4];
234.              idle <= 0;
235.              cnt <= cnt + 1;
236.          end
237.          8'd104: begin
238.              tx <= datain[5];
239.              idle <= 0;
240.              cnt <= cnt + 1;
241.          end
242.          8'd120: begin
243.              tx <= datain[6];
244.              idle <= 0;
245.              cnt <= cnt + 1;
246.          end
247.          8'd136: begin
248.              tx <= datain[7];
249.              idle <= 0;
250.              cnt <= cnt + 1;
251.          end
252.          8'd152: begin
253.              idle <= 1;
254.              cnt <= 0;
255.          end
256.          default: begin
257.              cnt <= cnt + 8'd1;
258.          end
259.      endcase
260.  end
261.  else begin
262.      idle <= 1;
263.      cnt <= 0;
264.      tx <= 8'd1;
265.  end
266.  end
267.
268.
269.
270. endmodule

```

九、心得体会及建议

- 1、仔细阅读模块的说明书可以带来极大的便利，很多说明书中就已经将模块工作的逻辑和 ASM 描述了出来；
- 2、设计思路最好自顶向下，本文初期采用的模式是自下而上，在后期综合的时候产生了极大的不便；
- 3、不同的部件在高低电平有效的问题上总是不统一，在进行逻辑的设计时一定要注意；
- 4、由于是在课程作业中第一次进行有外设的设计，开始需要自己克服一些连接上的问题。建议以后的课程中可以增加一个外设的示例教程。

附录 1

基于 FPGA 的检测温湿度红外循迹可变速小车

使用说明

设备：

- 1、硬件：L298N 电机，HL-1 型小车底板，Nexys4 DDR 开发板
- 2、传感器：温度湿度模块 DHT22，红外反射传感器 TCRT5000。

功能：

- 1、实时监测当前环境温度湿度，并将温度和湿度以整数形式显示在数码管上；
- 2、可实现两种运动模式：手动控制运动和红外循迹自动运动：
 - a) 手动模式下，使用 Nexys4 DDR 上方向键控制小车运动；
 - b) 自动模式下，小车根据黑线（其他颜色也可，但应为深色）自动循迹移动；
- 3、可手动控制小车速度，共有三种速度可选

按键说明：

模式选择

V10 开启自动循迹功能

V11 开启手动控制功能

速度选择

L16 低速运动

M13 中速运动

R15 高速运动


方向控制

N17 前进

P17 左转

M17 右转

P18 后退



注意事项：

- 1、模式选择 和 速度选择各自必须至少打开一个才可运动；
- 2、手动选择和自动选择同时开启时，默认为自动；
- 3、三种速度同时开启时，默认为高速；
- 4、驱动轮只有两个，后配一个万向轮。

演示视频 demo: <https://pan.baidu.com/s/1b7P7sLbTkxkvhfnuURekRw>