

Верификационный план матричного калькулятора (matrix_calc)

1. Список проверяемых характеристик

№	Характеристика	Описание	Реализация проверки
1	Сброс (rst_n_i)	Проверка поведения после сброса и корректности значений по сбросу для всех регистров и состояний	Выполняются сбросы случайной длительности. После каждого сброса читаются все регистры APB, сверяются со значениями по умолчанию. Проверяется, что выходной AXI-Stream интерфейс неактивен (m_axis_res_tvalid=0), флаги статуса сброшены. Выполняется сброс во время передачи данных — система корректно сбрасывается
2	Регистры		
2.1	Доступ к регистрам	Корректное чтение и запись всех регистров согласно карте адресного пространства	После сброса читаются все регистры — сверка с default значениями. Во все RW-регистры (REG_OP, REG_CTRL) записываются значения, затем чтение — проверка сохранения и самосброса REG_CTRL. RO-поля (REG_STATUS) не изменяются при записи
2.2	Обработка ошибочных APB-операций	Неподдерживаемые операции игнорируются; PSLVERR выставляется только при доступе вне адресного пространства или при записи в REG_STATUS	Проверяется, что запись в REG_STATUS игнорируется. Доступ по адресам вне диапазона 0x00-0x08 вызывает pslverr=1. Запись в зарезервированные биты не меняет их
3	Выполнение операций		
3.1	Сложение матриц (OP=00)	Выполняется поэлементное сложение A+B	Подаются случайные матрицы A и B. В scoreboard сверяется результат с эталонным.

			Проверяется насыщение при переполнении и флаг OVERFLOW
3.2	Вычитание матриц (OP=01)	Выполняется поэлементное вычитание A-B	Аналогично сложению, но с вычитанием
3.3	Транспонирование (OP=10)	Выполняется транспонирование матрицы A	Подается матрица A. Результат сравнивается с эталонной транспонированной матрицей
3.4	Определитель (OP=11)	Вычисление определителя матрицы A методом Гаусса	Подается матрица A. Результат (скаляр) передается как пакет из N элементов. Сверяется с эталонным определителем. Проверяется флаг SINGULAR для вырожденных матриц
4	Прием данных (AXI-Stream)		
4.1	Обработка раннего tlast	Если tlast приходит раньше, чем передано N*N элементов – фиксируется ошибка RX_ERR	Во время приема случайно генерируется tlast на элементе < N*N-1. Проверяется переход в RX_ERR, блокировка приема новых данных
4.2	Обработка позднего tlast	Если tlast отсутствует или приходит позже – ошибка RX_ERR	Пакет с количеством элементов >= N*N. Проверяется RX_ERR после фактического окончания передачи
4.3	Изменение операции после окончания приема данных	Запись в REG_OP после приема игнорируется	Во время BUSY=1 выполняется APB-запись в REG_OP. Проверяется, что операция не меняется, и вычисления идут с исходным OP
4.4	Прерывание приема данных (FLUSH)	Запись flush=1 до начала вычислений сбрасывает состояние приема и переводит блок в IDLE	Во время приема (но до start) записывается flush=1. Проверяется сброс BUSY (если был), s_axis_a/b_tready становятся активными, состояние переходит в IDLE
4.5	Игнорирование канала B при операциях транспонирования и определителя	Для OP=10 и OP=11 данные на s_axis_b не принимаются, RX_ERR не возникает в случае ошибки на канале b	Подаются произвольные данные на канал B во время OP=10/11. Проверяется, что RX_ERR=0, вычисления выполняются корректно

2. Тестовые сценарии

Сценарий	Пошаговое описание сценария с точки зрения устройства	Название теста
Проверка регистрового пространства	1. Подача сигнала тактирования 2. Подача сигнала сброса 3. Чтение всех регистров 4. Запись во все биты всех регистров 1 5. Чтение всех регистров 6. Случайное число транзакций записи и чтения по адресам вне адресного пространства	REG_TEST
Проверка математических операций	1. Подача сигнала тактирования и сброса 2. Для каждой операции OP = 0,1,2,3: a. Запись OP в REG_OP b. Для каждой из (?) случайных матриц (+ подается обязательно вырожденная матрица для op = 3): i. Передача матриц по AXI-Stream ii. Запись start = 1 в REG_CTRL iii. Параллельно 1 и 2: 1. Чтение REG_STATUS, если OP=det, ожидание хендшейка первого элемента пакета на выходе, чтение REG_STATUS 2. Ожидание хендшейка последнего элемента пакета на выходе	MAT_TEST

Особенности приема данных	1. Подача сигнала тактирования и сброса 2. Для каждой из (?) итераций: a. Параллельно i и ii: i. Передача случайно сгенерированных матриц с вероятностью раннего tlast для A и B ii. Запись случайной ОР после случайного хендшейка на входном AXIS-интерфейсе b. Проверка REG_STATUS.RX_ERR (регистровая модель): при отсутствии ошибки: запись start → запись случайной ОР → ожидание результата; при наличии - запись flush	RECV_FEATURES_TEST
Сброс FLUSH и аппаратный сброс	1. Подача сигнала тактирования и сброса 2. Повторять (?) циклов (сбросов): a. Запуск двух параллельных процессов: i. Процесс A (основной, генерация случайных операций): 1. Запуск двух параллельных процессов: i. Запись случайной ОР, передача матриц ii. Случайный flush (0/1) после случайного хендшейка на входном AXIS-интерфейсе 2. Если flush=0 — start, проверка результата. Если flush=1 — запись flush (убрать остатки пакетов), чтение REG_STATUS ii. Процесс B (сбросовый): в случайный момент завершение процесса и подача сигнала сброса случайной длительности	FLUSH_AND_RST_TEST