
计算机组成原理 作业(4)

姓名: 学号:

8.4 CPU 内有这些部件: PC、IR、SP、AC、MAR、MDR 和 CU

- (1) 画出完成间接寻址的取数指令 "LDA @ X" (将主存某地址单元的内容取至 AC 中)的数据流(从取指令开始)。
- (2) 画出中断周期的数据流。

8.28 设某机有 4 个中断源 1234, 其响应优先级按 1---2--- 3---4 降序排列, 现要 求将中断处理次序改为 4---1---3---2 。根据下图给出的 4 个中断源的请求时刻, 画出 CPU 执行程序的轨迹。设每个中断源的中断服务程序时间均为 20 μs。




9.3 什么是指令周期、机器周期和时钟周期? 三者有何关系?


9.5 设机器 A 的 CPU 主频为 8 MHz ,机器周期含 4 个时钟周期,且该机的平均指令执行速度是 0.4 MIPS, 试求该机的平均指令周期和机器周期,每个指令周期中含几个机器周期。如果机器 B 的 CPU 主频为 12 MHz ,且机器周期也含 4 个时钟周期,试问 B 机的平均指令执行速度为多少 MIPS?


9.11 设 CPU 内部结构如图 9.4 所示,此外还设有 B、C、D、E、H、L 6 个寄存器,它们各自的输入和输出端都与内部总线相通,并分别受控制信号控制(如 Bi 为寄存器 B 的输入控制; Bo 为寄存器 B 的输出控制)。要求从取指令开始,写出完成下列指令所需的全部微操作和控制信号。

(1)ADD B,C $((B)+(C)\rightarrow B)$ (2)SUB A,H $((AC)-(H)\rightarrow AC)$



- 9.14 设单总线计算机结构如图 9.5 所示,其中 M 为主存, XR 为变址寄存器, EAR 为有效地址寄存器, LATCH 为锁存器。假设指令地址已存于 PC 中, 画出 "LD*D"和 "SUB X, D"指令周期信息流程图,并列出相应的控制信号序列。说明:
 - (1) "LDA,* D"指令字中*表示相对寻址, D为相对位移量。
 - (2) "SUB X,D"指令字中 X 为变址寄存器 XR, D 为形式地址。
- (3)寄存器的输入和输出均受控制信号控制,例如,PCi 表示 PC 的输入控制信号,MDRo 表示 MDR 的输出控制信号。
- (4)凡是需要经过总线实现寄存器之间的传送,需在流程图中注明,如 PC→Bus →MAR,相应的控制信号为 PCo 和 MARi。





10.17 解释机器指令、微指令、微程序、毫微指令和毫微程序以及它们之间的对应关系。

10.15 设控制存储器的容量为 512 X 48 位, 微程序可在整个控存空间实现转移, 而控制微程序转移的条件共有 4 个(采用直接控制), 微指令格式如下图, 试问微指令中的 3 个字段分别为多少位?

	转移条件	下地址
操作控制	顺序控制	