# 计算机系统 CPU 实验报告

### 一、小组成员及分工占比:

王子达(20206433):50%


段培元(20206379):50%


具体的实验任务分工可参考 github 仓库上的 commit 过程


ikun-king 抵达64号点		ь938а4с 4 days ago 🐧 12 commits
SampleCPU	一号点	3 weeks ago
SampleCPU_cpu	抵达15号点	2 weeks ago
SampleCPU_cpu_36	抵达36号点	2 weeks ago
SampleCpu_51	Add files via upload	5 days ago
Sample_cpu64	抵达64号点	4 days ago
■ task-11.5-段培元	11.5-段培元	2 months ago
計算机系统stall以及后继指	冷添加 Add files via upload	3 weeks ago
☐ README.md	Update README.md	last month

## 二、实验内容与体会:

最开始,是按照助教老师在腾讯会议录屏的讲解一点点在各.v、.vh 文件中先添加数据相关的指令,将 ex\_to\_rf\_bus,mem\_to\_rf\_bus,wb\_to\_rf\_bus等加好,和 id 段的 rfdata 写好。







加完数据相关的东西之后会卡在这里:


reference: PC = 0xbfc006f8, wb\_rf\_wnum = 0x19,
wb\_rf\_wdata = 0x9fc00704


mycpu : PC = 0xbfc00714, wb\_rf\_wnum = 0x19, wb\_rf\_wdata
= 0xbfc00000

subu 指令没加,从这里开始加指令。具体如下:


```
SAMPLE CPU64
   > 📫 doc
                                                     assign code = inst[25:6];
assign base = inst[25:21];
   ∨ 📹 lib
                                                     assign offset = inst[15:0];
assign sel = inst[2:0];
   > 📺 mul
                                                     wire inst_and,inst_or,inst_nor,inst_xor;
wire inst_andi,inst_xori;
                                                     wire inst_sll,inst_sllv,inst_sra,inst_srav,inst_srl,inst_srlv;
wire inst_subu,inst_slt,inst_sltu;
                                                     wire inst_slti,inst_sltiu;
wire inst_j,inst_bne,inst_add,inst_addi;
                                                     wire inst addu, inst sub;
                                                     wire inst movn,inst movz,inst mfhi,inst mflo,inst mthi,inst mtlo;
wire inst_bgez,inst bgtz, inst blez ,inst bltz ,inst bltzal_inst_bgezal,inst_jalr ;
wire inst_lb,inst_lbu, inst_lh, inst_lhu, inst_sb, inst_sh;
         README.md
      WB.v
                                                     wire op_add, op_sub, op_slt, op_sltu;
wire op_and, op_nor, op_or, op_xor;
                                                     wire op_sll, op_srl, op_sra, op_lui;
wire inst_div, inst_divu, inst_mult, inst_multu;
> OUTLINE
> TIMELINE
```

当时在度过一号点前卡了一段时间的 bug,不过好在有同学和助教的指导下,顺利地度过了一号点,在过完一号点之后,按照助教录屏的讲解,接下来需要添加一些 stall 指令。






这一部分结束之后,继续添加其他相关指令,到达了 15 号点,再接下来,是对着 A03 那个文档,查看 PC 值,记得几乎全是改的 id. v,重复性地添加指令,部分截图如下:



```
● W ID.v
 SAMPLE CPU64
  > 💼 doc
                                                           assign sel = inst[2:0]:
  v 📹 lib
                                                          wire inst_ori, inst_lui, inst_addiu, inst_beq;
wire inst_and,inst_or,inst_nor,inst_xor;
                                                          wire inst_andi,inst_xori;
wire inst_sll,inst_sllv,inst_sra,inst_srav,inst_srl,inst_srlv;
wire inst_subu,inst_slt,inst_sltu;
        V defines.vh
                                                          wire inst_slti,inst_sltiu;
wire inst_j,inst_bne,inst_add,inst_addi;
                                                          wire inst jal, inst jr;
                                                          wire inst_addu,inst_sub;
wire inst_lw,inst_sw;
                                                          wire inst movn,inst movz,inst mfhi,inst mflo,inst mthi,inst mtlo;
wire inst bez,inst bez, inst blez, inst bltz, inst bltzal,inst bgezal,inst jalr;
wire inst bi,inst bu, inst bl, inst bl, inst bl, inst sh;
      W MEM.v
                                                          wire op_add, op_sub, op_slt, op_sltu;
wire op_and, op_nor, op_or, op_xor;
wire op_sll, op_srl, op_sra, op_lui;
wire inst_div, inst_divu, inst_mult, inst_multu;
      WB.v
                                                          decoder_6_64 u0 decoder_6_64(
.in (opcode ),
> TIMELINE
```



通过运行仿真结果的 PC 值和目标 PC 值进行比对,在提供的 Test.s 文件中查找目标 PC 值,根据 PC 值对应的指令,在 AO3\_"系统能力培养大赛"MIPS 指令系统规范 pdf 文件里查找该指令,根据指令的不同功能进行添加代码,例如涉及到 rs、rt 寄存器的,就添加到相对应的地方(如上图),这样重复性地添加一些相关指令代码(上图中展示的加指令 slti, sltiu, j, add, addi, sub, and, andi, nor, xori, sllv, sra, srav, srl, srlv)过后,测试到达了 36 号点。


接下来是加指令 bgez, bgtz, blez, bltz, bltzal, bgezal, jalr。 测试过后可以到达过 43 号点, 到这个位置:

reference: PC = 0xbfc560a0, wb\_rf\_wnum = 0x02, wb\_rf\_wdata = 0x40200000

mycpu : PC = 0xbfc560e0, wb\_rf\_wnum = 0x15, wb\_rf\_wdata = 0x40200000。这一部分稍微有意思的东西就是分支跳转指令你需要加入自己的判断方法,就是 rs\_ge gt le lt\_rt 那些东西。不过仍然还是比这 A03 文档继续添加。在这个过程中还学了学某些英文缩写都是什么意思: 例如 ge-greater than or equal to-大于等于,gt-greater than-大于,le-less than or equal to-小于等于,lt-less than-小于。

再接下来,加的指令有 mfhi, mflo, mthi, mtlo, div, divu, mult, multu。这一部分,继续添加指令会遇到 hilo 寄存器相关的问题,我们的理解是需要将 hilo\_bus 加到很多的总线中去,比如说 ex\_to\_mem\_bus, ex\_to\_rf\_bus······我们在 id 段需要像那 32 个通用

寄存器一样取出 hilo 寄存器中的值,这里需要注意数据相关问题,模仿 rf\_rdata 和 rdata 那样子进行处理,最后 hilo 寄存器中的值作为 hi\_i, lo\_i 传入 ex, 在 ex 段做的事情是,如果是要将数据写入到 hilo 寄存器,如 mthi, mul, div 之类的指令,hi\_o, lo\_o 用来存储要写入的数据,并作为 hilo\_bus 中的一部分往后传,就像 rf\_wdata一样。如果是 mfhi, mflo 之类将 hilo 寄存器中的值取出,存入到通用寄存器中,那这一部分 ex\_result 将会被赋值为 hilo 寄存器中的值(hi\_i, lo\_i)。具体的代码过程截图如下:




加完 hilo 可以到达这里:

reference: PC = 0xbfc7d7dc, wb\_rf\_wnum = 0x15, wb\_rf\_wdata =
0x00000002


mycpu : PC = 0xbfc7d7dc, wb\_rf\_wnum = 0x15, wb\_rf\_wdata = 0x000000000, 之后在这个地方卡了很长时间, 然后也是通过询问已经通过的小组, 帮助我们解决了相关的 bug, 到达了 51 号点。

再接下来加的指令有 lb, lbu, lh, lhu, sb, sh。我们觉得在 ex 段主要就是改对于 data\_sram\_wen 和 data\_sram\_wdata 这两个, 就是 按字节把通用寄存器里的值往 sram 里存, store 指令。mem 段改的是 mem\_result,目的是按字节读 data\_sram\_rdata 到寄存器里, load 指令。

```
File Edit Selection View Go Run Terminal Help
                                             V EX.v
            SAMPLE CPU64
                                                                       ex result,
            > 📫 doc
             ∨ 📹 lib
              > 📺 mul
                                                                      hi ex.
                  w defines.vh
                                                                assign data_sram_en = data_ram_en;
                                                                                                         (data_ram_readen==4'b0101 && ex_result[1:0] == 2'b00 )? 4'b0001
:(data_ram_readen==4'b0101 && ex_result[1:0] == 2'b01 )? 4'b0010
                                                                assign data sram wen =
                                                                                                         :(data_ram_readen==4'b0101 && ex_result[1:0] == 2'b10 )? 4'b0100
                                                                                                         :(data_ram_readen==4'b0101 && ex_result[1:0] == 2'b11 )? 4'b1000
:(data_ram_readen==4'b0111 && ex_result[1:0] == 2'b00 )? 4'b0011
:(data_ram_readen==4'b0111 && ex_result[1:0] == 2'b10 )? 4'b1100
                V ID.v
                V IF.v
                                                                                                         : data ram wen;
                W MEM.v
                                                                assign data_sram_wdata = data_sram_wen==4'b1111 ? rf_rdata2
:data_sram_wen==4'b0001 ? {24'b0,rf_rdata2[7:0]}
:data_sram_wen==4'b0010 ? {16'b0,rf_rdata2[7:0],8'b0}
                   README.md
                V WR.v
                                                                                                         :data_sram_wen==4'b1000 ? {rf_rdata2[7:0],24'b0}
:data_sram_wen==4'b0011 ? {16'b0,rf_rdata2[15:0]}
:data_sram_wen==4'b1100 ? {rf_rdata2[15:0],16'b0}
          > OUTLINE
          > TIMELINE
```



写完这些,测试便可抵达64号点,最终的结果展示如下:



#### 三、实验心得:

#### 王子达:

我认为,本次这个 cpu 实验过程还是比较艰难的,在最开始的时 候,我认为也是最艰难的,当时分完组之后,留了第一个小任务,我 记得是修改模 10 计数器,模 6 计数器那些,在这之前,我们必须先 对 Verilog 语言做一些必备的简单了解,在看懂代码之后,小组商量 着进行修改,并且刚开始还熟悉了 github 官网的相关知识,从注册登 录到建立分支 branch 上传文件,后来过了一段时间,陆续开展正式 的 cpu 实验,在最开始的时候,我觉得什么都不懂,一头雾水,后来 通过助教的视频讲解知道了很多东西,并按照视频里面的代码一步一 步照着在自己的 CG 平台上的 VScode 里进行编码,在度过每一个测 试点的过程中也是非常地不易,不过好在每次遇到我们不会修改的 bug,都可以问其他的同学和助教,帮助我们顺利地度过了测试点位, 调试过程中遇到的 bug 有太多太多,有的是语法错误,有的是指令不 全导致仿真无法运行,还有一些 bug 可能现在也不能很好地理解,不 过最终完成要求, 跑完 64 号点之后, 还是比较高兴的, 最后我想说, 虽然在本次 cpu 实验中我们遇到了很多问题(除了学术上的,中间还 有相当长一段时间阳性发烧,被拉去酒店隔离等等),但是很感谢这 次实验使我们得以锻炼,也希望以后的 cpu 实验可以越来越好! 段培元:

首先,整体回顾我们组做 CPU 实验的时候,更多感到的是不断前进的收获和喜悦,尽管我们在最初和一段时间里遇到了些麻烦和问题,

但是好在我们坚持了下来,可能我们进度有些缓慢,可正如龟兔赛跑 里面的乌龟,慢但不断地前进,最终能够取得胜利,我想这正是我们 做完此次实验的原因,拥有坚忍不拔、持之以恒的毅力和品质才是通 往成功的必要条件。

在最开始做小任务的时候,对于一个完全陌生的语言,我们首先进行了语言的了解和学习,在学习 Verilog 之后,发现其和 C 语言很相似,这便给我带来了信心,顺利完成修改模 10 计数器的小任务后,我们对于接下来的 CPU 实验充满了信心。然而事实并非如此,我们对实验一时间无从下手,但是方法总比困难多,我们通过请教助教和同学,学习相关原理,添加了一些指令、解决数据相关问题等,在十二月伊始顺利通过一号点,之后工作便有序了起来。期间还被拉去隔离了好几天,在此期间我们也没忘记 CPU 实验,磕磕绊绊地添加指令,根据助教的录屏和自我学习,例如加 stall 等,顺利通过 15 点。在接下来的时间里,按照 PC 加指令成为主要,加完能够过 43 号点,此时收获的喜悦溢于言表,而这继续推动着我们前进。再后来,加 hilo、加 stall、根据助教的录屏敲代码,遇到 Bug 我们就通过请教同学和助教解决 Bug,然后顺利地通过了 64 号点,完成了任务。

通过此次实验我不仅学到了 CPU 的许多知识,还会运用 GitHub 来进行文件保存和交流,这对于以后的个人发展很有帮助,很幸运遇 到很棒的组员,合作教会了我们一起交流成长;遇到了很棒的老师和 助教,每次的课对于我们都是学习和收获,感谢您们的耐心教导,让 我们受益多多,诚心祝福 CPU 实验越来越好!