# 第2章 数字电路中的基本门电路

- 2.1 集成逻辑门电路的一般特性
- 2.2 CMOS集成门电路
- 2.3 TTL集成门电路
- 2.4 集成门电路的实际应用问题

前面介绍的各种基本逻辑功能电路,其内部具体的电子电路是如何组成的,电路的工作原理又如何?

本章讨论实现各种基本逻辑功能的具体电子电路,它们的工作原理,使用时的注意事项等。


# 复习 半导体器件的开关特性和开关电路

#### 一、二极管的开关特性和开关电路


## 1. 开关特性


$$(P) \xrightarrow{i_D} (N)$$

二极管电路符号



二极管的特性曲线





$V_{ m A}$	$V_{ m B}$	$\mathbf{D}_{\mathbf{A}}$	$\mathbf{D}_{\mathbf{B}}$	$V_{ m o}$
<b>0 V</b>	0 V	导通	导通	0.7 V
<b>0 V</b>	3 V	导通	截止	0.7 V
3 V	0 V	截止	导通	0.7 V
3 V	3 V	导通	导通	3.7 V


+V<sub>cc</sub>(+5 V) 数字电路中,输入只有2种 状态:要么是高电平(+3V), 要么是低电平(0V)。


#### 真值表

$\overline{oldsymbol{V_{\mathbf{A}}}}$	$V_{ m B}$	$V_{\mathrm{O}}$
0	0	0
0	1	0
1	0	0
1	1	1

输入 $V_A$ "与" $V_B$ 都有效(高 电平)时,输出 $V_O$ 才有效(高 电平),称为"与"逻辑。

#### 二、三极管的开关特性和开关电路





#### 四种工作状态

发射结正偏,集电结反偏:放大工作状态 模拟电路


数字

电路

发射结反偏,集电结反偏:截止工作状态

发射结正偏,集电结正偏:饱和工作状态

发射结反偏,集电结正偏:倒置工作状态 较少应用




(1) 放大区

(发射结正偏,集电结反偏)


当be间加上正向电压,cb间加上反向电压时,三个电极将产生图示方向的三个电流I<sub>B</sub>、I<sub>C</sub>、I<sub>E</sub>。


# (2)饱和区(发射结正偏,集电结正偏) $v_{BE} > 0, v_{CB} < 0, v_{CE} < 0.7V$

当 $I_{\rm R}$ 足够大或 $R_{\rm C}$ 足够大时, $V_{\rm CE}$ <0.7V,管子工作在饱和区,



(3) 截止区 (发射结反偏,集电结反偏) 外加 ½ < 0.5V时,管子截止,





 $v_{\rm I}$ =0:三极管截止,  $i_{\rm C}$ =0,  $v_{\rm O}$ =20V


$$v_{\text{I}}$$
=3V:三极管饱和 ::  $i_B = \frac{3 - 0.7}{25} = 0.092 \text{mA}, i_C = \beta i_B = 3.96 \text{mA}$ 

$$v_{CE} = 20 - 3.96 \times 6.8 = -6.9 \text{ V} < V_{CES} (= 0.7V)$$

当输入方波信号时,三极管交替工作在截止区和饱和区,类似于一个可控开关。


## 三、场效应管的开关特性和开关电路

#### 1. 开关特性




负载线方程

$$v_{DS} = V_{DD} - i_D R_d$$




#### N沟道MOS管


对NMOS管,当 $V_{GS} > V_T$ 时,场效应管导电,且 $V_{GS}$ 较大,工作在可变电阻区,DS间沟道电阻很小 $V_{GS} < V_T$ 时,场效应管截止,DS间等效电阻很大。



对PMOS管, $V_{\rm T}$ 为负值

## 2. 开关电路






输入低电平OV,MOS管截止,漏源极间相当于开关断开,输出电压为+V<sub>DD</sub>。

输入高电平+ $V_{DD}$ ,  $V_{GS} > V_{T}$ , MOS管导电,漏源极间等效一只小电阻,输出近似为0V。

由于器件的电极间存在电容,还有下一级的输入电容,所以,开关电路的实际输出波形将延迟输入信号的变化,产生了延迟时间。



# 2.2 CMOS集成门电路


它是用NMOS和 PMOS组成的互补型的MOS电路。 它在集成度、功耗、输出高低电平等方面,都比TTL 优越,是目前集成电路的主流产品。

# 一、典型集成CMOS门电路

➤ CMOS反相器

由增强型MOS管构成。

设
$$V_{DD} > V_{TN} + |V_{TP}|$$



• 当 $v_{\rm I} = V_{\rm DD}$ 时,

 $v_{\text{GSN}} = V_{\text{DD}} > V_{\text{TN}}$ ,  $T_{\text{N}}$ 导通, $R_{\text{DSN}}$ 小;  $/v_{\text{GSP}} = 0 < |V_{\text{TP}}|$ ,  $T_{\text{P}}$ 截止, $R_{\text{DSP}}$ 很大。 所以, $v_{\text{O}} = V_{\text{OL}} \approx 0 \text{V}$ ( $R_{\text{DSN}} = R_{\text{DSP}}$ 分压)。

= 当 $v_{\rm I}$  = 0时,  $v_{\rm GSN}$  = 0 <  $V_{\rm TN}$  ,  $T_{\rm N}$  截止,  $R_{\rm DSN}$  很大;  $|v_{\rm GSP}|$  =  $V_{\rm DD}$  >  $|V_{\rm TP}|$  ,  $|V_{\rm PSP}|$  ,  $|V_{\rm DD}|$  。 所以,  $|V_{\rm OH}|$   $|V_{\rm OH}|$   $|V_{\rm OH}|$  。

由于互补两管中总有一只导电,另一管截止,因此CMOS门电路的功耗极微。


• 当 $v_{\rm I} = V_{\rm DD}$ 时,

 $v_{\text{GSN}} = V_{\text{DD}} > V_{\text{TN}}$ ,  $T_{\text{N}}$ 导通, $R_{\text{DSN}}$ 小;  $/v_{\text{GSP}} = 0 < |V_{\text{TP}}|$ ,  $T_{\text{P}}$ 截止, $R_{\text{DSP}}$ 很大。 所以, $v_{\text{O}} = V_{\text{OL}} \approx 0 \text{V}$ ( $R_{\text{DSN}} = R_{\text{DSP}}$ 分压)。

= 当 $v_{\rm I}$  = 0时,  $v_{\rm GSN}$  = 0 <  $V_{\rm TN}$  ,  $T_{\rm N}$  截止,  $R_{\rm DSN}$  很大;  $|v_{\rm GSP}|$  =  $V_{\rm DD}$  >  $|V_{\rm TP}|$  ,  $|V_{\rm PSP}|$  ,  $|V_{\rm DD}|$  。 所以,  $|V_{\rm OH}|$   $|V_{\rm OH}|$   $|V_{\rm OH}|$  。


由于互补两管中总有一只导电,另一管截止,因此CMOS门电路的功耗极微。

#### > CMOS与非门



由增强型MOS管构成。 NMOS串联,PMOS并 联,构成与关系。 当输入都为高电平时,
 T<sub>N1</sub>、T<sub>N2</sub>导通, T<sub>P1</sub>、
 T<sub>P2</sub>截止,输出低电平。


## > CMOS与非门



由增强型MOS管构成。 NMOS串联,PMOS并 联,构成与关系。 ■ 当输入有一个(或全部) 为低电平时, T<sub>N</sub>中有 一只(或全部)截止, 一只(或全部)截止, T<sub>P1</sub>中有一只(或全部)导 通,输出高电平。

所以,
$$L_a = \overline{A \cdot B}$$


## > CMOS或非门



由增强型MOS管构成。 NMOS并联,PMOS串 联,构成或关系。

- 当输入都为低电平时,
   T<sub>N1</sub>、T<sub>N2</sub>截止, T<sub>P1</sub>、
   T<sub>P2</sub>导通,输出高电平。
- 当输入有一个(或全部) 为高电平时, T<sub>N</sub>中有 一只(或全部)导通, T<sub>P</sub> 中有一只(或全部)截止, 输出低电平。


所以,
$$L_b = \overline{A + B}$$



带缓冲级的CMOS与非门


#### 二、集成CMOS门电路的主要特性

> CMOS反相器的电压传输特性



#### 2.2.3 CMOS漏极开路门和三态输出门电路

#### 一、CMOS漏极开路门(OD门)




OD门工作时必须将输出端经上拉电阻R<sub>L</sub>接到电源上

输出低电平  $v_O = V_{OL} \approx 0$  输出高电平  $v_O = V_{OH} \approx V_{DD2}$   $L = \overline{AB}$ 


可以实现电平的转换

# 将几个OD门的输出端直接相连,可实现"线与"逻辑




$$L = L_1 \cdot L_2 = \overline{AB} \cdot \overline{CD} = \overline{AB + CD}$$

而普通CMOS门输出端不 允许直接并联,如图,很 大电流经门1到门2,这一 大电流在输出内阻上的压 降较大,可能使输出既非 高电平又非低电平,产生 逻辑混乱,并可能烧坏 电路。



#### 二、三态输出的CMOS门电路

三态门的输出状态除0、1两种状态外,还有高阻输出状态。




$\overline{EN}$	数据A	输出Y
0	1	0
0	0	1
1	1	· 一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一
1	0	高阻态


- 1、 $\overline{EN} = 0$  : 若 A = 1 , 则 $G_4$  、 $G_5$ 的输出都为高电平, $T_1$ 截止、 $T_2$ 导通,Y = 0 ; 若 A = 0 ,则 $G_4$  、 $G_5$ 的输出都为低电平, $T_1$ 导通、 $T_2$ 截止,Y = 1 。因此, $Y = \overline{A}$  ,反相器处于正常工作状态。
- 2、 $\overline{EN} = 1$ ,不管A的状态如何, $G_4$ 输出高电平而 $G_5$ 输出低电平, $T_1$ 、 $T_2$ 同时截止,输出呈现高阻态。


## 三态门的真值表

$\overline{EN}$	数据A	输出L	
0	0	1	
0	1	0	
1	0		
1	1	高阻态	



注意:三态输出门的 电路符号有多种:







EN	数据A	输出L
1	1	1
1	0	0
0	1	÷p⊓ +
0	0	高阻态

## 三态门的应用广泛


# 总线连接



## 信号双向传输



# 2.2.4 CMOS传输门 (TG门)



它由NMOS 和PMOS管并联而成。

C和 C 为互补控制端。

令C和C的高、低电平分别为 $V_{DD}$ 和 $0V_{I}$ 输入电压 $V_{I}$ 的范围为 $0\sim V_{DD}$ 之间。

- $\bullet$  当 $\mathbf{C}=\mathbf{V_{DD}}, \overline{C}=\mathbf{0}$ 时,  $\mathbf{T_N}$ 导电,  $\mathbf{E} \ 0 < v_I < V_{DD} V_{TN}$  时, $\mathbf{T_N}$ 导电,


沟道电阻很小;

$$A = |V_{TP}| < V_I < V_{DD}$$
 时, $A = T_P$ 导电,沟道电阻很小;

在
$$|V_{TP}| < v_I < V_{DD} - V_{TN}$$
时,两管同时导电。


输入/输出间表现为低阻,输入信号传递到输出。

$$v_o = \frac{R_L}{R_L + R_{TG}} v_I \approx v_I$$




CMOS传输门可以传递数字信号,也可以传递模拟信号


## > TG门的应用




#### TG门组成单刀单掷开关



实现信号双向传输



# 例 写出下面电路的输出表达式



A	В	$L_3$
0	0	1
0	1	0
1	0	0
1	1	0

$$L_3 = \overline{A + B}$$

# 三、CMOS门电路的主要参数

参数名称		符号	参数	单位	电源电 压
输出低电平电流		$I_{\mathit{OL}}$	0. 51	mA	+5V
输出高电平电流		$I_{\mathit{OH}}$	-0.51	mA	+5V
输出低电平电压		$V_{\scriptscriptstyle OL}$	0. 05	V	+5V
输出高电平电压		$V_{OH}$	4. 95	V	+5V
开关时间		$t_{PLH}$	200	ns	+5V
		$t_{PHL}$	200	ns	+5V
功耗	静态	$P_{\scriptscriptstyle S}$	0	mW	+5V
	动态	$P_{M}$	0.5	mW	+5V


## 2.3 TTL系列集成门电路

集成TTL门电路是: Transistor Transistor Logic的缩写,是指电路由晶体管-晶体管组成的逻辑门电路。TTL门电路是目前尚大量使用的一种中、小规模集成电路。

## 一、典型集成TTL逻辑门电路

(TTL与非门)


## > 电路结构



## > 工作原理

■ 当输入一个为低电平 "0"时(V<sub>II</sub>=0.3V)

 $T_1$ 深饱和, $T_2$ 、 $T_5$ 截止,  $T_4$ 、D导电,输出高电平。  $\nu_0 = V_{OH} \approx 5V-1.4V=3.6V$ , TTL关门。



#### ■ 当输入全为高电 平 "1"时

(V<sub>IH</sub>=3.6V) 箝位


 $v_{B1}=v_{BE5}+v_{BE2}+v_{BC1}=2.1V$ ,  $T_1$ 倒置、 $T_2$ 、 $T_5$ 饱和, $_{3.6V}$ 

 $v_{\rm B4} = V_{\rm CES2} + v_{\rm BE5} \approx 1.0 \mathrm{V}$ 

 $T_4$ 、D截止状态,输出为

低电平v<sub>O</sub>=V<sub>OL</sub>≈0.3V,

TTL开门。



0.7V

(4.3V)

 $L = \overline{A \cdot B}$ 

 $+V_{CC}(+5 \text{ V})$ 


 $(v_0)$ 

 $T_5$ 

 $\sqrt{\frac{R_2}{760}\Omega}$ 

#### 1. TTL门的输出特性


讨论TTL门接同类负载门时的输出电压和负载电流之间的关系。分为输出高电平和低电平两种情况加以讨论。




#### 1. TTL门的输出特性

➤ 低电平输出特性—
灌电流负载输出特性

此时驱动门输出低电平, T<sub>5</sub>饱和导电, T<sub>4</sub>、D截止, 负载电流从负载门流向驱动门(灌入)。






如果负载门数 $N_{OL}$ 越多,则灌入电流 $I_{OL} = N_{OL}I_{IL}$ 便越大,这促使 $V_{OL}$ 电压升高, $T_5$ 将由饱和趋向放大,最终破坏逻辑关系。

因此,对负载门数 $N_{\rm OL}$ 应有一个限定值,由输出低电平上限值 $V_{\rm OLmax}$ 决定。

驱动门数(扇出系数)为:


$$N_L = \frac{I_{OL \max}}{I_{IL}}$$




#### > 高电平输出特性—拉电流负载输出特性

此时输出高电平V<sub>OH</sub>,驱动门T<sub>5</sub> 截止,T<sub>4</sub>、D导电,负载电流从 驱动门流出(拉出)。如果负载门 数增加,I<sub>OH</sub>拉出的电流便增加, 这使得输出高电平电压V<sub>OH</sub>会下 降,T<sub>4</sub>管会趋向饱和,最终破坏 逻辑关系。

高电平输出时也规定了一个高电平下限值 $V_{\mathrm{OHmin}}$ ,其负载门数






## 2.1 集成逻辑门电路的一般特性

不管是简单或是复杂的数字逻辑电路, 数字电子系统,都由一系列的逻辑门电路组成。因此,对各类逻辑功能的门电路就提出 了相关的技术指标要求,才能保证逻辑功能 的实现和工作可靠性的要求。

#### 一、电压传输特性

它是指门电路的输出电压与输入电压之间的关系。


以具有反相功能的非门为例,当输入高电平时,输出应该处于低电平,反之亦然。



#### 二、输入和输出逻辑电平

#### 三、开门电平和关门电平


TTL高电平 $V_{\rm OH}$ =3.6V 低电平 $V_{\rm OL}$ =0.3V




#### > 输入信号噪声容限


它表征门电路的抗干扰能力强弱。在TTL驱动TTL门电路的情况下,串入的噪声电压大小分两种情况:低电平输入噪声容限和高电平输入噪声容限。

■ 低电平输入噪声容限 $V_{NL}$ : 负载门输入低电平时





## ■ 高电平输入噪声容限 $V_{NH}$ : 负载门输入高电平时 $v_0/V$ 人



$$V_{NH(\max)} \leq V_{OH(\min)} - V_{IH(\min)}$$


#### > 扇出门数

一种门能驱动同一类型门电路的个数称扇出数。虽然 $I_{\rm OL}>I_{\rm OH}$ ,但是 $I_{\rm IL}>>I_{\rm IH}$ ,所以 $N_{\rm OL}< N_{\rm OH}$ 。所以扇出门数以 $N_{\rm OL}$ 为准。


## $\rightarrow$ 平均传输延迟时间 $t_{pd}$

TTL门电路在输入脉 冲信号的作用下,其 输出不能马上响应输 入变化,需要一段时 间的延迟。


$$t_{pd} = \frac{1}{2} (t_{PHL} + t_{PLH})$$



#### TTL与非门输入端负载特性




对TTL电路,一般输入端接几百欧姆以下电阻 时相当于接低电平,几K欧姆电阻就相当于接 高电平了。




#### 电路改进:

- 肖特基三极管—抗饱和,提高电路的开关速度。
- 有源泄放电路(T<sub>6</sub>、R<sub>3</sub>、R<sub>6</sub>)—加快T<sub>2</sub>、T<sub>5</sub>由饱和到截止的转换时间,目的还是提高开关速度。



TTL集成门电路

- T<sub>4</sub>用二只三极管构成 复合管—提高电路的 带负载能力(增大输 出电流)。
- 输入增加了保护二极
   管D<sub>1</sub>、D<sub>2</sub>、D<sub>3</sub>(提
   高可靠性)。




## 其它TTL门电路


## ➤ TTL或非门




$$L = \overline{A + B}$$



#### ▶二、 TTL集电极开路与非门(OC门)







 $\bullet$  省去 $T_4$ 和D,输出高电平为 $V_{CC}$ ,而不是3.6V

$$L = L_1 \cdot L_2 = \overline{ABC} \cdot \overline{DEF} = \overline{ABC + DEF}$$

■ 可实现两种逻辑电平转换






而普通与非门输出端不允许直接并联,如图,很大电流经门1 到门2,这一大电流在输出内阻上的压降较大,可能使输出既 非高电平又非低电平,产生逻辑混乱,并可能烧坏门电路。


#### ➤三、TTL三态输出门

三态门的输出状态除0、1两种状态外,还有高阻输出状态。

 $\overline{EN} = 0$ 时,三态门 使能,即 $D_1$ 、 $D_2$ 截 止,A和L实现了反 相输出, $L = \overline{A}$ 

**EN**=1时,无论A=0 或1,D<sub>1</sub>始终导通使 T<sub>4</sub>截止;A=0时T<sub>5</sub>截 止,A=1时D<sub>2</sub>导通 V<sub>b2</sub>=1V使T5也截止。 T<sub>4</sub>、T<sub>5</sub>都截止,输出 为高阻态。





#### 各类门电路输入电平和输出电平比较

种类 电平V		CMOS门电路 (+5V电源)	TTL门电路 (+5V电源)	I <sup>2</sup> 山门电路 (+3 <b>V</b> 电源)	ECL门电路 (+5V电源)
输出	V <sub>OH</sub>	5. 0	3. 4	>0.7	3. 4
电平	V <sub>OL</sub>	0	0.3	<0.3	0.3
输入 电平	$\mathbf{V}_{\mathbf{IH}}$	>2.0	>1.4	>0.7	>1.4
	$\mathbf{V}_{\mathbf{IL}}$	<1.5	<0.8	<0.3	<0.8

#### 以5V电源电压时,CMOS和TTL参数之比较:

参数名称	CMOS (4000系列)	TTL (74LS系列)
V <sub>OH(min)</sub> /V	4.6	2.7
V <sub>OL(max)</sub> /V	0.05	0.5
I <sub>OH(max)</sub> /mA	-0.51	-0.4
I <sub>OL(max)</sub> /mA	0.51	8
V <sub>IH(min)</sub> /V	3.5	2
V <sub>IL(max)</sub> /V	1.5	0.8
I <sub>IH(max)</sub> /uA	0.1	20
I <sub>IL(max)</sub> /mA	-0.0001	-0.4

## 2.4 集成门电路的实际应用问题


- 1. 应保证整体逻辑功能,不盲目追究速度等指标。
- 2. 器件应考虑兼容和可替代、通用性。

#### 2.4.1 多余输入端的处理


- 对于与非门电路: 把多余输入端接正电源或者与有用端并联使用;
- 对于或非门电路: 把多余输入端接地或与有用端并联使用。通过电阻接地时,对TTL这只串联电阻阻值只能在500欧姆以下。


特别注意:不能把多余输入端悬空。对TTL电路, 悬空虽相当于高电平,但易引入干扰;对CMOS电 路,悬空无电位,使相应管子截止,破坏逻辑关系, 也会引入干扰。


# CMOS反向器的输入端经一大电阻接地,是否相当于接高电平?





如果将输入端悬空,PMOS和NMOS都截止,输出对高电压端 $V_{DD}$ 和低电压端 $V_{SS}$ 都不导通,输出呈高阻态,既不相当于输入接高电平,也不相当于接低电平。















#### 2.4.2 不同种类的逻辑门之间的连接

在连接二种不同种类的逻辑门电路,且当二种逻辑 门电路的逻辑电平、驱动能力不一致时,它们之间 应加接口电路。

#### > 要求:




### 以5V电源电压时,CMOS和TTL参数之比较:


参数名称	CMOS (4000系列)	TTL (74LS系列)
V <sub>OH(min)</sub> /V	4.6	2.7
V <sub>OL(max)</sub> /V	0.05	0.5
I <sub>OH(max)</sub> /mA	-0.51	-0.4
I <sub>OL(max)</sub> /mA	0.51	8
V <sub>IH(min)</sub> /V	3.5	2
V <sub>IL(max)</sub> /V	1.5	0.8
I <sub>IH(max)</sub> /uA	0.1	20
I <sub>IL(max)</sub> /mA	-0.0001	-0.4

#### **▶ TTL驱动CMOS**

TTL的输出高电平不满足CMOS的输入高电平要求, 其它都满足。因此应将TTL电路输出的高电平提升 到CMOS的输入高电平下限值以上。常用方法是接 上拉电阻和接电平偏移门电路实现电平转换。




接上拉电阻



接电平偏移门

#### **➤ CMOS驱动TTL**


CMOS驱动TTL时,CMOS电路的最大灌电流太小,不满足要求,其它都满足。常用方法是采用一级CMOS驱动门或先经电流放大器后驱动TTL电路。



采用CMOS驱动门

采用同相电流放大器

#### 2.4.3 注意门电路延迟时间的配合




考虑传输延迟时间后,出现窄脉冲,破坏了电路的逻辑关系,可在门电路的输出端接几百皮法的滤波电容

#### 2.4.4 数字门的抗干扰措施

数字电路在脉冲工作时,由于电路中晶体管交替工作,会产生脉冲尖峰电流,该电流在电源内阻上产生的压降可能影响正常的逻辑关系。

滤除尖峰电流的常用方法是在集成电路电源的引脚端加接一只0.01µF~0.1µF的电容器。





#### 正确的接地技术对于降低电路噪声很重要

可将电源地与信号地分开,先信号地汇集在一点,然后将二者用最短的导线连接在一起,以避免含有多种脉冲波形(含尖峰电流)的大电流引到数字器件的输入端而引起逻辑错误。


当系统中兼有模拟和数字两种器件时,同样需将两者的地分开,然后再选用一个合适共同点接地,以免除两者的影响。必要时,也可设计模拟和数字两块电路板,各备直流电源,然后将两者恰当的地连接在一起。在印刷电路板的设计或安装中,要注意连线尽可能短,以减少接线电容而导致寄生反馈有可能引起的寄生振荡。


指出输出逻辑电平是高电平、低电平还是高阻态?







TTL门电路





## 写出下面电路的输出表达式





CMOS传输门