

首创三维存算一体3D-CIM™芯片，开启大模型推理千亿市场



孵化于：北大信息技术高等研究院 & 北大集成电路学院

投资建议书

赛智伯乐

Contents / 目录

01 市场需求

02 公司介绍

03 产品技术

04 经营情况

05 投资方案

以AI Agent应用为代表的大模型推理已成为确定性未来大市场， 端-边-云协同构建起市场发展的必然逻辑

▲ AI Agent未来的确定性 ▲

随着大模型的发展，AI 产业重心由训练算力转向应用落地，Agent 成为新一轮爆发核心。

大模型训练
参数规模
算力投入



应用落地
决策伙伴

国务院关于深入实施“人工智能+”行动的意见
国发〔2025〕11号

“到2027年，率先实现人工智能与6大重点领域广泛深度融合，**新一代智能终端、智能体等应用普及率超70%**，智能经济核心产业规模快速增长，人工智能在公共治理中的作用明显增强，人工智能开放合作体系不断完善。”

▲ AI Agent数量及算力预测 ▲

2035年全球AI智能体数量将达到9000亿，算力需求提升10万倍。



9000 亿

全球AI智能体数量将达到

10 万倍

全社会算力需求提升

500 倍

AI存储容量提升

100 倍

通信联接数量提升


数据来源：华为（2025年9月）

▲ 千亿级蓝海刚需市场形成 ▲

端侧部署相比云侧在隐私、时延、成本、可靠性等方面占优。

推理芯片：主攻手机/PC，覆盖IoT，拓展云侧


端侧	云侧
手机/PC/无人机/机器人/智能眼镜/IoT等	服务器



数据来源：Omdia

>>> 传统冯·诺依曼架构的终结与“双重墙”危机

传统计算机：冯·诺依曼架构



计算单元 (CPU/GPU) 与存储单元 (Memory) 物理分离的模式，已成为制约算力飞跃的核心瓶颈


存储墙

在执行大算力任务时，处理器大部分时间处于等待数据从存储器传输过来的“空转”状态。


功耗墙

在一个先进工艺的AI计算系统中，约80%—90%的功耗消耗在数据的搬运上。

破局之路：存算一体芯片



存内计算：通过在存储阵列内直接集成计算功能，消除了数据在总线上的往返，不仅大幅提升了带宽，更从根源上打破了能效比瓶颈。



存储与计算资源融合堆载，在本地矩阵中加载

模拟计算

- 利用存储单元的物理特性（电阻、电流、电荷）直接完成乘加运算，输出是模拟电压/电流。
- 低精度下能效高，但精度有限，难以随工艺节点scaling down，且无法支持浮点计算。
- 适用于对精度要求不高但对功耗敏感的场景。



数字计算

- 存储单元 + 数字逻辑（加法器、乘法器），数据先转成数字，再做精确的二进制运算。
- **精度高且可靠性强，可支持高精度浮点计算，可支持软件量化方式，是未来的趋势。**
- 能完美适配模型量化与精度需求，大算力场景的首选。

存储介质的选择：SRAM是当前大算力场景的最优解

DRAM

- **密度高、容量大**
- **存储单元结构**：需要定期刷新以防数据丢失，存在刷新功耗
- **工艺兼容性**：需要专用DRAM工艺，与CMOS不兼容
- **工艺改造难度**：需要存储原厂的深度配合并改动产线，极其复杂，成本极高

VS.

SRAM

- **存储单元结构**：无需刷新，静态功耗极低
- **工艺兼容性**：完全兼容标准CMOS工艺，能直接享受工艺进步带来的红利，提升算力密度
- **读写速度与寿命**：读写延迟极低，且几乎没有读写寿命限制
- **稳定性**：良率和可靠性极高
- SRAM的不足：存储密度一般，存储容量小，微纳核芯用DRAM 3D键合技术解决此问题

Contents / 目录

01 市场需求

02 公司介绍

03 产品技术

04 经营情况

05 投资方案

微纳核芯（NCC） 成立于2021年，孵化于浙江省北大信息技术高等研究院，**全球首创了三维存算一体3D-CIM**技术体系，通过存内计算CIM + 3D近存在存储器内完成计算，从根本上消除数据搬运开销，突破了数据带宽、计算能效和算力密度瓶颈，**破解了“高性能+低功耗+低成本”不可能三角**，为AI手机、AI PC、云端智算中心、AI机器人应用提供高性能、低功耗和极致性价比的芯片解决方案。

123项专利

其中发明专利96项（国外专利4项）





叶 乐

基本信息

- 北京大学博士学位（师从黄如院士和王阳元院士）、北京大学集成电路学院博士生导师
- 国家杰青、十四五国家重点研发计划“微纳电子专项”专家组副组长
- 浙江省北大信息技术高等研究院（北大信研院）副院长、物联网中心主任
- 国家RISC-V工委RISC-V存算一体标准工作组组长（负责牵头RV-CIM全球标准及产业生态建设）

研究方向

- 20年芯片设计经验，早期从事射频/毫米波芯片设计，14年开始模拟/数模混合芯片、超低功耗AIoT芯片设计，18年开始从事存算一体AI芯片设计，在上述领域均取得国际一流成果发表；是国际上少有的同时在AI、数字、模拟、射频等方向均有丰富经验且都取得国际一流成果的科学家；19年开始组建产业化团队，从0到1创办产业化团队
- 研制多款突破当时世界纪录的芯片：功耗最低的AIoT唤醒芯片、能效最高的ADC芯片、算力密度-能效综合指标最好的存算一体芯片、突破美1017算力密度禁运红线的存算一体芯片等；国际上首创三维存算一体3D-CIM技术体系
- 在芯片设计国际奥林匹克ISSCC上发表10+成果；荣获2021年度中国半导体十大研究进展，2021年度ISSCC最佳芯片展示奖（与Intel共同获奖，国内首次且唯一），2023年度ISSCC最佳技术论文奖（国内首次且唯一）
- 牵头承担国家重点研发计划项目2项（国拨3600万/3500万），国家自然科学基金委重大集成项目1项（国拨1500万），国家自然科学基金委重点项目、浙江省重点研发计划重点项目（省拨1000万）等
- 承担华为海思和中兴微电子分别委托的5nm存算一体项目、中芯国际委托存算一体芯片项目（2000万元）等

>>> 国际顶流创新团队与业界一流工程团队的结合

焉逢运 CEO

- 清华大学经管EMBA
- 12年软件/硬件/芯片研发，10年市场产品经验
- 曾任：格科微、锐迪科、思立微、兆易创新高管
- 2011年格科微市场开荒，成功导入诺基亚和华为
- 2015年主导思立微转向手机品牌市场，成功导入华为和OPPO
- 2018年仅用时9个月，完成单芯片光学指纹系统开荒，获得某品牌客户首笔超亿美元订单

王XX AI技术总监

- 北京大学博士，3年工作经验
- 国内唯一连续三年在ISSCC上以第一作者发表低功耗成果
- 中国电子学会首届“集成电路特等奖学金”，电子学会优博提名奖，北大优博
- 跨领域技术能力，参与多个科研项目 and 工程产品开发，包括CNN、高精度模拟芯片、3D存算等

王佳鑫 产品&资本VP

- 北京大学微电子博士（师从黄如院士）
- 4年芯片设计研发，5年投资从业经验
- 曾任：格罗方德RLM组长、头部投资机构VP
- 发表18篇SCI期刊/国际会议论文
- 投资标的中3个已IPO，在半导体领域拥有丰富客户/产业资源
- 推动公司创新模拟产品落地，负责“商机发现-产品定义-统筹研发-量产落地”全生命周期管理

陈XX AI技术总监

- 北京大学博士/北京大学本科
- 累计发表学术论文8篇，以第一作者在ISSCC（国际固态电路大会）和ASP-DAC上发表数字SRAM存内计算AI加速器文章
- 具备跨数字、模拟及软件等知识领域的的能力
- 带队团队，按存算电路、RISC-V、NPU三个方向进行了系统的研究，开发了整套的工作方法论，包含技术全

葛晓欢 工程&运营VP

- 复旦大学硕士/南京大学本科
- 在芯片供应链、可靠性/失效分析、良率提升、质量体系等有20年从业经验
- 曾任：芯片设计上市公司产品工程负责人
- 负责100+款芯片的产品导入及量产交付，累计出货超百亿颗；有多条工艺线的0到1芯片项目管理经验和1到100良率爬升经验；对量产的NVM特性有深入理解，对新型存储有深刻认知

黄XX DRAM芯片设计总监

- 20多年DRAM/3D堆叠设计经验
- 曾任：美光、芯盟DRAM主管主任工程师
- 擅长存储器产品设计（含DLL、CMD控制器和周边电路等IP）和CMOS电路设计，产品覆盖从DDR3到LPDDR5

黄XX Soc高级总监

- 复旦硕士/杭州电子科技大学本科
- 20多年芯片设计经验
- 曾任：头部半导体公司芯片设计总监，AI芯片公司CTO
- 主导超过50颗量产芯片的研发，涵盖从2G到5G智能手机SoC、AI芯片、ISP/IPC芯片等多种类型，工艺节点从0.18μm到6nm

张XX 软件/算法高级总监

- 20多年软件算法经验
- 曾任：共创软件技术总监、索尼技术总监、寰宇医疗CTO、汇医慧影CTO、易诚高科副总经理
- 人工智能领域资深从业者，具备丰富的人工智能从业、大规模软件解决方案研发及管理经验
- 亚马逊人工智能类销量与口碑双第一的《Understanding Deep Learning》（《理解深度学习》）中文译者

>>> 学术成果：持续且顶尖的科研创新能力ISSCC



集成电路设计国际奥林匹克会议



微纳核芯位列全球芯片设计公司第四

微纳核芯在增量市场的技术创新能力不输海外大厂

2020-2025以第一单位发表ISSCC的芯片设计公司



2021年度ISSCC最佳展示奖

国内首次



2023年度ISSCC最佳论文奖

国内首次

三个获奖者中排名第一（2/3是Intel/Bufferfly）

低功耗技术

- ISSCC 2020 极低功耗事件驱动型IoT芯片——功耗世界纪录
- ISSCC 2021 极低功耗事件驱动型AIoT芯片——功耗世界纪录 **Highlight成果**
- ISSCC 2022 脉冲神经网络SNN处理器芯片——能效世界纪录
超低功耗SRAM存储器芯片——功耗世界纪录
- ISSCC 2023 极低功耗时钟电路——功耗世界纪录

模拟信号链技术

- ISSCC 2021 高能效的动态电荷域模拟信号链——FoM世界纪录 **Highlight成果**
- ISSCC 2023 免校准高精度高能效模拟信号链——FoM世界纪录
- ISSCC 2024 高能效模拟前端放大器芯片——能效世界纪录
高能效模数转换器芯片——能效世界纪录
高速高精度模数转换器芯片——能效世界纪录

AI技术

- ISSCC 2023 SRAM存算一体AI芯片——FoM世界纪录
- ISSCC 2024 基于SRAM存算一体的高能效类脑芯片——FoM世界纪录
- ISSCC 2025 超低功耗存算一体语音活动检测芯片——能效世界纪录
- ISSCC 2025 基于存算一体的多内容生成扩散模型加速器芯片——能效世界纪录

国家重点研发计划

基于存算一体的分布式近数据处理计算系统

项目规模

国拨3500万元+自筹3500万元

课题一

基于SRAM存算一体的近数据计算芯片

负责单位：微纳核芯

课题二

支持高并发存储结构的高速通用接口电路设计及键合

负责单位：长鑫存储

课题三

高宽带DRAM研究

负责单位：兆易创新

课题五

大模型典型人工智能应用原型验证系统开发

参与单位：小米集团、微纳核芯

存储器厂商

项目

exmt

GigaDevice

长江存储

YANSTE MEMORY

晶圆代工厂

项目

SMIC

终端客户

股东

mi

Lenovo

vivo

inspur 浪潮

HUAWEI

ZTE中兴

HONOR

合作协议展示

项目编号：2024YF04500000

微 核 芯

国家重点研发计划
项目任务书

项目名称：基于存算一体的分布式近数据处理计算系统

所属专项：先进计算与新兴软件

指南方向(推荐任务)：2.1 基于存算一体设计分布式近数据处理计算系统(高性能键合技术类)

创新分类：技术开发

项目专业机构：国家自然科学基金委员会高技术研究中心

推荐单位：安徽省工业和信息化厅

项目牵头承担单位：长鑫存储技术有限公司 (公章)

项目负责人：可证

执行期限：2024年12月至2027年11月

中华人民共和国科学技术部制

2024年12月19日

北方先进工艺研究院
前沿技术合作研究项目申报

项目名称：数字核 SRAM 存算一体计算 IP

申报单位：北京大学

项目负责人：叶林

课题负责人：黄天宇

课题负责人：马宇飞

实施期限：2023年9月-2025年9月

填报日期：2023年8月26日

存内计算(CIM)技术合作项目 项目
技术开发合同

甲方：华为技术有限公司

乙方：北京大学

合同编号：TC03241025016

委托技术预研合同

项目名称：SRAM 存算一体电路设计研究

委托方(甲方)：深圳市中兴微电子技术有限公司

受托方(乙方)：北京大学

起止时间：2024年12月5日至2025年12月5日

工信部项目——长鑫&小米

前沿技术合作研究——中芯国际
(SRAM存算一体IP的国产工艺迁移设计/2000万元)

技术开发合同——华为
5nm SRAM存算一体

委托技术预研——中兴
5nm SRAM存算一体

>>> 资源优势：依托国家项目绑定上下游合作伙伴



产业化项目：历史上FG项目成功概率极高

- 项目要求牵头单位近3年营业收入每年不低于10亿元，且有已商用的成熟产品
- 三年内完成产品的开发及整机试产等产业化内容

从众多竞争对手中脱颖而出

- 国内众多存算一体的公司以及科研机构皆参与项目申报，NCC经过数个流程而胜出

终端出具采购承诺函

- 本项目中Vivo和浪潮作为终端企业，出具采购承诺函，为商业化落地奠定基础

工信部任命RV-CIM标准组长单位，牵头研制全球首个RV-CIM标准

算力困局下，中国芯片靠“存算一体+RISC-V异构+3D近存”杀出重围？

原创 夏珍 与非网eefocus 2025年09月17日 11:17 江苏

点点星标和关注★精彩内容不迷路

在人工智能技术飞速发展的当下，大模型展现出巨大价值，AI计算在手机、PC等终端领域成为消费者核心需求，2024年全球AI PC和生成式AI智能手机出货量预计达2.95亿台。然而，产业发展背后，算力、功耗等多重挑战交织，传统技术路线难以为继。

在此背景下，三维存算一体（3D-CIM）技术凭借其在算力密度、能效及生态适配方面的突破，成为赋能 RISC-V AI 生态、破解产业困局的关键路径。

为了加速三维存算一体技术落地，近日由中国电子工业标准化技术协会RISC-V工作委员会主办，杭州市萧山钱江世纪城管理委员会、浙江省北大信息技术高等研究院、杭州微纳芯电子科技有限公司承办的“RISC-V存算一体产业论坛暨应用组启动大会”在杭州萧山顺利召开。



中國日報 中文網
CHINA DAILY.COM.CN

聚焦AI时代计算架构创新，全球首个RISC-V存算一体标准研制工作正式启动！

来源: 东方网 2025-09-11 11:31

分享 收藏 加

杭州，2025年9月9日——RISC-V存算一体产业论坛暨应用组启动大会今日在杭正式启动，标志着中国在打破传统计算架构瓶颈、构建AI芯片自主生态的关键领域迈出里程碑式的一步。本次会议由中国电子工业标准化技术协会RISC-V工作委员会主办，杭州市萧山区钱江世纪城管理委员会、浙江省北大信息技术高等研究院、杭州微纳芯电子科技有限公司承办。



工业和信息化部电子信息司电子系统处处长金磊，中国电子工业标准化技术协会RISC-V工作委员会执行秘书长周萌，国家工业信息安全发展研究中心电子所副所长顾靖，国家工业信息安全发展研究中心电子所产业研究室主任陈俊飞，浙江省发展和改革委员会集成电路处处长武文明，浙江省经济和信息化厅数字经济处副处长张志宁，杭州市萧山区副区长朱国军，杭州市经济和信息化局电子信息产业处处长吕明忠，浙江省半导体协会秘书长丁勇，以及萧山区有关部门领导出席会议。启动仪式由中国电子工业标准化技术协会RISC-V工作委员会技术委员会主席周平主持。

投资界

全球首个RISC-V存算一体标准研制工作启动

RISC-V存算一体产业论坛暨应用组启动大会在杭州正式召开，这是中国在打破传统计算架构瓶颈、构建AI芯片自主生态的关键领域迈出里程碑式的一步。

投资界综合

2025-09-10 21:07 投资界综合

杭州，2025年9月9日——RISC-V存算一体产业论坛暨应用组启动大会正式召开，这是中国在打破传统计算架构瓶颈、构建AI芯片自主生态的关键领域迈出里程碑式的一步。

据悉,该次会议由中国电子工业标准化技术协会RISC-V工作委员会主办、杭州市萧山钱江世纪城管理委员会、浙江省北大信息技术高等研究院、杭州微纳芯芯电子科技有限公司承办。全国二十余家产业链核心企业及单位的代表与行业专家出席会议。



RV-CIM工作组部分企业及单位

➤ 指令集扩展

- 微纳核芯
- 知合计算
- 清微智能
- 进迭时空
- 算能科技
- 希姆计算
- 千芯科技

➤ 算子库

- 彭峰科技
- vivo
- 小米移动
- 浪潮计算机
- 紫光展锐
- 北京智芯
- 麒麟软件
- 凌川科技

➤ 工具链

- 上海兆芯
- 安路信息
- 英韧科技
- 澎峰科技
- 一芯智能

生态推进

- 北大信研院
- 兆易创新
- 希姆计算
- 雄安安算
- 元石智算
- 尘点科技
- 红旗自由

工信部领导对工作组提出三点要求

- 一是加强标准引领，力争2025年完成标准草案，2026年发布**全球首个RISC-V存算一体标准**
- 二是加强全链协同，强化产学研用生态可持续发展
- 三是加强创新聚焦，为人工智能的发展提供坚实的底层技术支撑

RV-CIM™生态的重大意义

- 有利于充分利用全球开放**RISC-V生态**的资源，吸引第三方和个人开发者，加速RV-CIM编译器及软件工具链的迭代
- 有利于吸引众多**主芯片厂商**合作发展“主芯片+3D-CIM协处理器”方案，将众多主芯片厂商转化为客户和商业伙伴，开拓更多市场

- 2022年5月 完成TSMC 22nm数字域定点SRAM存算一体IP的流片及测试验证
- 2023年6月 完成TSMC 22nm数字域浮点SRAM存算一体IP的流片及测试验证
- 2024年5月 完成RV-CIM™异构架构、指令集及ISA设计
- 2024年6月 **完成LP-CIM™产品定义，启动与长鑫协同开发，开展与vivo、小米、荣耀、高通的产业合作**
- 2024年12月 获批国家工信部产业化项目，PCIe-CIM™立项启动（深度绑定：**NCC+长鑫+兆易+小米**）
- 2025年1月 获批存算一体芯片国家重大产业项目2项（**长鑫+NCC+vivo；长存+NCC+浪潮+兆芯+麒麟OS**）
- 2025年4月 被国家工信部和RISC-V工委任命为**RV-CIM标准组牵头单位**，启动标准和生态建设
- 2025年6月 **荣耀与NCC、长鑫三方确认了LP-CIM™ Half Die模式规格及优越性，建立长期三方合作交流机制**
- 2025年7月 完成3D-CIM™ Simulator Platform搭建及“架构+指令集+算子库+编译”全链条验证
- 2025年8月 完成基于SMIC 22nm存算一体的流片及测试验证
- 2025年10月 **vivo-联发科-NCC三方确认了配套主芯片型号，确认了规格及软硬件兼容性**
- 2025年10月 **小米拉通高通、NCC启动相关工作：配套主芯片型号的确认，规格/软硬件兼容性的确认**
- 2025年10月 分别完成与**长鑫、长存**的合作协议签署，完成**数千万元NRE收入**的打款
- 2026年Q2 完成基于兆易DRAM的**PCIe-CIM™芯片的流片**
- 2026年H2 完成基于长鑫DRAM的**LP-CIM™芯片的流片**

Contents / 目录

01 市场需求

02 公司介绍

03 产品技术

04 经营情况

05 投资方案

>>> 全球首创的三维存算一体3D-CIM™架构

团队自18年开始存算一体研究以来，创造性的将**3D近存**、**存内计算(CIM)**、**RISC-V存算(RV-CIM™)**等三项技术融合，于23年**首创三维存算一体3D-CIM™架构**，破解“**高性能+低功耗+低成本**”不可能三角！

微纳核芯3D-CIM™

DRAM 3D近存

提供“大容量权重存储
+高带宽”解决方案

存内计算CIM

破解“高性能+低功耗
+低成本”不可能三角

RISC-V存算

解决“计算完备性+软件生态”的问题


AI 手机




手机主板



PIM-DRAM: PoP 496
16GB DRAM + 4GB/40T PIM



3D-Stacked
PIM Die



“3D近存 + 存内计算CIM” 的组合解决了 “芯片是否有PPA(性能+功耗+成本)优势” 的问题

微纳核芯3D-CIM™

DRAM 3D近存

提供 “大容量权重存储+高带宽” 解决方案

存内计算CIM


破解 “高性能+低功耗+低成本” 不可能三角

RISC-V存算

解决 “计算完备性+软件生态” 的问题

CIM多次流片，芯片测试验证了算力密度和能效的显著优势！

- 用存内计算CIM取代传统冯氏架构计算芯片，提高算力密度和计算能效
- TPS性能高：达到3D近存理论上限；CIM能效高/温升小，避免高温下性能退化
- 功耗低：比传统冯氏架构的GPU/NPU计算能效提升10倍以上
- 算力密度高：比传统冯氏架构的GPU/NPU提高4倍以上，22nm等效达到传统架构7nm水平，避免了 “先进工艺禁运或产能受限” 的问题
- 成本低：芯片成本比传统冯氏架构的GPU/NPU降低4倍以上



CIM芯片显微照片

22/23/24/25年多次台积电22nm流片测试与快速迭代

- 算力密度高
- 能效高
- 数据精度高
- 算子完备
- 良率高

	CIM架构	传统冯氏架构(A100)
工艺	22 nm	7 nm
算力密度 TOPS/mm²@INT8	3.5	3.77
能效 TOPS/W@INT8	15-43	2
晶圆成本 \$/mm²	0.07	0.33

“3D近存 + 存内计算CIM” 的组合解决了 “芯片是否有PPA(性能+功耗+成本)优势” 的问题

微纳核芯3D-CIM™

DRAM 3D近存

提供 “大容量权重存储+高带宽” 解决方案

存内计算CIM


破解 “高性能+低功耗+低成本” 不可能三角

RISC-V存算


解决 “计算完备性+软件生态” 的问题

为了解决带宽瓶和大模型存储容量瓶颈问题，采用原厂3D DRAM 堆叠的方案，该方案与**DRAM 原厂长鑫深度协同**，保证良率。深度优化了refresh 机制，确保DRAM在访问和待机时，都能够有优秀的功耗表现。优化了数据链路，减少了数据线长、中转寄存。
采用**分布式近存计算芯片架构**，可以实现对DRAM存储器的Bank层级分布式并行，**无需Buffer层**。

Wafer to Wafer键合 DRAM晶圆




端侧大模型算力芯片



存储单元

计算单元



SRAM存算一体计算阵列

RISC-V存算（RV-CIM™）解决了“芯片是否好用”的问题！

微纳核芯3D-CIM™

DRAM 3D近存

提供“大容量权重存储+高带宽”解决方案

存内计算CIM

破解“高性能+低功耗+低成本”不可能三角

RV-CIM™


解决“计算完备性+软件生态”的问题

多核RV-CIM芯片照片
32T算力



- **已完成**RISC-V+CIM的异构架构、指令集、算子库、模拟器、编译器开发
- **通用性好**：>99%张量/矩阵计算量，由**CIM**高效运行；<1%非线性计算量，由**RISC-V CPU**保障计算完备性
- **软件生态友好**：编译器>80%代码量；利用**全球开放RISC-V生态**的资源，有利于吸引**第三方和个人开发者**进行编译和软件**持续迭代优化**
- **产业联盟**：主芯片 + 3D-CIM™协处理器，云/边/端**众多主芯片厂商并非竞争对手，而是商业伙伴**

RV-CIM™软件栈体系





PCIe-CIM™推理芯片：对标高通且成本更低的全球最快可量产3D端侧AI芯片！

➤ 存储：

2GB DRAM（兆易）× 1层/2层/4层

➤ 算力：

40T@INT8 算力

➤ 性能：

>150tokens/s @llama-7b-int4, 最高300

➤ 功耗：

平均功耗<4W

➤ 成本：



BOM成本约为国际大厂方案70%

➤ 接口：

PCIe 4.0

➤ 算法：

支持Qwen, MiniCPM-v, llama等主流大模型






>>> 微纳核芯LP-CIM™产品系列（接口差异化）



LP-CIM™ 推理芯片：PPA优势最高的极致性价比3D端侧AI芯片！

- 存储：
2GB DRAM（长鑫）
 - 算力：
20T@INT8（单颗）
 - 性能：
>150tokens/s @llama-7b-int4, 最高300
 - 功耗：
平均功耗<2W，2颗使用时<4W
 - 成本：
BOM成本约为国际大厂方案的2~3折
 - 接口：
LPDDR6/5X，支持内存共享/不占主板面积，带动CX出货
 - 算法：
支持Qwen, MiniCPM-v, llama等主流大模型
- 外观与标准LPDDR内存颗粒完全一致，可直接替换手机主板上的现有内存。不做大模型加速的时候也可以作为手机本身的内存。



产品形态

- **PCIe板卡产品：** PCIe-CIM芯片 ×1/2/4/8/16, 4~96GB, 50~1600T, 手机/PC/一体机/服务器
- **LP接口POP封装产品：** LP-CIM芯片×1/2/4/8, 2~24GB, 20~400T, 手机/IoT/一体机
- **第三方主芯片+LP-CIM芯片：** LP-CIM芯片×2/4/8/16/32/64, 4~192GB, 40~3200T, IoT/一体机/服务器

预计2026年Q2流片，Q4送样

预计2026年H2流片，2027年年中送样

PCIe-CIM™ 产品系列

PC0404
4GB/40T, 22nm, PCIe
>150TPS, <4W
手机/PC/一体机

PC0604
6GB/40T, 22nm, PCIe
>150TPS, <4W
PC/一体机/服务器

PC0610
6GB/100T, 12nm, PCIe
>200TPS, <6W
手机/PC/一体机/服务器



LP-CIM™ 产品系列

LP0202-6
2GB/20T, 22nm, LP6
>150TPS, <2W
手机/IoT/一体机

LP0202-5X
2GB/20T, 22nm, LP5X
>150TPS, <2W
手机/IoT/一体机

LP0305-6
3GB/50T, 12nm, LP6
>200TPS, <3W
手机/IoT/一体机

2026年H2流片，2027年H1送样

在具备3D方案的“高TPS性能”优势基础上，还具备以下六大优势：

1

运行功耗低

CIM提升计算能效**10倍**，3D近存降低数据搬运功耗**3倍**；本方案在推理速度达到150 TPS的同时，**运行功耗低**，完美适配手机/PC/IoT等端侧设备对**散热**和**电池续航**的苛刻要求

2

待机功耗低

手机等端侧设备对待机功耗要求高，本方案可实现**待机功耗10mW量级**，而市场上在研方案高达100mW量级

3

DRAM原厂协同

与**DRAM原厂**深度绑定，对DRAM颗粒、三维堆叠、测试方案、功耗与热管理等进行**深度的协同优化设计**，获得比**显著的独家差异化优势**

兼容性好

PCIe-CIM™ 面向广泛的灵活适配场景；LP-CIM™ 兼容标准LPDDR接口和协议，无需改动手机主板/主芯片，**不占用手机主板面积**，实现**内存共享**，从而获得**极致性价比**

4

方案优势

极致低成本

22 nm工艺成本仅为竞品6/7/8 nm的1/4~1/5；PCIe-CIM™ 为高通方案的**7折**；更进一步，LP-CIM™ 得益于内存共享机制，成本仅为高通方案的**2~3折**

5

供应链安全

本方案22nm**不存在工艺禁运和国产产能受限**问题；而传统方案依赖先进工艺，面临禁运风险，国产7nm短期内没有EUV，良率、产能、成本问题较大

6



HONOR

Qualcomm



inspur 浪潮

竞品比对：对标高通的全球最快量产 & 极致性价比



企业	高通	有Buffer Die方案	无Buffer Die方案	微纳核芯PCIe-CIM	微纳核芯LP-CIM
方案	3D近存+ 分布式冯氏架构计算芯片	3D近存+互连Buffer Die+ 冯氏架构GPU芯片	3D近存+冯氏架构计算芯片	3D-CIM™架构：3D近存+ 存内计算CIM+RV-CIM	3D-CIM™架构：3D近存+ 存内计算CIM+RV-CIM
DRAM芯片	2GB/~70mm²/1或2或4层 待机功耗低(满足手机需求)	2.5GB/~90mm²/1或2层 待机功耗高(不满足手机需求)	2GB/~70mm²/1或2或4层 待机功耗低(满足手机需求)	2GB/~70mm²/1或2或4层 待机功耗低(满足手机需求)	2GB/~60mm²/1层 待机功耗低(满足手机需求)
CMOS工艺	台积电6nm	三星8nm	三星8nm	台积电22nm/SMIC备份	台积电22nm/SMIC备份
供应链安全	安全	高风险	高风险	安全	安全
接口	PCIe /无内存共享/占主板面积	PCIe /无内存共享/面积比高通大	PCIe /无内存共享/面积同高通	PCIe /无内存共享/面积同高通	LPDDR6/5X /内存共享/不占用主板面积
良率	中	低	中	高	高
TPS性能	>100 TPS @7B	>100 TPS @7B	>100 TPS @7B	>150 TPS @7B (最高300TPS)	>100 TPS @7B (最高300TPS)
平均功耗	>5W	>8~10W	>6~8W	<4W	<4W (单芯片<2W @3B)
BOM成本 (40%以上毛利)	55~65\$ (2层存储堆叠, 2次 3D键合, 4GB)	100~115\$ //最高(2层存储+1层 buffer Die堆叠, 3次3D键合, 5GB)	65~75\$ //高于高通(2层存 储堆叠, 2次3D键合, 4GB)	40~50\$ //高通的7折 (2层存储堆叠, 2次3D键合, 4GB)	12~15\$ //高通的2~3折 (1层存储/1次3D键合/2GB×2颗)
可量产性	高	低	中	高	高
竞争壁垒	中高	低	中高	高	很高
市场	手机	样品为主, 无法应用于手机	PC、手机无竞争力	手机、PC、云侧有竞争力	手机、IoT、一体机有显著竞争力

>>> 竞品比对：破解端侧“功耗-性能-成本”不可能三角

	A公司	B公司	C公司	D公司	微纳核芯
成立时间	2020年	2017年	2020年	2024年	2021年
应用场景	AI PC、智能工业、智能座舱、消费办公等端边大模型场景	语音识别、AI 降噪、健康监测、环境识别、视频AI处理等	数据中心、云计算、中心侧服务器	AI手机、AI PC、机器人等	AI手机、AI PC、服务器等
核心差异	SRAM存算方案，无DRAM键合，无法解决片外搬运的带宽问题	FLASH存算方案，对电源稳定性要求极高，会导致计算精度降低；介质寿命有限，难以承受大模型的存储需求	RRAM存算方案，电阻式忆阻器，通过变换氧化物/导电链路径的电阻值存储数据。保持一致性较难，耐久性和可靠性是挑战；数模转化ADC功耗高	NUP PIM近存方案，公司由遂原孵化，使用遂原的NPU进行低功耗优化+3D键合，需要高制程工艺	SRAM存算+3D键合+RSV生态 22nm成熟工艺实现高性能长鑫长存两大存储原厂深度绑定合作
估值	50亿	被ZJ控股	35亿	24亿	22亿

VIVO

- 未来70%应用将部署在端侧，个人信息需在端侧闭环；对手机厂商而言，端侧投入收益最合理
- 端侧AI瓶颈是带宽，而非算力；部署受功耗、成本限制，带宽是关键指标
- 微纳芯片尚未推出，仿真显示decode速度达200 tokens/s，符合预期，满足发改委项目及vivo未来场景需求，解决了带宽与decode速度问题
- 具备产品经验的公司较少，多数停留在理论：微纳存算有wafer级数据验证，方案更可靠；知存技术不适合大模型数据搬运，仅适用传统机器学习小应用；苹芯、九天睿芯无实际测试数据
- 手机端真正有机会落地的技术方案是CIM存算
- 手机端侧计算的行业节点预计在2027年
- 微纳DDR方案优势：采用DRAM基板、标准DDR接口，不用于大模型加速时可复用为手机内存
- 微纳PCIE方案优势：基于NPU设计，功耗和成本（22nm）方面有优势

长鑫

- 传统SOC+DRAM架构正被淘汰，GPU在张量计算中效率不足，PIM架构应运而生。
- 手机领域对功耗和成本敏感，GPU难以完成大模型计算；DRAM与算力必将紧密结合。**微纳在存算一体领域前景广阔。**
- 手机关键三要素：功耗、成本、性能；新物料不能显著增加成本，**微纳是唯一同时满足长鑫要求的技术方案。**
- PC市场规模仅为手机的1/6且较分散，手机市场接受将带来广阔应用前景和高天花板。
- 微纳方案不依赖硬件，与DRAM同售，无需重新设计，软件支持即可。
- **微纳产品相比传统PCIe方案在性能和兼容性上优势明显，有望改变市场竞争格局。**
- PIM是内存产业重要趋势，通过在内存中计算减少数据传输，提升张量计算速度并降低功耗。
- **微纳项目功耗控制优秀，在所有方案中最简单、最成熟。**

青耘（兆易子公司）

- 微纳核心是青耘首家wafer-to-wafer DRAM+CIM客户，2024年3月启动合作；辰星4号共4家客户，微纳为其中之一。
- 端侧使用buffer die经济效益不高；辰星4号未提供buffer die，需客户自研或外包Macro Controller，**微纳自研MC具备技术壁垒。**
- 长鑫产能充足，承诺百分百满足青耘需求。
- **青耘支持团队与微纳AI项目人员可视为一体，20-30人团队参与技术细节对接。**
- 高通已布局该赛道，但受上市公司利润限制；部分手机厂商初期或在旗舰机型搭配高通NPU，第二代产品周期后多数将转向国内性价比更高的方案。
- 微纳与手机厂商深度绑定对青耘构成加分项；**微纳处于第一梯队，且是目前唯一将3D堆叠与存算一体技术结合的企业，可带来差异化应用体验。**

Contents / 目录

01 市场需求


02 公司介绍

03 产品技术

04 经营情况

05 投资方案

财务情况（万元）



财务预测 (万元)	2026E	2027E	2028E
收入	6,652	36,012	179,500
毛利率	60%	47%	40%
净利润	-8,850	450	50,610


相关规划	2026E	2027E	2028E
人员	150人	200人	250人
IP流片费用	8000万	8000万	1亿
主要进展	PCIe-CIM送样 LP-CIM送样	PCIe-CIM量产 LP-CIM量产	AI手机大规模商用 IoT/一体机/服务器量产

收入结构	2024	2025	2026E	2027E	2028E
AI存算芯片	/	85%	39%	60%	84%
传统芯片	100%	15%	61%	40%	16%


25年、26年AI芯片收入以研发收入为主

建设**生态友好型**企业文化和商业模式：**商业利益绑定**众多上下游企业，共同分享大模型市场红利！

CX原厂出货LP-CIM™



微纳出货PCIe-CIM™



第三方出货：

第三方主芯片 + NCC 3D-CIM™协处理器

“芯模联动”机制

Contents / 目录

01 市场需求

02 公司介绍

03 产品技术

04 经营情况

05 投资方案

发展历程：一线机构及产业资本加持




本轮融资方案

- 本轮项目增资投前估值22亿元，本基金拟以增资形式投资1000万元。
- 本轮总计增资金额2.11亿元（新股东增资1.65亿元+老股东追加0.46亿元），新投资人包括图灵基金、鼎晖百孚、历荣资本、凯风、众行等；老股东立翎基金、毅达资本、东方嘉富、蓝驰、中芯聚源持续追投。
- 由于时间紧急、份额紧张，本基金通过SPV（特殊目的载体）“杭州赛智闻涛贰期创业投资合伙企业（有限合伙）”代表签署协议并投资。

保障条款

- **回购权：**若公司未能在2033年12月31日前完成合格上市，则触发回购；回购义务人为公司、创始人（叶乐）及核芯微聚，创始人回购义务以其持有的公司股权市场公允价值为限。回购价格为8%年化单利。其他投资人要求回购义务人回购股权时（上市期限约定最早为2028年12月31日），本轮投资人也有权同时发起。本轮投资人按照投资顺位享有优先权。
- 其他常规条款如优先清算权、优先购买权、优先认购权、共同出售权、反摊薄保护权、平等待遇权等正常享有。

当前股权架构



上市公司	市值 (亿元)	PE	PS
寒武纪	4433.6	215.33	68.24
摩尔线程	2687.2	/	178.43
沐曦股份	2437.4	/	148.26
壁仞科技	770.68	/	74.46
瑞芯微	633.55	61.95	14.44
平均			96.77

*2026年4月1日数据

公司预计2028年财务预测收入17亿元，净利润5亿元。完成情况按照7折估算。

微纳核芯预测	2028E
预计收入 (亿元)	11
净利润 (亿元)	3.5
PS	30-40x
预计市值 (亿元)	300-400

微纳核芯以创新性的3D-CIM架构，通过存算一体技术破解了端侧AI “高性能、低功耗、低成本” 的不可能三角，通过与存储原厂、下游客户的紧密合作构建了深厚壁垒，具有唯一性与稀缺性。

在二级市场对AI芯片国产替代的强烈预期下，公司凭借清晰量产路径与产业链深度绑定，在资本市场将获得较高的估值空间。

行业

明确且巨大的市场前景

- AI时代算力爆发对传统冯诺依曼存算分离架构带来挑战，存储墙和功耗墙成为实质性痛点，存算一体是最具潜力的解决方案。
- AI Agent带来端侧推理千亿级蓝海。

团队

顶尖的产学研团队与持续创新能力

- 北大孵化，公司汇聚了数十名高端人才，组建“学术前沿+产业实战”的复合型人才矩阵。叶乐教授师从黄如院士，深耕存算一体。
- 在国际上斩获丰富学术成果，近7年发表芯片奥林匹克ISSCC论文15篇，突破多个国际先进水平指标。

技术

颠覆性技术路径，破解行业痛点

- 三维存算一体3D-CIM架构，创造性融合3D近存、存内计算和RISC-V生态，旨在同时解决大模型推理芯片的“高性能、低功耗、低成本”不可能三角。
- 已通过多次流片验证能效算力密度优势明显。将成为全球最快的可量产3D端侧AI芯片。

产业链

深度产业绑定与战略资源支持

- 公司是国内唯一一家同时深度绑定两家DRAM存储器巨头以及下游手机/PC/服务器龙头客户的存算一体公司。
- 依托国家项目与两家国内头部存储器厂商、四家头部终端厂商的强合作关系，为商业化落地奠定基础。

首创三维存算一体3D-CIM™芯片，开启大模型推理千亿市场



▶ 孵化于：北大信息技术高等研究院 & 北大集成电路学院

THANKS

基于中国可获得的芯片制造工艺
打造国际领先的三维存算一体3D-CIM™芯片
破解“高性能+低功耗+低成本”不可能三角
为大模型推理芯片千亿级产业提供显著PPA优势！

免责声明

服务承诺免责：本演示文稿系由浙江赛智伯乐股权投资管理有限公司（以下简称“公司”）编制，以仅供一般参考之用，并不构成要约及其组成部分，亦不构成后续提供服务及业务合作的前提或基础。公司不代表任何可能涉及的其他机构做出服务承诺，亦不对该等可能涉及的其他机构的资质、服务内容与质量等提供保证。

数据引用免责：本演示文稿中所载资料系由公司根据其认为可靠的来源而编写，其见解、分析、预测和推断都是基于该等来源所作的观点陈述。公司或任何个人不对其准确性和完整性做出保证。

时效性免责：本演示文稿中的观点为公司目前的判断，如有变更，不另行通知。公司不承担因使用本演示文稿而引致的直接或间接损失的责任。

利益冲突免责：公司及其关联机构可能会与本演示文稿中所提及的公司发生其他业务往来，使用者应当考虑到公司可能存在影响本演示文稿的利益冲突。

投资风险免责：本演示文稿没有考虑任何个别主体的风险偏好、财务状况或特殊需求。在进行有关本演示文稿所指的任何交易前，接收方应考虑自身的风险偏好和财务状况，自行审慎决定是否开展相关业务及投资，并自行承担投资风险，如有必要，应寻求专业的财务、税务或法律意见。

损失免责：除法律法规规定必须承担的责任外，公司或任何个人不对本演示文稿及其内容所引发的直接或间接损失承担责任。

投资风险揭示：本演示文稿所指的投资存在风险，可能不适合所有投资者。本演示文稿所指的任何投资价值或接收方可从中获得的收入可能会受市场因素、政策变化、汇率等影响而波动。过去的表现不能代表未来的业绩。

商业秘密声明：本演示文稿属于公司商业秘密，接收方应对其内容予以保密，未经公司允许，本演示文稿不应被用于本次阅读以外之用途及复制、发出或发表及传播等。公司保留对本演示文稿的一切权利。