

RISC-V 处理器阿里平头哥玄铁 E902 与 wujian100 的 FPGA 实现

目录

RISC-V 处理器阿里平头哥玄铁 E902 与 wujian100 的 FPGA 实现	1
实验准备	2
实验一： Wujian100 的仿真	4
实验目标	4
实验步骤	4
实验二： Wujian100 的 SoC 实现	10
实验目标	10
实验步骤	10
实验三： I/O 口与 SD 卡读写实验	20
实验目标	20
实验步骤	21
实验四： RT-thread Nano OS 移植	28
实验目标	28
实验步骤	28
实验五： 在总线上挂载 IP	31
实验目标	31
实验步骤	32
一、 建立 Block Design	32
二、 挂 IP 到 wujian100	44
三、 实现与验证	57
附： xdc 文件修改说明	58

实验准备

1. 开发板
2. 参考资料和源代码下载

邸老师主页: <http://www.dizhixiong.cn/class5/>

课程slides

- 1-SoC概述
- 2-玄铁E902处理器与无剑100 SoC体系架构.pdf
- 3-玄铁E902处理器异常与中断.pdf
- 4-无剑100 SoC软硬件开发通用工具介绍.pdf
- 5-基于NexysVideo板卡的FPGA实现和I/O LAB实验.pdf
- 6-RT-Thread Nano移植.pdf
- 7-案例：无剑100SoC与softmax硬件加速IP的集成.pdf

课程源代码

- 1.基于NexysVideo板卡的FPGA实现
- 2.基于NexysVideo板卡的I/O LAB实验
- 3.RT-Thread Nano移植
- 4.无剑100SoC与softmax硬件加速IP的集成

课程参考资料

- 1.玄铁E902_R2S2用户手册
- 2.RISC-V 指令集手册
- 3.RISC-V Core-Local Interrupt Controller
- 4.RISC-V platform-level interrupt controller
- 5.NexysVideo板卡资料
- 6.RT-Thread Nano内核原理与应用
- 7.跟我一起写makefile

3. 工具: Vivado, CDK (百度查找下载方法)

Vivado: 可以下载最新版, 也可以下载 2018 版, 占内存小;

CDK:

平头哥开源工程

平头哥新开源的 OpenXuantie 系列 RISC-V 处理器，包括玄铁 E902、E906、C906、C910 等 4 款量产处理器，以及基于 OpenXuantie 的多操作系统（AliOS、FreeRTOS、RT-Thread、Linux、Android 等）的全栈软件及工具。

- 1.Wujian100 SoC
- 2.玄铁E902内核
- 3.玄铁E906内核
- 4.玄铁C906内核
- 5.玄铁C910内核
- 6.平头哥工具链和CDK集成开发软件

Nexys-n4-ddr (100T) 移植案例

Verimake成功将玄铁E902与无剑100 SoC移植到Digilent Nexys100T开发板，可给同学们学习RISC-V、FPGA提供更丰富的学习资源。访问[可戳此链接](#)

CPU	资源名称	更新时间	资源大小	操作
SoC				
无剑100	CSkyDebugServer-V5.8.6	2019-11-20 20:16:01	12.39MB	下载
工具	RISC-V+Toolchain-V1.2.2	2019-11-20 20:34:55	454.61MB	下载
开发板	cdk-windows-V1.18.10-20191018	2019-11-20 20:26:43	517.73MB	下载
OS				

4. 下载器：

- FPGA USB Cable（连接 Vivado 和板子，将 wujian100 下载到板子上）
- Clink（调试器，用来连接 CDK 和开发板，下载 LED、SD 卡等测试程序到开发板）
- USB 转串口（用来读串口数据）

5. 邸老师主页的源代码相关文件有：

名称	修改日期
IO LAB_nexysvideo	2022/6/1 19:06
rtthread_nexysvideo	2022/6/1 19:06
softmax_nexysvideo	2022/6/1 19:07
wujian100_nexysvideo	2022/6/1 19:07
readme.md	2021/12/4 15:45

实验一：Wujian100 的仿真

实验目标

Wujian100_open 是阿里平头哥在 Github 上开源了 RISC-V 项目。本实验主要完成在 Linux 环境下实现 Wujian100 的仿真。

实验步骤

1. 下载官方代码

无剑的仿真需要 Linux 环境，这里使用的是 MobaXterm 的 SSH 终端连接 Ubuntu 的工作站。

```
eda@abc-MW51-HP0-00:~/Desktop$ cd Desktop  
eda@abc-MW51-HP0-00:~/Desktop$
```

建一个文件夹，作该为项目的文件夹：mkdir wujian

切换工作目录到该文件夹下：cd wujian

将 Wujian100 的代码从 github 上下载到该文件夹下：git clone http://github.com/T-head-Semi/wujian100_open.git

```
eda@abc-MW51-HP0-00:~/Desktop$ mkdir wujian  
eda@abc-MW51-HP0-00:~/Desktop$ cd wujian  
eda@abc-MW51-HP0-00:~/Desktop/wujian$ git clone http://github.com/T-head-Semi/wujian100_open.git
```

```
eda@abc-MW51-HP0-00:~/Desktop/wujian$ git clone http://github.com/T-head-Semi/wujian100_open.git  
正克隆到 'wujian100_open' ...  
warning: 重定向到 https://github.com/T-head-Semi/wujian100_open.git/  
remote: Enumerating objects: 928, done.  
remote: Counting objects: 100% (17/17), done.  
remote: Compressing objects: 100% (17/17), done.  
remote: Total 928 (delta 6), reused 2 (delta 0), pack-reused 911  
接收对象中: 100% (928/928), 1.43 MiB | 931.00 KiB/s, 完成.  
处理 delta 中: 100% (320/320), 完成.  
eda@abc-MW51-HP0-00:~/Desktop/wujian$
```

2. 下载工具链：

在平头哥的官网上下载工具链。版本可能不同，下载最新的就好。


地址：<https://occ.t-head.cn/community/download?id=3913221581316624384>

创建工具链文件夹：mkdir riscv_toolchain

切换工作目录到该文件夹下：cd riscv_toolchain

```
eda@abc-MW51-HP0-00:~/Desktop/wujian$ mkdir riscv_toolchain
eda@abc-MW51-HP0-00:~/Desktop/wujian$ cd riscv_toolchain
eda@abc-MW51-HP0-00:~/Desktop/wujian/riscv_toolchain$
```

将下载好的工具链压缩包放到该文件夹下，这里直接拖拽复制，将文件由 Windows 本机上传到了该 Ubuntu 系统的工作站上。也可用 cp 复制命令复制到文件夹下。




解压文件：tar -zxf riscv64-elf-x86_64-20210512.tar.gz

```
riscv64-elf-x86_64-20210512.tar.gz
eda@abc-MW51-HP0-00:~/Desktop/wujian/riscv_toolchain$ tar -zxf riscv64-elf-x86_64-20210512.tar.gz
```

等待解压完成。

3.修改脚本：

由于原本的脚本是 setup.csh 文件，在 bash 环境下有一些不兼容的地方。这里重新建立一个 setup.sh 脚本，如下图所示，放入 wujian100_open/tools 目录下(原 setup.csh 目录)




```
$ setup.sh x
C: > Users > Xue > Desktop > wujian100_open-master > tools > $ setup.sh
1 #set VCS path
2 #setenv VCS_HOME
3 #set path=($VCS_HOME/linux/bin $path)
4
5 #set VCS license
6 #setenv SNPSLMD_LICENSE_FILE
7
8 #set iverilog path
9 export iverilog_path=/usr/bin
10 export gtkwave_path=/usr/bin
11 export path=$iverilog_path:$path
12 export path=$gtkwave_path:$path
13
14 #set tools path
15 export TOOL_PATH='../../riscv_toolchain'
16
17 export wujian100_open_PATH='`pwd | perl -pe "s/wujian100_open.*\wujian100_open//`'
```

Cd 到 wujian100_open/tools 目录下：

```
eda@abc-MW51-HP0-00:~/Desktop/wujian/riscv_toolchain$ cd ../../wujian100_open/tools
eda@abc-MW51-HP0-00:~/Desktop/wujian/wujian100_open/tools$
```

这里也是将 Windows 本机的 setup.sh 文件上传到工作站上。



输入： source setup.sh

```
eda@abc-MW51-HP0-00:~/Desktop/wujian/wujian100_open/tools$ ls
run_case  setup.csh  setup.sh  Srec2vmem  Srec2vmem.py
eda@abc-MW51-HP0-00:~/Desktop/wujian/wujian100_open/tools$ source setup.sh
```

4.运行仿真

进入到 wujian100_open/workdir 目录下运行仿真： cd .. /workdir

开始运行仿真： ./tools/run_case -sim_tool iverilog .. /case/timer/timer_test.c

```
eda@abc-MW51-HP0-00:~/Desktop/wujian/wujian100_open/tools$ cd .. /workdir
eda@abc-MW51-HP0-00:~/Desktop/wujian/wujian100_open/workdir$ ./tools/run_case -sim_tool iverilog .. /case/timer/timer_test.c
```

```
*****START TO LOAD PROGRAM*****
Hello Friend!
timer test successfully
*****
*          Test Pass          *
*****
.. /tb/busmnt.v:109: $finish called at 1039250 (100ps)
Step4 (Run simulation) is finished
eda@abc-MW51-HP0-00:~/Desktop/wujian/wujian100_open/workdir$
```

仿真成功。

5.仿真波形的查看


在运行完仿真后，在 wujian100_open/workdir 目录下会生成 test.vcd，如下图所示。VCD 文件包含了信号的变化信息，就相当于记录了整个仿真的信息，我们可以用这个文件来再现仿真，也就能够显示波形。

```
eda@abc-MW51-HP0-00:~/Desktop/wujian/wujian100_open/workdir$ ls
config.h      getc.c      _lltostr.o      putchar.o      test.pat      _v_printf.c
crt0.o        getchar.c   _ltosr.c       putc.o        test.vcd      vprintf.c
crt0.s        getchar.o   _ltosr.o       puts.c        test.vvp      _v_printf.o
datatype.h    getc.o      Makefile       puts.o        timer_test.c  vprintf.o
_dtostr.c     __isinf.c   minilbc_stdio.h rtl_gpr.log  timer_test.elf  vsnprintf.c
_dtostr.o     __isnan.c   printf.c       run_case.report timer_test.hex  vsnprintf.o
fprintf.c     __isnan.o   printf.h       sprintf.c    timer_test.o   vsprintf.c
fprintf.o     __isnan.o   printf.o       sprintf.o    timer_test.obj  vsprintf.o
fputc.c       linker.lcf  putc.c        sprintf.c   vfprintf.c    vtimer.h
fputc.o       _lltostr.c  putchar.c    sprintf.o   vfprintf.o
```

因为 VCD 是 Verilog HDL 语言标准的一部分，因此所有的 verilog 的仿真器都能够查看该文件。


这里介绍用 Modelsim 软件查看波形。将生成的 test.vcd 文件传输到 Windows 主

机上，存放于 E:/Project/wujian100_sim 文件夹下。



打开 Modelsim 软件。

点击 File->Change Directory，将目录更改至 test.vcd 的目录下；或者直接在在 Modelsim 中的控制台输入： cd E:/Project/wujian100_sim 直接定为到该文件夹下。




因为 Modelsim 只支持.wlf 波形文件，所以需要做格式转换。


在 Modelsim 中的控制台输入： vcd2wlf test.vcd test.wlf

```
# //
# // THIS WORK CONTAINS TRADE SECRET AND PROPRIETARY INFORMATION
# // WHICH IS THE PROPERTY OF MENTOR GRAPHICS CORPORATION OR ITS
# // LICENSORS AND IS SUBJECT TO LICENSE TERMS.
# //
cd E:/Project/wujian100_sim
ModelSim> vcd2wlf test.vcd test.wlf
```

在 Modelsim 中打开 test.wlf，点击 File->Open->test.wlf



在 object 标签中选取需要观察的信号添加到波形窗即可。



实验二：Wujian100 的 SoC 实现


实验目标

主要完成 wujian100 SoC 在 FPGA 上的部署。学会使用 Xilinx vivado 工具。


实验步骤

1. 把 wujian100 用 Vivado 打开


1) 创建工程：




next 后添加 verilog 源码：



添加head 和 soc 文件



点击 next 后添加 xdc 文件




1) 选择开发板


Default Part
Choose a default Xilinx part or board for your project.


Parts Boards									
Reset All Filters									
Category:	All	Package:	ftg256	Temperature:	All Remaining				
Family:	Artix-7	Speed:	-1	Static power:	All Remaining				
Search:	<input type="text"/>								
Part	I/O Pin Count	Available IOBs	LUT Elements	FlipFlops	Block RAMs	Ultra RAMs	DSPs	Gb Transceivers	GTPE
xc7a15ftg256-1	256	170	10400	20800	25	0	45	0	0
xc7a35ftg256-1	256	170	20800	41600	50	0	90	0	0
xc7a50ftg256-1	256	170	32600	65200	75	0	120	0	0
xc7a75ftg256-1	256	170	47200	94400	105	0	180	0	0
xc7a100ftg256-1	256	170	63400	126800	135	0	240	0	0

2) 文件添加进来后, VIVADO 会自动识别、编译、分析, VIVADO 分析文件中的错误, 用红色波浪线标识 (错误原因是没有识别出头文件, 将这四个文件类型改为头文件类型即可)



3) 调用时钟 IP





The phase is calculated relative to the active input clock.

Output Clock	Port Name	Output Freq (MHz)	Phase (degrees)	Duty Cycle (%)
		Requested	Actual	Requested
<input checked="" type="checkbox"/> clk_out1	clk_out1	20.000	0.000	50.000
<input type="checkbox"/> clk_out2	clk_out2	100.000	N/A	50.000
<input type="checkbox"/> clk_out3	clk_out3	100.000	N/A	50.000
<input type="checkbox"/> clk_out4	clk_out4	100.000	N/A	50.000
<input type="checkbox"/> clk_out5	clk_out5	100.000	N/A	50.000
<input type="checkbox"/> clk_out6	clk_out6	100.000	N/A	50.000
<input type="checkbox"/> clk_out7	clk_out7	100.000	N/A	50.000

Enable Optional Inputs / Outputs for MMCM/PLL


Reset Type

2. Active Low

2. 根据 perfv 开发板手册添加管脚约束

详细见文件“xdc 的更改”。


3. 综合工程，综合无误后进行 bit 流下载





可能出现 error-某某 module 未找到，注释掉这个 module 就行


! [Synth 8-2654] second declaration of PIN_EHS ignored [wujian100_open_fpga_top.v:159]
 ! [Synth 8-439] module 'ddr3_mig_wrapper' not found [ahb_matrix_top.v:1026]

综合结果如下：




如果生成 bit 流时出现“没有约束的逻辑端口的错误”：可以添加 tcl 文件消除错误










4. 下载到开发板上

1) 接口连接电脑和开发板



2) 固化 FLASH:





显示 5 表明 wujian100 已经下载到了开发板里，并且上电复位就可以运行。


实验三：I/O 口与 SD 卡读写实验

实验目标

(1) 在 wujian100 SoC 在 FPGA 上完成部署之后，通过设置该 SoC 的 I/O 引脚为高电平或者低电平，观察 LED 的亮灭，学会使用 E902 的 I/O。

(2) 学会使用 E902 处理器读写 SD 卡，需要 SD 卡和 SD 卡的拓展板。


注意：SD 卡相关功能需要 Pref 的 SD 卡拓展板，借插口如下。SD 卡的程序和 LED 的程序是一起的，所以一起就可以测试。（不要热插拔）



实验步骤

1. 连接电脑和 wujian100

Clink 与 PMOD 连接：




如下对应关系：

CKLink JTAG 引脚与 PMOD 对应关系

CKLink 接口					
JTAG 引脚	信号名称	对应引脚	JTAG 引脚	信号名称	对应引脚
1	Verf	12(-)	2	NC	6(-)
3	GND	11(-)	4	NC	5(-)
5	TMS	10(F13)	6	TDO	4(D11)
7	TCK	9(F12)	8	TRST	3(E11)
9	TDI	8(D15)	10	NRST	2(E13)


JP1 (PMOD) 接口					
JP1 引脚	信号名称	FPGA 引脚	JP1 引脚	信号名称	FPGA 引脚
1	B15_L13P	E12	2	B15_L13N	E13
3	B15_L14P	E11	4	B15_L14N	D11
5	GND	-	6	3V3	-
7	B15_L15P	D14	8	B15_L15N	D15
9	B15_L16P	F12	10	B15_L16N	F13
11	GND	-	12	3V3	-


2. 连接 USB 转串口下载器和开发






3. 编译调试







显示出来了 E902 才可以进行下一步，没有显示出来可以去查一下 PMOD 和 CLINK 的连接是不是错的，或者没连上。

4. CDK 的串口窗口





5. 下载程序



Project View

wujian100_ope BuildSet

wujian100_open-hello_world


wujian100_open-hello_world

board csi_core csi_driver libs projects examples hello_world configs key_gpio_intr LED oled128_32 oled_driver main.c

```

16 #include "oled128_32.h"
17 #include "ff.h"      /* Declarations of FatFs
18
19 FATFS FatFs;          /* FatFs work area needed
20 FIL Fil;              /* File object needed for
21
22 extern void mdelay(uint32_t ms);
23 void sd_test();
24
25 int main(void)
26 {
27     printf("Hello World!\n");
28     key_gpio_intr(PA8);
29     LED_Init();
30     OLED_Show();
31     sd_test();
32     while(1)
33     {
34         printf("Hello World!\n");
35         LED_ON();
36         mdelay(500);
37         LED_OFF();
38         mdelay(500);
39     }

```



或者用这两个：





5. 下好程序后必须复位

6. 复位后就会正确现象是灯闪烁，以及

```
Serial Pane
Hello World!
```

表明 SD 卡读取正确，可以在 Debug 调试界面查看寄存器中具体的值。

实验四：RT-thread Nano OS 移植

实验目标

RT-thread Nano 是一种实时的嵌入式操作系统。RTT 的代码也包括在从邸老师主页下载的 Nexysvideo_wujian100-main 文件里，这个文件里有着 IO 实验和 RTT 移植要用的所有代码，只需要在 CDK 里打开工程就行了。

直接	
Nexysvideo_wujian100-main > Nexysvideo_wujian100-main >	
名称	修改日期
IO_LAB_nexysvideo	2022/6/1 19:06
rtthread_nexysvideo	2022/6/1 19:06
softmax_nexysvideo	2022/6/1 19:07
wujian100_nexysvideo	2022/6/1 19:07
readme.md	2021/12/4 15:45


(邸老师主页：<http://www.dizhixiong.cn/class5/>)

课程源代码

- 1. 基于NexysVideo板卡的FPGA实现
- 2. 基于NexysVideo板卡的I/O LAB实验
- 3. RT-Thread Nano移植
- 4. 无剑100SoC与softmax硬件加速IP的集成

实验步骤


1、在 CDK 中打开串口面板



2、设置串口




3、添加针对 E902 处理器移植的 RTT nano 代码修改版



实验五：在总线上挂载 IP


实验目标

Wujian100 中有留有许多 dummy 模块，可供用户自定义设计。本文档使用 AHB 总线上的 Dummy0 模块，通过写寄存器的方式控制 RGB LED 外设。



0x4000_0000~0x4000_3FF F [□]	DMA [□]	16K [□]	S6 [□]	DMA Controller [□]
0x4001_0000~0x4001_FFF F [□]	Dummy [□]	64K [□]	S7 [□]	main_dummy_top0 [□]
0x4002_0000~0x4002_FFF F [□]	Dummy [□]	64K [□]	S8 [□]	main_dummy_top1 [□]
0x4010_0000~0x401F_FFF F [□]	Dummy [□]	1M [□]	S9 [□]	main_dummy_top2 [□]
0x4020_0000~0x7FFF_FFF F [□]	LSBUS [□]	1024M- 2M [□]	S10 [□]	AHB LS BUS [□]
0x8000_0000~0x9FFF_FFF F [□]	Dummy [□]	512M [□]	S11 [□]	main_dummy_top3 [□]
Other [□]	REV [□]	- [□]	REV [□]	Reserved [□]

本次实验在 vivado 中建立自己的 IP，IP 为 AXI4 接口。基于三色 LED 灯的控制需要 9 位，这里用 32 位寄存器 0 的低 9 位作为控制输出。挂载 IP 到 wujian100、实现与验证功能。




实验步骤


一、建立 Block Design

Wujian100 软核为 AHB 总线，VIVADO 支持 AXI 总线 IP，需要用到 AHB-Lite to AXI Bridge 转接模块。


点击 Create Block Design，输入设计名，打开 Block Design 界面。




点击加号添加 IP，搜索 AHB-Lite to AXI Bridge，选择双击添加。




点击模块，按图标或 Ctrl+T 引出端口。该桥接模块作为 AXI 主机，自定义 IP 为 AXI 从机。




后面需要对源文件中的端口名进行修改，这里将后缀去掉，待会编辑的时候方便一点




创建自己的 AXI IP 核，自定义 AXI IP。点击 Tools->Create and Package New IP。




点击 Next。




选择创建 AXI 外围的 IP，点击 Next。




可对 IP 自己命名，写描述。



桥是 master，我们就创建 slave 的模式。如下图，点击 Next。




点击左侧 IP Catalog，打开 IP 管理器，看到刚才添加的 myio → 右击 myio_v1.0 → Edit in IP Packager 选项，单击 OK，此时系统会自动打开另一个 Vivado IDE 来对用户 IP 核进行编辑。



在本模块中，设定有 4 个寄存器，每个寄存器位宽 32 位。这里通过往寄存器中写数据，来达到控制输出端口电平，从而控制三色灯的输出。将输出端口连接寄存器寄存器。

双击进入 myio_v1_0_S00_AXI，设计文件里面有用户代码区域。

根据需求增加端口声明和添加用户信号。这里增加一个 output [31:0]myio 用于控制三色灯。




根据需求，添加用户逻辑代码。这里增加 assign myio = slv_reg0; 将输出连上寄存器 0。

```


400      // Add user logic here
401      assign myio = slv_reg0;
402      // User logic ends

```

双击击进入 IP 的顶层，增加 output [31:0]myio



例化中增加.myio(myio),



将更改刷新。切换到 Package IP-myio 窗口，单击如图所示链接，对刚才修改过的顶层文件进行更新。

Project Summary x Package IP - myio x myio_v1_0_S00_AXI.v x myio_v1_0.v x

Packaging Steps

- ✓ Identification
- ✓ Compatibility
- File Groups**
- Customization Parameters
- Ports and Interfaces
- ✓ Addressing and Memory
- Customization GUI
- Review and Package

File Groups

[Merge changes from File Groups Wizard](#)

Name	Library Name	Type	Is Include	File Group Name	Model Name
Standard			<input checked="" type="checkbox"/>		
Advanced			<input type="checkbox"/>		
Verilog Synthesis (2)			<input type="checkbox"/>	myio_v1_0	
Verilog Simulation (2)			<input type="checkbox"/>	myio_v1_0	
Software Driver (6)			<input type="checkbox"/>		
UI Layout (1)			<input type="checkbox"/>		
Block Diagram (1)			<input type="checkbox"/>		

Project Summary x Package IP - myio x myio_v1_0_S00_AXI.v x myio_v1_0.v x

Packaging Steps


- ✓ Identification
- ✓ Compatibility
- ✓ File Groups
- Customization Parameters**
- Customization Parameters
- Ports and Interfaces
- ✓ Addressing and Memory
- Customization GUI
- Review and Package

Customization Parameters


[Merge changes from Customization Parameters Wizard](#)

Name	Description	Display Name
C_S00_AXI_DATA_WIDTH	Width of S_AXI data bus	C S00 AXI DATA WIDTH
C_S00_AXI_ADDR_WIDTH	Width of S_AXI address bus	C S00 AXI ADDR WIDTH
C_S00_AXI_BASEADDR		C S00 AXI BASEADDR
C_S00_AXI_HIGHADDR		C S00 AXI HIGHADDR


重新打包一下 IP




现在可以使用这个 IP 了，将 IP 添加进 Block Design。




但它们的 AXI port 仍然有点差异，连接不上，需要加一个互联的 IP




添加 AXI Interconnect 模块




双击打开 AXI Interconnect 模块，Slave 和 Master 的接口都为 1。




可以鼠标拖拽，连接端口




直接点击自动连接




自动连接所以，点击确定。




在自动布线后，出现了一个新的模块连接 rst 信号，这里把它删掉，自己手动连接。




将 reset 信号手动连好。




选中 myio 模块，ctrl+t 引出输出




与之前一样修改名称，改为 myio




分配地址。去 Adress Editor 界面，找到 myio_0，右键点击 Assign。



将地址修改为 dummy0 的首地址 0x4001_0000。




回到 diagram 窗口，点击验证一下，没有错误，退出 block design。




二、挂 IP 到 wujian100


生成 IP 的 Wrapper。在 Source 里找到生成的 ahb_axi，右键 Generate Output Products




再右键点击 Create HDL Wrapper。




点击 OK。




可以看到生成了 wrapper，可以被调用，或者再加一层文件进行调用。




给自己的 design 加一层顶层文件。点击+号，新建设计源文件。



Create File。File name 为 myio_top。点击 Finish。



点击 OK，点击 Yes。



要将 main_dummy_top0 替换成 myio_top。在 myio_top 中例化 ahb_axi_wrappper，并添加与原 dummy 模块文件中相同的端口。

```
Project Summary x myio_top.v x dummy.v x
E:/Project/SOC/project_wujian100_50T/project_wujian100_50T.srcs/sources_1/new/myio_top.v

Q | H | ← | → | X | D | F | X | // | E | I |
58 wire intr;
59
60
61 wire [2:0] hburst;
62
63 wire hready_in;
64 assign hready_in = hready;
65
66 wire [31:0] myio;
67
68 ahb_axi_wrapper u_ahb_axi_wrapper(
69     .AHB_INTERFACE_haddr      (haddr),
70     .AHB_INTERFACE_hburst     (hburst),
71     .AHB_INTERFACE_hprot      (hprot),
72     .AHB_INTERFACE_hrdata     (hrdata),
73     .AHB_INTERFACE_hready_in  (hready_in),
74     .AHB_INTERFACE_hready_out (hready),
75     .AHB_INTERFACE_hresp      (hresp),
76     .AHB_INTERFACE_hsize      (hsize),
77     .AHB_INTERFACE_htrans     (htrans),
78     .AHB_INTERFACE_hwdata     (hwdata),
```

相关 RTL 代码：

```
module myio_top(haddr, hclk, hprot, hrdata, hready, hresp, hrst_b, hsel, hsize, htrans, hwdata,
hwrite, hburst, //新增
intr,
myio//新增
);
output [31:0] myio;
input hburst;
input [31:0] haddr;
input hclk;
input [3 :0] hprot;
input hrst_b;
input hsel;
input [2 :0] hsize;
```

```

input [1 :0] htrans;
input [31:0] hwdata;
input      hwrite;
output [31:0] hrdata;
output      hready;
output [1 :0] hresp;
output      intr;
wire [31:0] hrdata;
wire      hready;
wire [1 :0] hresp;
wire      intr;

wire [2:0] hburst;
wire hready_in;
assign hready_in = hready;
wire [31:0] myio;

```

ahb_axi_wrapper u_ahb_axi_wrapper(//例化 ahb_axi_wrapper 模块

```

.AHB_INTERFACE_haddr  (haddr),
.AHB_INTERFACE_hburst (hburst),
.AHB_INTERFACE_hprot  (hprot),
.AHB_INTERFACE_hrdata (hrdata),
.AHB_INTERFACE_hready_in (hready_in),
.AHB_INTERFACE_hready_out (hready),
.AHB_INTERFACE_hresp   (hresp),
.AHB_INTERFACE_hsize   (hsize),
.AHB_INTERFACE_htrans  (htrans),
.AHB_INTERFACE_hwdata  (hwdata),
.AHB_INTERFACE_hwrite  (hwrite),
.AHB_INTERFACE_sel     (hsel),

```

```

.myio          (myio),
.s_ahb_hclk   (hclk),
.s_ahb_hresetn (hrst_b)
);


endmodule

```

要将 main_dummy_top0 替换成 myio_top。依次修改 ahb_matrix_top, pdu_top, wujian100_open_top 中的例化。



双击打开修改 ahb_matrix_top 文件



找到 x_main_dummy_top0 的例化

```
Project Summary x myio_top.v x ahb_matrix_top.v x
E:/Project/SOC/project_wujian100_50T/project_wujian100_50T.srsc/sources_1/imports/wujian_src/so

851     .hwdata           (hmain0_dmemdummy0_s5_hwdata),
852     .hwrite          (hmain0_dmemdummy0_s5_hwrite),
853     .intr            (main_dmemdummy0_intr)
854 );
855 ahb_dummy_top x_main_dummy_top0 (
856     .haddr           (hmain0_dummy0_s7_haddr),
857     .hclk            (pmu_dummy0_hclk),
858     .hprot           (hmain0_dummy0_s7_hprot),
859     .hrdata          (dummy0_hmain0_s7_hrdata),
860     .hready          (dummy0_hmain0_s7_hready),
861     .hresp            (dummy0_hmain0_s7_hresp),
862     .hrst_b          (pmu_dummy0_hrst_b),
863     .hsel             (hmain0_dummy0_s7_hsel),
864     .hsize            (hmain0_dummy0_s7_hsize),
865     .htrans           (hmain0_dummy0_s7_htrans),
866     .hwdata           (hmain0_dmemdummy0_s7_hwdata),
867     .hwrite          (hmain0_dmemdummy0_s7_hwrite),
868     .intr            (main_dummy0_intr)
869 );
870 dmac_top x_dmac_top (
871     .ch0_etb_evtdone (ch0_etb_evtdone),
```

将例化更改为 myio_top，注意：

- 1.还要添加新增的 output 端口 myio，信号需要引出到最顶层，myio
- 2.新增了 hburst,之前的 dummy 空模块中未使用，这里需要加上。

```
Project Summary × myio_top.v × ahb_matrix_top.v ×
E:/Project/SOC/project_wujian100_50T/project_wujian100_50T.srscs/sources_1/import
Q | B | ← | → | X | D | F | X | // | ■ | E | ? |
866 // .hwdata          (hmain0_dummy0_s7_hwdata),
867 // .hwrite           (hmain0_dummy0_s7_hwrite),
868 // .intr             (main_dummy0_intr      )
869 //;
870 myio_top x_main_dummy_top0 (//ahb_dummy_top|
871     .haddr            (hmain0_dummy0_s7_haddr ),
872     .hclk             (pmu_dummy0_hclk       ),
873     .hprot            (hmain0_dummy0_s7_hprot ),
874     .hrdata           (dummy0_hmain0_s7_hrdata),
875     .hready           (dummy0_hmain0_s7_hready),
876     .hresp            (dummy0_hmain0_s7_hresp ),
877     .hrst_b           (pmu_dummy0_hrst_b    ),
878     .hsel             (hmain0_dummy0_s7_hsel  ),
879     .hsize            (hmain0_dummy0_s7_hsize ),
880     .htrans           (hmain0_dummy0_s7_htrans),
881     .hwdata           (hmain0_dummy0_s7_hwdata),
882     .hwrite           (hmain0_dummy0_s7_hwrite),
883     .hburst           (hmain0_dummy0_s7_hburst), 增加
884     .intr             (main_dummy0_intr      ), 增加
885     .myio             (myio                  ) 增加
886 );
```

在改文件开始处，增加输出引脚和定义：

Project Summary x myio_top.v x ahb_matrix_top.v x

E:/Project/SOC/project_wujian100_50T/project_wujian100_50T.srsc/sources_1/ir


Q | B | ← | → | X | D | F | X | // | E | ? |

```


112     pmu_mdummy2_hrst_b,
113     smc_hmain0_s2_hrdata,
114     smc_hmain0_s2_hready,
115     smc_hmain0_s2_hresp,
116     smc_hmain0_s3_hrdata,
117     smc_hmain0_s3_hready,
118     smc_hmain0_s3_hresp,
119     smc_hmain0_s4_hrdata,
120     smc_hmain0_s4_hready,
121     smc_hmain0_s4_hresp,
122     myio
123 );
124 output [31:0] myio;
125 wire [31:0] myio;
126 input [31:0] cpu_hmain0_m0_haddr;
127 input [2 :0] cpu_hmain0_m0_hburst;
128 input [3 :0] cpu_hmain0_m0_hprot;
129 input [2 :0] cpu_hmain0_m0_hsize;
130 input [1 :0] cpu_hmain0_m0_htrans;
131 input [31:0] cpu_hmain0_m0_hwdata;
132 input          cpu_hmain0_m0_hwrite;

```

双击打开修改 pdu_top 文件



找到例化的 ahb_matrix_top，添加 myio 连接



The screenshot shows a VHDL code editor with the following code snippet:

```
Project Summary x myio_top.v x ahb_matrix_top.v x pdu_top.v x
E:/Project/SOC/project_wujian100_50T/project_wujian100_50T.srcts/sources_1/imports/wujian100_50T.vhd

946 wire usi2_wic_intr;
947 wire wdt_pmu_RST_B;
948 wire wdt_wic_intr;
949 ahb_matrix_top x_main_bus_top (
950     .myio      (myio),
951     .cpu_hmain0_m0_haddr  (cpu_hmain0_m0_haddr),
952     .cpu_hmain0_m0_hburst (cpu_hmain0_m0_hburst),
953     .cpu_hmain0_m0_hprot  (cpu_hmain0_m0_hprot),
954     .cpu_hmain0_m0_hsize   (cpu_hmain0_m0_hsize),
955     .cpu_hmain0_m0_htrans  (cpu_hmain0_m0_htrans),
956     .cpu_hmain0_m0_hwdata  (cpu_hmain0_m0_hwdata),
957     .cpu_hmain0_m0_hwrite  (cpu_hmain0_m0_hwrite),
958     .cpu_hmain0_m1_haddr  (cpu_hmain0_m1_haddr),
959     .cpu_hmain0_m1_hburst (cpu_hmain0_m1_hburst),
960     .cpu_hmain0_m1_hprot  (cpu_hmain0_m1_hprot),
```

The line ".myio (myio)," is highlighted with a red box.

同样，增加输出引脚和定义


Project Summary x myio_top.v x ahb_matrix_top.v x pdu_top.v * x

E:/Project/SOC/project_wujian100_50T/project_wujian100_50T.srsc/sources_1/imports/wujian_

Q | F | ← | → | X | D | B | X | // | E | Q |

```
304     usi2_ioctl_sd0_ie_n,  
305     usi2_ioctl_sd0_oe_n,  
306     usi2_ioctl_sd0_out,  
307     usi2_ioctl_sd1_ie_n,  
308     usi2_ioctl_sd1_oe_n,  
309     usi2_ioctl_sd1_out,  
310     usi2_wic_intr,  
311     wdt_pmu_rst_b,  
312     wdt_wic_intr,  
313     myio  
);  
315     output [31:0] myio;  
316     wire [31:0] myio;  
317     input [31:0] cpu_hmain0_m0_haddr;  
318     input [2 :0] cpu_hmain0_m0_hburst;  
319     input [3 :0] cpu_hmain0_m0_hprot;  
320     input [2 :0] cpu_hmain0_m0_hsize;  
321     input [1 :0] cpu_hmain0_m0_htrans;
```

双击打开修改 wujian100_open_top 文件



找到例化的 pdu_top，添加 myio 连接

```

Project Summary  x myio_top.v  x ahb_matrix_top.v  x pdu_top.v  x wujian100_open_fpga_top.v  x

E:/Project/SOC/project_wujian100_50T/project_wujian100_50T.srsc/sources_1/imports/wujian_src/soc_file/wujian100_open_fpga_top.v

Q | undo | redo | cut | copy | paste | select | find | replace | // | zoom | help | 

768 .rtc_wic_intr      (rtc_wic_intr      ),
769 .test_mode          (test_mode          ),
770 .wdt_pmu_rst_b     (wdt_pmu_rst_b     )
771 );
772
773
774
775 pdu_top  x_pdu_top (
776   .myio              (myio              ),
777   .apb0_dummy1_intr  (apb0_dummy1_intr  ),
778   .apb0_dummy2_intr  (apb0_dummy2_intr  ),
779   .apb0_dummy3_intr  (apb0_dummy3_intr  ),
780   .apb0_dummy4_intr  (apb0_dummy4_intr  ),
781   .apb0_dummy5_intr  (apb0_dummy5_intr  ),
782   .apb0_dummy7_intr  (apb0_dummy7_intr  ),

```

同样，增加输出引脚和定义

```

Project Summary  x myio_top.v  x ahb_matrix_top.v  x pdu_top.v  x wujian100_open_fpga_top.v  x

E:/Project/SOC/project_wujian100_50T/project_wujian100_50T.srsc/sources_1/imports/wujian_src/soc_file/wujian100_open_fpga_top.v

Q | undo | redo | cut | copy | paste | select | find | replace | // | zoom | help | 

97 PAD_USI2_SCLK,
98 PAD_USI2_SD0,
99 PAD_USI2_SD1,
100 // PIN_EHS,
101 clk,
102 POUT_EHS,
103 vadj_en,
104 set_vadj,
105 myio;
106 );
107 output [31:0] myio;
108 wire [31:0] myio;
109 input  clk;           //100MHz
110 clk_wiz_0 u_clk_wiz_0
111 (
112   // Clock out ports
113   .clk_out1(PIN_EHS),

```


现在就实现了 IP 的挂载。

在约束文件中添加对应功能的引脚，这里将 myio 的低 9 位连接到三色灯的 9 个引脚上。

```
nyio_top.v  x ahb_matrix_top.v  x pdu_top.v  x wujian100_open_fpga_top.v  x NexysVideo.xdc  x ↻ ↺ ↺
E:/Project/SOC/project_wujian100_50T/project_wujian100_50T.srcts/constrs_1/imports/xdc/NexysVideo.xdc


321 #LED
322 set_property -dict {PACKAGE_PIN N16 IO_STANDARD LVCMOS33} [get_ports PAD_GPIO_0]
323 set_property -dict {PACKAGE_PIN P15 IO_STANDARD LVCMOS33} [get_ports PAD_GPIO_1]
324 set_property -dict {PACKAGE_PIN P16 IO_STANDARD LVCMOS33} [get_ports PAD_GPIO_2]
325 #RGB LED
326 set_property PACKAGE_PIN M2 [get_ports myio[0]]
327 set_property PACKAGE_PIN L5 [get_ports myio[1]]
328 set_property PACKAGE_PIN P5 [get_ports myio[2]]
329 set_property PACKAGE_PIN N12 [get_ports myio[3]]
330 set_property PACKAGE_PIN T9 [get_ports myio[4]]
331 set_property PACKAGE_PIN T10 [get_ports myio[5]]
332 set_property PACKAGE_PIN D10 [get_ports myio[6]]
333 set_property PACKAGE_PIN P6 [get_ports myio[7]]
334 set_property PACKAGE_PIN K12 [get_ports myio[8]]
335
336 #set_property PACKAGE_PIN M16 [get_ports POUT_EHS]//??????
337 #set_property IO_STANDARD LVCMOS33 [get_ports POUT_EHS]
338
339 #RESET button
340 set_property PACKAGE_PIN L13 [get_ports PAD_MCURST]
```

像之前的教程一样，综合，实现，再生成 BIT 文件，下载到开发板上。



三、 实现与验证

在 CDK 中编写简单的程序验证功能。



The screenshot shows a software development environment with a project tree on the left and a code editor on the right. The project tree contains several folders under 'vujian100_ope' and 'wujian100_open-hello_world'. The code editor displays a file named 'main.c' with the following content:

```
#include "led.h"
#include "oled128_32.h"
#include "ff.h" /* Declarations of FatFs API */

#define MY_IO_BASE (0x40010000UL)

FATFS FatFs; /* FatFs work area needed for each volume */
FIL Fil; /* File object needed for each open file */

extern void mdelay(uint32_t ms);
void sd_test();

int main(void)
{
    printf("Hello World!\n");
    LED_Init();

    volatile int * myio = (volatile int *)MY_IO_BASE;

    while(1)
    {
        *myio = 0xFF;
        mdelay(500);
        *myio = 0xFE;
        mdelay(500);
        *myio = 0xFD;
        mdelay(500);
        *myio = 0xFB;
        mdelay(500);
        *myio = 0xFA;
        mdelay(500);
        *myio = 0xF9;
    }
    return 0;
}
```

附：xdc 文件修改说明

说明：修改 xdc 文件（即该芯片的约束文件），要配置成所用板子一致的 xdc

需要的资料：开发板用户手册； wujian100 工程里的 xdc 文件

1. 开发板用户手册重点阅读内容：

- 1) 时钟：

2.4 有源晶振

开发板提供的 FPGA 系统时钟源为 **50Mhz** 有源晶振电路。晶振输出信号端 SYS_CLK 连接到 FPGA 的 BANK14 全局时钟管脚 **N14** (IO_L12P_T1_MRCC_14)，这

- 2) IO 口电压：不同开发板用的电压不一样

XC7A35T-1FTG256C 共有 5 个 I/O Bank，其中 U2E 是 FPGA 专用的配置 Bank，其余 4 个 Bank I/O 的连接情况如下表。

Bank	电压	用途
Bank14	(3.3V)	LED/KEY/P1/P2
Bank15	(3.3V)	P1/P2/JP1
Bank34	(3.3V)	USER_JTAG/USER_FLASH/P1
Bank35	(1.5V)	DDR3

设置电压的约束：

set_property CONFIG_VOLTAGE 3.3 [current_design] : 全部设定电压为 3.3

- 3) 引脚：以灯和开关为例子：

9 个 LED		
LED	信号名称	FPGA 引脚
D0	LED0	M16
D1	LED1	N16
D2	LED2	P15
D3	LED3	P16
D4	D4B	M2
	D4G	L5
	D4R	P5
D5	D5B	N12
	D5G	T9
	D5R	T10
D6	D6B	D10
	D6G	P6
	D6R	K12
D7	FPGA_DONE	H10
D8	电源指示灯	-

4) Flash


2.9 SPI FLASH

开发板上使用了两片 8MB(64Mbit)大小的 SPI FLASH 芯片，型号为 25Q064A，它

5) 接口：

2.10.1 JTAG


专用于下载 FPGA 程序或者固化程序到 FLASH。JTAG 线插拔的时候请断电，注意不要热插拔。



JTAG 接口

JTAG 引脚	信号名称	FPGA 引脚	JTAG 引脚	信号名称	FPGA 引脚
1	TCK	L7	2	-	-
3	TDO	N8	4	3V3	-
5	TMS	M7	6	JTAG_SRST	P14
7	-	-	8	-	-
9	TDI	N7	10	GND	-

2.10.2 USER JTAG



<http://www.perfv.org>

20 / 22

Perf-V datasheet

PerfLab

A table showing the pin assignments for the USER JTAG interface. The columns are labeled 'USER JTAG 引脚' and 'FPGA 引脚'. The rows are numbered 1 to 9. Row 1: TCK1 (N11), TX0 (P9). Row 2: TDO1 (M1), 3V3 (-). Row 3: TMS1 (N3), JTAG1_SRST (M4). Row 4: JTAG1_TRST (L4), RX0 (N9). Row 5: TDI1 (N2), GND (-).

1	TCK1	N11	2	TX0	P9
3	TDO1	M1	4	3V3	-
5	TMS1	N3	6	JTAG1_SRST	M4
7	JTAG1_TRST	L4	8	RX0	N9
9	TDI1	N2	10	GND	-

两种接口区别：

UART：是嵌入式开发所说的串口。通过它可以向设备烧写程序和调试程序。

JTAG：用于设备调试，需要硬件支持。主要用于芯片内部测试，调试程序。可以直接观察和修改寄存器和内存中的数据，方便找出程序中的问题。

2. xdc 约束更改

1) 时钟：

```
## Clock Signal
set_property -dict { PACKAGE_PIN N14 IO_STANDARD LVCMOS33 } [get_ports { clk }]; #IO_L13P_T2_MRCC_34 Sch=sysclk
create_clock -add -name sys_clk_pin -period 20.00 waveform {0 10} [get_ports clk]
```

引脚 周期

set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets PAD_JTAG_TCLK]

这一句必须加上

2) LED：

注意这三列，对照开发板资料给的引脚改

```

## LEDs
set_property -dict { PACKAGE_PIN M16 IOSTANDARD LVCMOS33 } [get_ports { POUT_EHS }]; #IO_L15P_T2_DQS_13 Sch=led[0]
set_property -dict { PACKAGE_PIN N16 IOSTANDARD LVCMOS33 } [get_ports { PAD_GPIO_0 }]; #IO_L15N_T2_DQS_13 Sch=led[1]
set_property -dict { PACKAGE_PIN P15 IOSTANDARD LVCMOS33 } [get_ports { PAD_GPIO_1 }]; #IO_L17P_T2_13 Sch=led[2]
set_property -dict { PACKAGE_PIN P16 IOSTANDARD LVCMOS33 } [get_ports { PAD_GPIO_2 }]; #IO_L17N_T2_13 Sch=led[3]
set_property -dict { PACKAGE_PIN M2 IOSTANDARD LVCMOS33 } [get_ports { PAD_USIO_NSS }]; #IO_L14N_T2_SRCC_13 Sch=led[4]
set_property -dict { PACKAGE_PIN P5 IOSTANDARD LVCMOS33 } [get_ports { PAD_USIO_SD1 }]; #IO_L16N_T2_13 Sch=led[5]
set_property -dict { PACKAGE_PIN K12 IOSTANDARD LVCMOS33 } [get_ports { PAD_PWM_CH9 }]; #IO_L16P_T2_13 Sch=led[6]
set_property -dict { PACKAGE_PIN H10 IOSTANDARD LVCMOS33 } [get_ports { PAD_USI2_NSS }]; #IO_L5P_T0_13 Sch=led[7]

## Buttons
set_property -dict { PACKAGE_PIN R15 IOSTANDARD LVCMOS33 } [get_ports { PAD_GPIO_8 }]; #IO_L20N_T3_16 Sch=btnc
set_property -dict { PACKAGE_PIN R16 IOSTANDARD LVCMOS33 } [get_ports { PAD_GPIO_9 }]; #IO_L22N_T3_16 Sch=btnd
set_property -dict { PACKAGE_PIN T14 IOSTANDARD LVCMOS33 } [get_ports { PAD_GPIO_10 }]; #IO_L20P_T3_16 Sch=btnl
set_property -dict { PACKAGE_PIN M15 IOSTANDARD LVCMOS33 } [get_ports { PAD_GPIO_11 }]; #IO_L6P_T0_16 Sch=btnr
#set_property -dict { PACKAGE_PIN F15 IOSTANDARD LVCMOS33 } [get_ports { PAD_GPIO_12 }]; #IO_0_16 Sch=btntu
set_property -dict { PACKAGE_PIN L13 IOSTANDARD LVCMOS33 } [get_ports { PAD_MCURST }]; #IO_L12N_T1_MRCC_35 Sch=cpu_resetn

```

3) 复位:

复位引脚

```

set_property PACKAGE_PIN L13 [get_ports PAD_MCURST]
set_property IOSTANDARD LVCMOS33 [get_ports PAD_MCURST]

```

4) UART JTAG:

```

set_property PACKAGE_PIN T8 [get_ports PAD_US0_SDO]
set_property IOSTANDARD LVCMOS33 [get_ports PAD_USI0_SDO]
set_property PACKAGE_PIN T7 [get_ports PAD_USI0_SCLK]
set_property IOSTANDARD LVCMOS33 [get_ports PAD_USI0_SCLK]

```

串口

5) JTAG:

```

set_property PACKAGE_PIN F12 [get_ports PAD_JTAG_TCLK]
set_property IOSTANDARD LVCMOS33 [get_ports PAD_JTAG_TCLK]
set_property PACKAGE_PIN F13 [get_ports PAD_JTAG_TMS]
set_property IOSTANDARD LVCMOS33 [get_ports PAD_JTAG_TMS]

```

CLINK连接时的引脚设置

6) SD 卡:

注意这两列，对照开发板资料给的引脚改

#SD card				
set_property PACKAGE_PIN L4 [get_ports { PAD_GPIO_6 }]; #Sch=sd_cclk	sclk	PAD_GPIO_6		
set_property PACKAGE_PIN T2 [get_ports { PAD_GPIO_18 }]; #Sch=sd_cd	card detect			
set_property PACKAGE_PIN R1 [get_ports { PAD_GPIO_5 }]; #Sch=sd_cmd	mosi	PAD_GPIO_5		
set_property PACKAGE_PIN H16 [get_ports { PAD_GPIO_7 }]; #Sch=sd_d[0]	miso	PAD_GPIO_7		
set_property PACKAGE_PIN R2 [get_ports { PAD_GPIO_19 }]; #Sch=sd_d[3]	cs	PAD_GPIO_19		
# set_property PACKAGE_PIN F12 [get_ports { PAD_GPIO_20 }]; #Sch=sd_reset	rst	PAD_GPIO_20		

3.其他

```

## Switches 29 30 31
set_property -dict { PACKAGE_PIN T15 IOSTANDARD LVCMOS33 } [get_ports { PAD_PWM_CH10 }]; #IO_L22P_T3_16 Sch=sw[0]
set_property -dict { PACKAGE_PIN L14 IOSTANDARD LVCMOS33 } [get_ports { PAD_PWM_CH11 }]; #IO_25_16 Sch=sw[1]
set_property -dict { PACKAGE_PIN M14 IOSTANDARD LVCMOS33 } [get_ports { PAD_PWM_CH0 }]; #IO_L24P_T3_16 Sch=sw[2]
set_property -dict { PACKAGE_PIN K13 IOSTANDARD LVCMOS33 } [get_ports { PAD_PWM_CH1 }]; #IO_L24N_T3_16 Sch=sw[3]
#set_property -dict { PACKAGE_PIN H17 IOSTANDARD LVCMOS33 } [get_ports { PAD_PWM_CH2 }]; #IO_L6P_T0_15 Sch=sw[4]
#set_property -dict { PACKAGE_PIN J16 IOSTANDARD LVCMOS33 } [get_ports { PAD_GPIO_31 }]; #IO_0_15 Sch=sw[5]
#set_property -dict { PACKAGE_PIN K13 IOSTANDARD LVCMOS33 } [get_ports { PAD_GPIO_30 }]; #IO_L19P_T3_A22_15 Sch=sw[6]
#set_property -dict { PACKAGE_PIN M17 IOSTANDARD LVCMOS33 } [get_ports { PAD_GPIO_29 }]; #IO_25_15 Sch=sw[7]

## OLED Display
set_property -dict { PACKAGE_PIN W22 IOSTANDARD LVCMOS33 } [get_ports { PAD_GPIO_21 }]; #IO_L7N_T1_D10_14 Sch=oled_dc
set_property -dict { PACKAGE_PIN U21 IOSTANDARD LVCMOS33 } [get_ports { PAD_GPIO_22 }]; #IO_L4N_T0_D05_14 Sch=oled_res
set_property -dict { PACKAGE_PIN W21 IOSTANDARD LVCMOS33 } [get_ports { PAD_GPIO_23 }]; #IO_L7P_T1_D09_14 Sch=oled_sclk
set_property -dict { PACKAGE_PIN Y22 IOSTANDARD LVCMOS33 } [get_ports { PAD_GPIO_24 }]; #IO_L9N_T1_DQS_D13_14 Sch=oled_sdin
set_property -dict { PACKAGE_PIN P20 IOSTANDARD LVCMOS33 } [get_ports { PAD_GPIO_25 }]; #IO_0_14 Sch=oled_vbat
set_property -dict { PACKAGE_PIN V22 IOSTANDARD LVCMOS33 } [get_ports { PAD_GPIO_26 }]; #IO_L3N_T0_DQS_EMCCCLK_14 Sch=oled_vdd

## HDMI in
#set_property -dict { PACKAGE_PIN AA5 IOSTANDARD LVCMOS33 } [get_ports { hdmi_rx_cec }]; #IO_L10P_T1_34 Sch=hdmi_rx_cec
#set_property -dict { PACKAGE_PIN W4 IOSTANDARD TMDS_33 } [get_ports { hdmi_rx_clk_n }]; #IO_L12N_T1_MRCC_34 Sch=hdmi_rx_clk_n
#set_property -dict { PACKAGE_PIN V4 IOSTANDARD TMDS_33 } [get_ports { hdmi_rx_clk_p }]; #IO_L12P_T1_MRCC_34 Sch=hdmi_rx_clk_p
#set_property -dict { PACKAGE_PIN AB12 IOSTANDARD LVCMOS33 } [get_ports { hdmi_rx_hpa }]; #IO_L7N_T1_13 Sch=hdmi_rx_hpa
#set_property -dict { PACKAGE_PIN Y4 IOSTANDARD LVCMOS33 } [get_ports { hdmi_rx_scl }]; #IO_L11P_T1_SRCC_34 Sch=hdmi_rx_scl
#set_property -dict { PACKAGE_PIN AB5 IOSTANDARD LVCMOS33 } [get_ports { hdmi_rx_sda }]; #IO_L10N_T1_34 Sch=hdmi_rx_sda
#set_property -dict { PACKAGE_PIN R3 IOSTANDARD LVCMOS33 } [get_ports { hdmi_rx_txen }]; #IO_L3P_T0_DQS_34 Sch=hdmi_rx_txen
#set_property -dict { PACKAGE_PIN AA5 IOSTANDARD TMDS_33 } [get_ports { hdmi_rx_txen }]; #IO_L10N_T1_34 Sch=hdmi_rx_txen

```

这些根据自己板子的资源多少和想实现的功能改；比如只想实现点灯，那么这些就可以全注释掉；但如果要实现 OLED，那先看自己板子有没有 OLED 的配置，然后根据开发板手册改 xdc 里相对应的引脚；

以下为移植到 A7 50T 的 xdc 代码：

```

set_property IOSTANDARD LVCMOS33 [get_ports]

#clock
set_property -dict {PACKAGE_PIN N14 IOSTANDARD LVCMOS33} [get_ports clk]
create_clock -period 20.000 -name sys_clk_pin -waveform {0.000 10.000} -add [get_ports clk]

set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets PAD_JTAG_TCLK]

#LED
set_property -dict {PACKAGE_PIN N16 IOSTANDARD LVCMOS33} [get_ports PAD_GPIO_0]
set_property -dict {PACKAGE_PIN P15 IOSTANDARD LVCMOS33} [get_ports PAD_GPIO_1]
set_property -dict {PACKAGE_PIN P16 IOSTANDARD LVCMOS33} [get_ports PAD_GPIO_2]

#RESET button
set_property PACKAGE_PIN L13 [get_ports PAD_MCURST]

#USI0

```

```

set_property PACKAGE_PIN T7 [get_ports PAD_USI0_SCLK]
set_property PACKAGE_PIN T8 [get_ports PAD_USI0_SD0]

#JTAG
set_property PACKAGE_PIN F12 [get_ports PAD_JTAG_TCLK]
set_property PACKAGE_PIN F13 [get_ports PAD_JTAG_TMS]

#SD card
set_property PACKAGE_PIN L4 [get_ports { PAD_GPIO_6 }]; #Sch=sd_cclk      sclk
PAD_GPIO_6
set_property PACKAGE_PIN T2 [get_ports { PAD_GPIO_18 }]; #Sch=sd_cd      card detect
set_property PACKAGE_PIN R1 [get_ports { PAD_GPIO_5 }]; #Sch=sd_cmd      mosi
PAD_GPIO_5
set_property PACKAGE_PIN H16 [get_ports { PAD_GPIO_7 }]; #Sch=sd_d[0]      miso
PAD_GPIO_7
set_property PACKAGE_PIN R2 [get_ports { PAD_GPIO_19 }]; #Sch=sd_d[3]      cs
PAD_GPIO_19
# set_property PACKAGE_PIN F12 [get_ports { PAD_GPIO_20 }]; #Sch=sd_reset      rst
PAD_GPIO_20

set_property CFGBVS VCCO [current_design]

```