

## AXIS 位宽变换

2024.09.11

# 一 修订

版本	日期	编辑人	内容
1.00	2024.09.11	陈家耀	创建了第一个正式版本

### 二 简介和特性

AXIS 位宽变换将某种位宽的 AXIS 接口变换为另外一种位宽的 AXIS 接口,但不改变两个 AXIS 接口的时钟域。AXIS 位宽变换是用于改变数据流位宽的基础 IP,它具有如下特性:

- 采用标准 AXIS 接口,可处理 keep/user/last 信号
- 支持位宽倍增/非整数倍增加/倍缩/非整数倍缩减/不变
- 可选的输出寄存器片

#### 三 IP 功能

AXIS 位宽变换在同一个时钟域下改变 AXIS 接口的位宽,其功能描述如下: 1、位宽倍增。将一个 AXIS 接口的位宽增大为整数倍。如图 3-1 所示,将 AXIS 接口从 8 位变换到 16 位,AXIS 从机上的数据被拼接(先来的拼接到低位,后来的拼接到高位),从小位宽变换到大位宽显然会导致 AXIS 主机不能连续输出。从机上 last 信号的出现可能会使主机在没有拼接完成时提前输出。主机上可能会形成 keep 全 0 的传输。




图 3-1 AXIS 位宽倍增仿真波形

2、**位宽非整数倍增加**。将一个 AXIS 接口的位宽增大为非整数倍。如图 3-2 所示,将 AXIS 接口从 16 位变换到 24 位,AXIS 从机上的数据被拼接,AXIS 主机显然不能连续输出,应当保证从机上每个数据包的总字节数能够被主机位宽所整除。



图 3-2 AXIS 位宽非整数倍增加仿真波形

3、**位宽倍缩**。将一个 AXIS 接口的位宽减小为整数倍。如图 3-3 所示,将 AXIS 接口从 16 位变换到 8 位,AXIS 从机上的数据被分散(低位先输出,高位后输出),从大位宽变换到小位宽显然会导致 AXIS 从机不能连续输入。位宽倍缩时若使能 keep 信号,则会舍弃从机上 keep 全 0 的传输。




图 3-3 AXIS 位宽倍缩仿真波形

4、**位宽非整数倍增加**。将一个 AXIS 接口的位宽减小为非整数倍。如图 3-4 所示,将 AXIS 接口从 24 位变换到 16 位,AXIS 从机上的数据被分散,AXIS 从机显然不能连续输入,应当保证从机上每个数据包的总字节数能够被主机位宽所整除。



图 3-4 AXIS 位宽非整数倍减小仿真波形

5、位宽不变。将一个 AXIS 接口直接传递。可能会接入 AXIS 寄存器片。

### 四 IO 描述

表 4-1 AXIS-位宽变换 IO 表

端口名	方向	位宽	含义			
时钟和复位						
clk	input	1	时钟			
rst_n	input	1	复位, 低有效			
AXIS 从接口						
s_axis_data	input	slave_data_width	AXIS 数据			
s_axis_keep	input	slave_data_width/8	AXIS 字节使能			
s_axis_user	input	slave_data_width/8*	AXIS 用户信号			
		slave_user_width_foreach_byte				
s_axis_last	input	1	AXIS 包末尾指示			
s_axis_valid	input	1	AXIS 数据有效			
s_axis_ready	output	1	AXIS 传输就绪			
AXIS 主接口						
m_axis_data	output	master_data_width	AXIS 数据			
m_axis_keep	output	master_data_width/8	AXIS 字节使能			
m_axis_user	output	master_data_width/8*	AXIS 用户信号			
		slave_user_width_foreach_byte				
m_axis_last	output	1	AXIS 包末尾指示			
m_axis_valid	output	1	AXIS 数据有效			
m_axis_ready	input	1	AXIS 传输就绪			

## 五 可配置参数描述

表 5-1 AXIS-位宽变换可配置参数表

配置参数名	含义	可取值		
slave_data_width	从机数据位宽	能被8整除的正整数		
master_data_width	主机数据位宽	能被8整除的正整数		
slave_user_width_foreach_byte	从机每个数据字节的	正整数,不用时悬空即		
	user 位宽	可		
en_keep	是否使用 keep 信号	"true"   "false"		
en_last	是否使用 last 信号	"true"   "false"		
en_out_isolation	是否启用输出隔离(输	"true"   "false"		
	出 AXIS 寄存器片)			
simulation_delay	仿真延时,可用于仿真	0.1f~100.0f		
	时模拟 D 到 Q 延迟			

#### 六 应用指南

AXIS 位宽变换作为基础 IP,可用于同步的数据流位宽变换。本 IP 简单易用,请在 AXIS 接口间插入本 IP 即可实现位宽变换。

从机每个数据字节的 user 位宽必须≥1,不用时悬空即可。输出隔离就是插入一个 AXIS 寄存器片再输出,从而改善时序,请根据需要来选择是否使能。比如下面的代码实现了 8 到 16 位的 AXIS 位宽变换:

```
axis dw cvt #(
    .slave data width(8),
    .master data width(16),
    .slave user width foreach byte(1),
    .en_keep("false"),
    .en last("true"),
    .en out isolation("false"),
    .simulation delay(0)
)axis dw cvt 8 to 16 u(
    .clk(m axis aclk),
    .rst_n(m_axis_aresetn),
    .s axis data(s axis dw cvt data),
    .s_axis_user(s_axis_dw_cvt_user),
    .s axis last(s axis dw cvt last),
    .s_axis_valid(s_axis_dw_cvt_valid),
    .s axis ready(s axis dw cvt ready),
    .m axis data(m axis dw cvt data),
    .m_axis_user(m_axis_dw_cvt_user),
    .m_axis_last(m_axis_dw_cvt_last),
    .m axis valid(m axis dw cvt valid),
    .m axis ready(m axis dw cvt ready)
);
```