Лабораторная работа 3

Синтаксические конструкции

Поведенческое описание устройства. Последовательные операторы

При последовательном подходе к описанию цифрового устройства основной конструкцией является *процесс* (**process**). В теле процесса можно последовательно по времени описывать шаги/этапы разрабатываемого алгоритма.

Синтаксис процесса следующий:

Каждый процесс описывается в архитектуре модуля VHDL после ключевого слова **begin**. Важной особенностью процессов является то, что все процессы в модуле выполняются параллельно, но при этом операции внутри процесса выполняются последовательно.

Обычно (но не всегда) у процесса есть список чувствительности: sensitivity_list. Список чувствительности содержит список сигналов, при изменении которых будет выполняться процесс. Другими словами, изменение любого сигнала из списка чувствительности приводит к тому, что выполняются все действия внутри процесса. В результате какие-то сигналы обновляют свои значения. В тактируемых процессах в списке чувствительности должна находиться тактовая частота. В нетактируемых процессах в список чувствительности должны входить все сигналы, которыми оперирует данный процесс.

 $B\ process_declarations$ выполняется объявление переменных и констант, которые используются в данном процессе.

Важно понимать, что в процессе все операции над переменными выполняются мгновенно, а операции над сигналами – с задержкой. Поэтому результат операции над переменными доступен к использованию в тот же момент времени, в котором эти операции выполнялись. В то же время результат операций над сигналами доступен через некий интервал времени при следующем запуске процесса.

Условный оператор (if-elsif-else)

Условный оператор выполняет ту или иную последовательность действий в зависимости от одного или нескольких условий.

Условный оператор if-elsif-else должен находиться в теле процесса.

Оператор множественного выбора (case)

Оператор множественного выбора выполняет одну из последовательностей действий в зависимости от значения определенного выражения.

```
case choice_expression is
    when choices =>
        sequential statements;
    when choices =>
        sequential statements;
    [ when others => sequential statements; ]
end case;
```

Так же, как в случае присваивания с множественным выбором, не может существовать два одинаковых условия выбора и должен применяться оператор when others, когда в choices охвачены не все возможные значения choice expression.

Оператор множественного выбора должен находиться в теле процесса.

Структурное описание устройства. Компоненты

На структурном уровне абстракции описание цифрового устройства выполняется путем указания того, какие модули используются и как они соединены между собой. Для этого в языке VHDL предусмотрены специальные синтаксические конструкции.

В терминологии VHDL устройства, которые соединяются в проекте, называются компонентами. Для структурного описания цифрового устройства необходимо описать подключаемые компоненты, объявить сигналы, с помощью которых компоненты будут соединены, подключить компоненты.

Объявление сигналов и компонентов выполняется в архитектуре модуля VHDL до ключевого слова **begin**, подключение компонентов – после ключевого слова **begin**.

```
architecture architecture_name of NAME_OF_ENTITY is [Declarations]
Объявление ситналов и компонентов.
begin
[Statements]
Подключение компонентов.
end architecture name;
```

Синтаксис объявления компонента выглядит почти также как объявление интерфейса модуля с одним отличием: вместо ключевого слова **entity** объявление начинается с ключевого слова **component**:

При подключении компонента его портам ставятся в соответствие сигналы или порты модуля, в котором выполняется подключение. Слева от знака установления соответствия указываются порты компонента, справа – сигналы разрабатываемого модуля.

В случае, когда нет необходимости подключать какой-либо порт компонента, используется ключевое слово **ореп**. Для того, чтобы при неподключении входного порта компилятор не выдавал

ошибку, такому порту при объявлении модуля должно быть присвоено инициализирующее значение.

Возможна сокращенная запись подключения компонента по номеру портов:

```
port map (signal 1, signal 2,..., signal n);
```

При таком синтаксисе к первому порту компонента подключается первый сигнал, ко второму – второй и т.д.). Сокращенный синтаксис при подключении компонента является плохим стилем программирования.

Другим способом подключения компонентов является прямой подключение (direct instantiation). В этом случае объявлять компонент не нужно, а подключать его необходимо с помощью ключевого слова **entity** и указания библиотеки, в которой используется данный компонент.

Задание к лабораторной работе 3

Реализовать мультиплексор, демультиплексор и коммутатор в ПЛИС. В качестве входов использовать кнопки и слайдеры на плате, в качестве выходов – светодиодные индикаторы.

Используя процессы необходимо реализовать:

1. Двухадресный мультиплексор с четырьмя входами.

Цифровое устройство должно иметь два адресных входа (addr, слайдеры), четыре информационных входа (din, кнопки) и один информационный выход (dout, светодиод).

Использовать следующий шаблон для объявления интерфейса модуля:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity lab31 is
    Port ( din : in STD_LOGIC_VECTOR (3 downto 0);
        addr : in STD_LOGIC_VECTOR (1 downto 0);
        dout : out STD_LOGIC);

end lab31;
```

2. Двухадресный демультиплексор с четырьмя выходами.

Цифровое устройство должно иметь два адресных входа (слайдеры), один информационный вход (кнопка) и четыре информационных выхода (светодиоды).

Использовать следующий шаблон для объявления интерфейса модуля:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity lab32 is
    Port ( din : in STD_LOGIC;
        addr : in STD_LOGIC_VECTOR (1 downto 0);
        dout : out STD_LOGIC_VECTOR (3 downto 0));
end lab32;
```

3. *Коммутатор 4х4 одноразрядных сигналов с использованием компонентов.

Коммутатор 4х4 одноразрядных сигналов с использованием мультиплексора и демультиплексора из заданий 1 и 2. Коммутатор должен коммутировать сигнал с одного из четырех входных портов на один из четырех выходных портов в соответствии с заданными их адресами. Цифровое устройство должно иметь четыре адресных входа (addr1, addr2, слайдеры), четыре информационных входа (светодиоды). В проекте должно быть три vhdl-файла, в которых соответственно описаны: мультиплексор, демультиплексор, топ-модуль проекта (подключение мультиплексора и демультиплексора). Для соединения выхода мультиплексора к входу демультиплексора необходимо объявить в архитектуре новый (внутренний) сигнал.

Использовать следующий шаблон для объявления интерфейса модуля и его архитектуры:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity lab33 is
    Port (din: in STD LOGIC VECTOR (3 downto 0);
           addr1 : in STD LOGIC VECTOR (1 downto 0);
           addr2 : in STD_LOGIC_VECTOR (1 downto 0);
dout : out STD_LOGIC_VECTOR (3 downto 0));
end lab33;
architecture struct of lab33 is
   signal mux2demux : std logic;
    component lab31 is
       Port (din: in STD LOGIC VECTOR (3 downto 0);
               addr : in STD LOGIC VECTOR (1 downto 0);
               dout : out STD LOGIC);
    end component lab31;
    component lab32 is
       Port ( din : in STD LOGIC;
              addr : in STD LOGIC VECTOR (1 downto 0);
              dout : out STD LOGIC VECTOR (3 downto 0));
   end component lab32;
      _____
```

4. **Двухадресный мультиплексор чисел в прямом двоичном коде на семисегментный индикатор.

Мультиплексор должен коммутировать одно из четырех четырехразрядных входных чисел в прямом двоичном коде на один (правый на плате) семисегментный индикатор. Цифровое устройство должно иметь четыре четырехразрядных входа (din0, din1, din2, din3 – все слайдеры), двухразрядный адресный вход addr и семь выходов на семисегментный индикатор. Также у модуля должен присутствовать выходной сигнал управления анодом всех четырех семисегментных индикаторов на отладочной плате. Этот сигнал должен быть равен an <= "1110".

Использовать следующий шаблон для объявления интерфейса модуля:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity lab34 is
    Port ( din0 : in STD_LOGIC_VECTOR (3 downto 0);
        din1 : in STD_LOGIC_VECTOR (3 downto 0);
        din2 : in STD_LOGIC_VECTOR (3 downto 0);
        din3 : in STD_LOGIC_VECTOR (3 downto 0);
        addr : in STD_LOGIC_VECTOR (1 downto 0);
        addr : out STD_LOGIC_VECTOR (3 downto 0);
        an : out STD_LOGIC_VECTOR (3 downto 0);
        dout : out STD_LOGIC_VECTOR (6 downto 0));
end lab34;
```

5. **Тестбенч для модуля из задания 2 (результат выполнения задания не подлежит автопроверке).

Тестбенч должен генерировать последовательность 101010... с периодом 10 нс на информационном входе и последовательно переключать адреса 00, 01, 10, 11. Период прохода всех адресов 100 нс. В процессе моделирования убедиться, что выходной сигнал, адрес которого установлен на входе, совпадает со входным информационным сигналом.

```
Использовать следующий тестбенч:
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity test bench is
-- Port ();
end test bench;
architecture struct of test bench is
   constant INPUT PERIOD : time := 10 ns;
    constant ADDR PERIOD : time := 100 ns;
   component lab32 is
    Port ( din : in STD_LOGIC;
          addr : in STD_LOGIC_VECTOR (1 downto 0);
dout : out STD_LOGIC_VECTOR (3 downto 0));
    end component lab32;
begin
  -- Generate input
 input_gen : process
 begin
   din <= '0';
    wait for INPUT PERIOD;
   loop
     din <= '1';
     wait for INPUT PERIOD/2;
     din <= '0';
     wait for INPUT PERIOD/2;
   end loop;
 end process input_gen;
  -- Generate addr
 addr gen : process
 begin
     addr <= "00";
     wait for ADDR PERIOD;
     loop
       addr <= "00";
       wait for ADDR PERIOD/4;
       addr <= "01";
       wait for ADDR PERIOD/4;
       addr <= "10";
       wait for ADDR PERIOD/4;
       addr <= "11";
       wait for ADDR_PERIOD/4;
     end loop;
 end process addr_gen;
  ______
  -- Instantiate the DUT
 dut: lab32
   port map (
       -- Inputs
       din => din,
       addr => addr,
```

-- Outputs

end struct;

```
## Switches
#set property PACKAGE PIN V17 [get ports {sw[0]}]
     #set property IOSTANDARD LVCMOS33 [get ports {sw[0]}]
#set property PACKAGE PIN V16 [get ports {sw[1]}]
     #set property IOSTANDARD LVCMOS33 [get ports {sw[1]}]
#set_property PACKAGE_PIN W16 [get_ports {sw[2]}]
     #set property IOSTANDARD LVCMOS33 [get ports {sw[2]}]
#set property PACKAGE PIN W17 [get ports {sw[3]}]
     #set property IOSTANDARD LVCMOS33 [get ports {sw[3]}]
#set_property PACKAGE_PIN W15 [get_ports {sw[4]}]
     #set_property IOSTANDARD LVCMOS33 [get_ports {sw[4]}]
#set property PACKAGE PIN V15 [get ports {sw[5]}]
     #set property IOSTANDARD LVCMOS33 [get ports {sw[5]}]
#set_property PACKAGE_PIN W14 [get_ports {sw[6]}]
     #set property IOSTANDARD LVCMOS33 [get ports {sw[6]}]
#set property PACKAGE PIN W13 [get ports {sw[7]}]
     #set property IOSTANDARD LVCMOS33 [get ports {sw[7]}]
#set property PACKAGE PIN V2 [get ports {sw[8]}]
     #set property IOSTANDARD LVCMOS33 [get ports {sw[8]}]
#set property PACKAGE_PIN T3 [get_ports {sw[9]}]
     #set property IOSTANDARD LVCMOS33 [get ports {sw[9]}]
#set property PACKAGE PIN T2 [get ports {sw[10]}]
     #set property IOSTANDARD LVCMOS33 [get ports {sw[10]}]
#set property PACKAGE PIN R3 [get ports {sw[11]}]
     #set_property IOSTANDARD LVCMOS33 [get_ports {sw[11]}]
#set property PACKAGE PIN W2 [get ports {sw[12]}]
     #set property IOSTANDARD LVCMOS33 [get ports {sw[12]}]
#set property PACKAGE_PIN U1 [get_ports {sw[13]}]
     #set property IOSTANDARD LVCMOS33 [get ports {sw[13]}]
#set_property PACKAGE_PIN T1 [get_ports {sw[14]}]
     #set_property IOSTANDARD LVCMOS33 [get_ports {sw[14]}]
#set property PACKAGE PIN R2 [get ports {sw[15]}]
     #set property IOSTANDARD LVCMOS33 [get ports {sw[15]}]
## LEDs
#set property PACKAGE PIN U16 [get ports {led[0]}]
     #set property IOSTANDARD LVCMOS33 [get ports {led[0]}]
#set property PACKAGE PIN E19 [get ports {led[1]}]
     #set property IOSTANDARD LVCMOS33 [get ports {led[1]}]
#set_property PACKAGE_PIN U19 [get_ports {led[2]}]
     #set_property IOSTANDARD LVCMOS33 [get_ports {led[2]}]
#set property PACKAGE PIN V19 [get ports {led[3]}]
     #set property IOSTANDARD LVCMOS33 [get ports {led[3]}]
##7 segment display
#set property PACKAGE PIN W7 [get ports {seg[0]}]
     #set property IOSTANDARD LVCMOS33 [get ports {seg[0]}]
#set property PACKAGE PIN W6 [get ports {seg[1]}]
     #set property IOSTANDARD LVCMOS33 [get ports {seg[1]}]
#set property PACKAGE PIN U8 [get ports {seg[2]}]
```

```
#set property IOSTANDARD LVCMOS33 [get ports {seg[2]}]
#set property PACKAGE PIN V8 [get ports {seg[3]}]
     #set property IOSTANDARD LVCMOS33 [get ports {seg[3]}]
#set property PACKAGE PIN U5 [get ports {seg[4]}]
     #set property IOSTANDARD LVCMOS33 [get ports {seg[4]}]
#set property PACKAGE PIN V5 [get ports {seg[5]}]
     #set property IOSTANDARD LVCMOS33 [get ports {seg[5]}]
#set property PACKAGE PIN U7 [get ports {seg[6]}]
     #set property IOSTANDARD LVCMOS33 [get ports {seg[6]}]
#set property PACKAGE PIN V7 [get ports dp]
     #set property IOSTANDARD LVCMOS33 [get ports dp]
#set property PACKAGE PIN U2 [get ports {an[0]}]
     #set property IOSTANDARD LVCMOS33 [get ports {an[0]}]
#set property PACKAGE PIN U4 [get ports {an[1]}]
     #set property IOSTANDARD LVCMOS33 [get ports {an[1]}]
#set property PACKAGE PIN V4 [get ports {an[2]}]
     #set property IOSTANDARD LVCMOS33 [get ports {an[2]}]
#set property PACKAGE PIN W4 [get ports {an[3]}]
     #set property IOSTANDARD LVCMOS33 [get ports {an[3]}]
##Buttons
#set_property PACKAGE_PIN U18 [get_ports btnC]
     #set property IOSTANDARD LVCMOS33 [get ports btnC]
#set property PACKAGE PIN T18 [get ports btnU]
     #set property IOSTANDARD LVCMOS33 [get ports btnU]
#set property PACKAGE PIN W19 [get ports btnL]
     #set property IOSTANDARD LVCMOS33 [get ports btnL]
#set property PACKAGE PIN T17 [get ports btnR]
```

#set property IOSTANDARD LVCMOS33 [get ports btnR]