

《数字电路》实验报告

实验名称： 状态机实验 指导教师： 王玕，范志华

姓名： 韩初晓 学号： 2023K8009908002 专业： 计算机科学与技术 班级： 2306

实验日期： 2024. 10. 17 实验地点： 教学楼 224 是否调课/补课： 否 成绩：

目录

1	实验目的	2
2	实验环境	2
3	实验内容	2
3.1	实验一：读取 0110 的有限状态自动机	2
3.2	实验二：读取 1011 的有限状态自动机	3
3.3	实验三：实现信号生成器模块	4
3.4	实验四：自动报纸贩卖机	5
4	实验总结	6
5	源代码	6
5.1	实验一：读取 0110 的有限状态自动机	6
5.2	实验二：读取 1011 的有限状态自动机	9
5.3	实验三：实现信号生成器模块	12
5.4	实验四：实现自动报纸贩卖机	14

第1部分 实验目的

1. 熟悉 verilog 编程、调试。
2. 熟悉状态机的工作原理，能熟练编写状态机程序。

第2部分 实验环境

- Vivado 2017.4 开发工具
- FPGA 开发平台（根据手册中的默认设置进行选择）

第3部分 实验内容


3.1 实验一：读取 0110 的有限状态自动机

3.1.1 原理说明

本实验实现了一个具有五个状态的同步状态机，接受 0110 为合法输入。模块根据输入信号 `in` 和当前状态 `state`，决定下一状态 `next_state` 并输出状态相关信号 `out`。有限状态机的具体状态及其行为如下：

- S0: 初始状态，当输入信号 `in` 为 0 时，转移到状态 S1；否则保持在 S0。
- S1: 当 `in` 为 1 时，转移到状态 S2；否则保持在 S1。
- S2: 当 `in` 为 1 时，转移到状态 S3；否则返回到状态 S1。
- S3: 当 `in` 为 1 时，转移回状态 S0；否则转移到状态 S4。
- S4: 当 `in` 为 1 时，返回状态 S2；否则返回状态 S1。

状态转换图如下所示：



输出信号 `out` 在状态 S4 时为高电平（1），其他状态下为低电平（0）。模块的状态转移逻辑由时钟信号 `clk` 和复位信号 `rstn` 控制。

3.1.2 接口定义

- 输入信号：
 - `clk`: 时钟信号，用于同步状态转移。
 - `rstn`: 异步复位信号，低电平有效，复位时状态返回至初始状态 S0。
 - `in`: 输入控制信号，决定状态转移路径。
- 输出信号：
 - `out`: 状态机的输出信号，当状态为 S4 时为高电平（1），其他状态为低电平（0）。

3.1.3 调试过程及结果

通过编写 `fsm_1` 模块的 Testbench, 对其状态转移行为进行了仿真测试。测试时, 输入信号 `in` 在不同状态下进行了切换, 并验证了模块的状态转移与输出行为。仿真波形如下所示:




图 1: fsm_1 模块的仿真测试结果

通过观察仿真波形可以验证:

- 在复位信号 `rstn` 低电平时，状态机正确返回初始状态 `S0`。
- 状态机在每个状态下均按照设计逻辑正确转移。
- 输出信号 `out` 在状态 `S4` 时为高电平，表明读取到了合法信号 `0110`，状态机的功能符合预期设计。


3.2 实验二：读取 1011 的有限状态自动机

3.2.1 原理说明

本实验实现了一个有限状态机 (FSM)，用于根据输入信号 `in` 的变化生成特定的输出信号 `out`，接受 1011 为合法输入。有限状态机包含五个状态，通过输入信号和当前状态确定下一状态，并在特定状态下产生输出信号。状态的具体定义及其行为如下：

- S0: 初始状态, 当 in 为 1 时, 转移到状态 S1; 否则保持在 S0。
- S1: 当 in 为 0 时, 转移到状态 S2; 否则保持在 S1。
- S2: 当 in 为 1 时, 转移到状态 S3; 否则返回到状态 S0。
- S3: 当 in 为 1 时, 转移到状态 S4; 否则转移到状态 S2。
- S4: 当 in 为 1 时, 返回状态 S1; 否则转移到状态 S2。

状态转换图如下所示:



输出信号 `out` 在状态 `S4` 时为高电平 (1)，表明读取到了 1011 的合法输入信号，其他状态为低电平 (0)。状态机由时钟信号 `clk` 驱动，并在复位信号 `rstn` 低电平时回到初始状态 `S0`。

3.2.2 接口定义

- 输入信号：
 - **clk**: 时钟信号，用于同步状态转移。
 - **rstn**: 异步复位信号，低电平有效，复位时状态返回至初始状态 S0。
 - **in**: 输入信号，决定状态转移路径。
- 输出信号：
 - **out**: 输出信号，在状态 S4 时为高电平（1），其余状态为低电平（0）。

3.2.3 调试过程及结果

通过编写 `fsm_2` 模块的 Testbench, 对其状态转移和输出信号的生成逻辑进行了仿真测试。在仿真中, 通过设置不同的输入信号 `in`, 验证了状态转移路径及输出信号是否符合设计要求。仿真波形如下所示:




图 2: `fsm_2` 模块的仿真测试结果

从仿真结果中可以验证:

- 状态机在复位信号 `rstn` 为低电平时, 正确返回初始状态 `S0`。
- 状态机在不同输入条件下正确完成状态转移。
- 输出信号 `out` 仅在状态 `S4` 时为高电平, 表明读取到了 `1011` 的合法输入信号, 符合设计要求。

3.3 实验三: 实现信号生成器模块

3.3.1 原理说明

该信号生成器模块实现了一个具有 12 个状态的有限状态机 (FSM), 通过输入信号 `clk` 和复位信号 `rstn` 来控制状态转移, 并根据当前状态生成输出信号 `out`。信号生成器的状态及其行为如下:

- `S0`: 初始状态, 输出信号 `out` 为 0, 转移到状态 `S1`。
- `S1`: 输出信号 `out` 为 0, 转移到状态 `S2`。
- `S2`: 输出信号 `out` 为 1, 转移到状态 `S3`。
- `S3`: 输出信号 `out` 为 0, 转移到状态 `S4`。
- `S4`: 输出信号 `out` 为 1, 转移到状态 `S5`。
- `S5`: 输出信号 `out` 为 0, 转移到状态 `S6`。
- `S6`: 输出信号 `out` 为 0, 转移到状态 `S7`。
- `S7`: 输出信号 `out` 为 1, 转移到状态 `S8`。
- `S8`: 输出信号 `out` 为 1, 转移到状态 `S9`。
- `S9`: 输出信号 `out` 为 0, 转移到状态 `S10`。
- `S10`: 输出信号 `out` 为 1, 转移到状态 `S11`。
- `S11`: 输出信号 `out` 为 1, 转移回状态 `S0`。

状态机通过时钟信号 `clk` 进行同步操作, 并在复位信号 `rstn` 低电平时返回初始状态 `S0`。

3.3.2 接口定义

- 输入信号:
 - `clk`: 时钟信号, 用于同步状态转移。
 - `rstn`: 异步复位信号, 低电平有效, 复位时状态返回至初始状态 `S0`。
- 输出信号:
 - `out`: 输出信号, 依据当前状态生成对应的输出。

3.3.3 调试过程及结果

通过编写 `signal_generator` 模块的 Testbench, 对其状态转移和输出信号的生成进行了仿真测试。测试时, 输入信号 `clk` 周期性变化, 复位信号 `rstn` 用于初始化, 验证了状态机在不同状态下的转移情况

及输出信号的正确性。仿真波形如下所示：




图 3: signal_generator 模块的仿真测试结果

从仿真结果中可以验证：

- 状态机在复位信号 `rstn` 为低电平时，正确返回初始状态 `S0`。
- 状态机在不同输入信号作用下，能够正确完成状态转移，周期性输出 `001010011011`。

3.4 实验四：自动报纸贩卖机


3.4.1 原理说明

实验中实现了自动报纸贩卖机模块，它接受 1 分、2 分和 5 分硬币，并根据投入的硬币金额判断是否发放报纸。每当用户投入总额达到 5 分时，系统会发放报纸。

该有限状态机共有 6 个状态，每个状态表示售货机的不同金额累计情况，描述如下：

- `S0`：初始状态，未收到任何硬币。
- `S1`：收到 1 分硬币，总金额为 1 分。
- `S2`：收到 2 分硬币，总金额为 2 分。
- `S3`：收到 3 分硬币，总金额为 3 分。
- `S4`：收到 4 分硬币，总金额为 4 分。
- `S5`：收到 5 分硬币，总金额为 5 分，发放报纸。

状态机的状态转换图如下所示：



每次投入硬币时，模块会根据硬币的面值调整状态，直到累计金额达到 5 分为止。如果投入的金额已满足 5 分，输出信号 `dispense` 为 1，表示发放报纸。

3.4.2 接口定义

- 输入信号：
 - `clk`：时钟信号，用于同步状态转移。
 - `rstn`：异步复位信号，低电平有效，复位时状态返回至初始状态 `S0`。
 - `coin[2:0]`：输入的硬币面值，支持三种硬币：
 - * 1 分硬币对应 3' b001
 - * 2 分硬币对应 3' b010
 - * 5 分硬币对应 3' b100

- 输出信号：
 - **dispense**: 输出信号，当总金额达到 5 分时为高电平（1），表示发放报纸；否则为低电平（0）。

3.4.3 调试过程及结果

通过编写 `newspaper_machine` 模块的 Testbench, 对其状态转移和发放报纸逻辑进行了仿真测试。在测试过程中, 输入不同面额的硬币并观察状态变化和输出信号 `dispense` 的变化。仿真结果如下所示:




图 4: newspaper_machine 模块的仿真测试结果

从仿真结果中可以验证:

- 状态机能够正确识别投入的硬币（1 分、2 分或 5 分），并进行正确的状态转移。
- 当总金额达到 5 分时，输出信号 **dispense** 正确地变为高电平，表示报纸已发放。
- 如果硬币不足以达到 5 分，状态机会根据硬币继续增加总金额，而不会发放报纸。

第4部分 实验总结

在本实验中，我实现了四个有限状态自动机模块，深入体会了在 verilog 中设计时序电路的方法。在过度实验中，我了解了一段式、两段式和三段式自动机的设计，发现三段式状态机分为状态转移快，状态获取块和结果输出块三部分的代码结构更加清晰，也更加易于设计。本实验涉及到的有限状态自动机均为 Moore 型状态机，即状态机的输出仅与当前状态有关，而不依赖于输入信号。这代表着结果输出块可以通过将 `state` 作为敏感信号来实现。同时，在状态转移块中非阻塞赋值的应用也是本实验中的重要内容，在这一部分使用非阻塞赋值时需要规定信号的上升沿和下降沿。但是，在状态获取块中则需要使用阻塞赋值，这是特别需要注意的一点。在编写 Testbench 的时候，我注意到，对于检测输入序列是否合法的有限状态自动机，输入 `in` 信号的变化频率应当与模块中定义的时钟翻转频率相同，否则会造成错误。总的来说，本次实验让我对有限状态自动机的设计有了更深入的了解，也提高了我对 verilog 编程的熟练程度。

第5部分 源代码

5.1 实验一：读取 0110 的有限状态自动机

5.1.1 fsm 1 模块源代码

```

1
2 module fsm_1(
3     input clk,
4     input rstn,
5     input in,
6     output reg out
7 );

```

```
8
9    localparam S0 = 3'b000;
10   localparam S1 = 3'b001;
11   localparam S2 = 3'b010;
12   localparam S3 = 3'b011;
13   localparam S4 = 3'b100;
14
15   reg [2:0] state, next_state;
16
17   always @(posedge clk or negedge rstn) begin
18       if (~rstn) begin
19           state <= S0;
20       end
21       else begin
22           state <= next_state;
23       end
24   end
25
26   always @(state or in) begin
27       case(state)
28           S0: begin
29               if(in) begin
30                   next_state = S0;
31               end
32               else begin
33                   next_state = S1;
34               end
35           end
36           S1: begin
37               if(in) begin
38                   next_state = S2;
39               end
40               else begin
41                   next_state = S1;
42               end
43           end
44           S2: begin
45               if(in) begin
46                   next_state = S3;
47               end
48               else begin
49                   next_state = S1;
50               end
51           end
52           S3: begin
53               if(in) begin
54                   next_state = S0;
55               end
56               else begin
57                   next_state = S4;
58               end
59           end
60       end
61   end
```

```
60     S4: begin
61         if(in) begin
62             next_state = S2;
63         end
64         else begin
65             next_state = S1;
66         end
67     end
68     default: next_state = S0;
69 endcase
70 end
71
72 always @(state) begin
73     case(state)
74         S0: out = 1'b0;
75         S1: out = 1'b0;
76         S2: out = 1'b0;
77         S3: out = 1'b0;
78         S4: out = 1'b1;
79         default: out = 1'b0;
80     endcase
81 end
82 endmodule
```

5.1.2 fsm_1 模块 Testbench

```
1 module test_fsm_1(
2     );
3     reg clk;
4     reg rstn;
5     reg in;
6     wire out;
7
8     fsm_1 instance_fsm_1(
9         .clk(clk),
10        .rstn(rstn),
11        .in(in),
12        .out(out)
13    );
14
15    initial begin
16        clk = 0;
17        rstn = 1;
18        #0.1 rstn = 0;
19        #1.1 rstn = 1;
20    end
21
22    initial begin
23        in = 0;
24        #1 in = 0;
25        #1 in = 1;
```



```
26     #1 in = 1;
27     #1 in = 0;
28     #1 in = 1;
29     #1 in = 0;
30     #1 in = 0;
31 end
32
33 always begin
34     #1 in = $random() % 2;
35 end
36
37 always begin
38     #0.5 clk = ~clk;
39 end
40 endmodule
```

5.2 实验二：读取 1011 的有限状态自动机

5.2.1 fsm_2 模块源代码

```
1
2 module fsm_2(
3     input clk,
4     input rstn,
5     input in,
6     output reg out
7 );
8
9     localparam S0 = 3'b000;
10    localparam S1 = 3'b001;
11    localparam S2 = 3'b010;
12    localparam S3 = 3'b011;
13    localparam S4 = 3'b100;
14
15    reg [2:0] state, next_state;
16
17    always @(posedge clk or negedge rstn) begin
18        if (~rstn) begin
19            state <= S0;
20        end
21        else begin
22            state <= next_state;
23        end
24    end
25
26    always @(state or in) begin
27        case(state)
28            S0: begin
29                if(in) begin
30                    next_state = S1;
31                end
32            end
33        endcase
34    end
```

```
32         else begin
33             next_state = S0;
34         end
35     end
36     S1: begin
37         if(in) begin
38             next_state = S1;
39         end
40         else begin
41             next_state = S2;
42         end
43     end
44     S2: begin
45         if(in) begin
46             next_state = S3;
47         end
48         else begin
49             next_state = S0;
50         end
51     end
52     S3: begin
53         if(in) begin
54             next_state = S4;
55         end
56         else begin
57             next_state = S2;
58         end
59     end
60     S4: begin
61         if(in) begin
62             next_state = S1;
63         end
64         else begin
65             next_state = S2;
66         end
67     end
68     default: next_state = S0;
69 endcase
70 end
71
72 always @(state) begin
73     case(state)
74         S0: out = 1'b0;
75         S1: out = 1'b0;
76         S2: out = 1'b0;
77         S3: out = 1'b0;
78         S4: out = 1'b1;
79         default: out = 1'b0;
80     endcase
81 end
82 endmodule
```

5.2.2 fsm_2 模块 Testbench

```
1 module test_fsm_2(  
2     );  
3     reg clk;  
4     reg rstn;  
5     reg in;  
6     wire out;  
7  
8     fsm_2 instance_fsm_2(  
9         .clk(clk),  
10        .rstn(rstn),  
11        .in(in),  
12        .out(out)  
13    );  
14  
15    initial begin  
16        clk = 0;  
17        rstn = 1;  
18        #0.1 rstn = 0;  
19        #1.1 rstn = 1;  
20    end  
21  
22    initial begin  
23        in = 0;  
24        #1 in = 1;  
25        #1 in = 0;  
26        #1 in = 1;  
27        #1 in = 1;  
28        #1 in = 0;  
29        #1 in = 1;  
30        #1 in = 1;  
31        #1 in = 0;  
32        #1 in = 1;  
33        #1 in = 0;  
34        #1 in = 0;  
35        #1 in = 1;  
36        #1 in = 0;  
37    end  
38  
39    always begin  
40        #1 in = $random() % 2;  
41    end  
42  
43    always begin  
44        #0.5 clk = ~clk;  
45    end  
46 endmodule
```

5.3 实验三：实现信号生成器模块

5.3.1 signal_generator 模块源代码

```
1
2 module signal_generator(
3     input clk,
4     input rstn,
5     output reg out
6 );
7
8     localparam S0 = 4'b0000;
9     localparam S1 = 4'b0001;
10    localparam S2 = 4'b0010;
11    localparam S3 = 4'b0011;
12    localparam S4 = 4'b0100;
13    localparam S5 = 4'b0101;
14    localparam S6 = 4'b0110;
15    localparam S7 = 4'b0111;
16    localparam S8 = 4'b1000;
17    localparam S9 = 4'b1001;
18    localparam S10 = 4'b1010;
19    localparam S11 = 4'b1011;
20
21    reg [3:0] state, next_state;
22
23    always @(posedge clk or negedge rstn) begin
24        if (~rstn) begin
25            state <= S0;
26        end
27        else begin
28            state <= next_state;
29        end
30    end
31
32    always @(state) begin
33        case(state)
34            S0: begin
35                next_state = S1;
36                out = 1'b0;
37            end
38            S1: begin
39                next_state = S2;
40                out = 1'b0;
41            end
42            S2: begin
43                next_state = S3;
44                out = 1'b1;
45            end
46            S3: begin
47                next_state = S4;
48                out = 1'b0;
```

```
49     end
50     S4: begin
51         next_state = S5;
52         out = 1'b1;
53     end
54     S5: begin
55         next_state = S6;
56         out = 1'b0;
57     end
58     S6: begin
59         next_state = S7;
60         out = 1'b0;
61     end
62     S7: begin
63         next_state = S8;
64         out = 1'b1;
65     end
66     S8: begin
67         next_state = S9;
68         out = 1'b1;
69     end
70     S9: begin
71         next_state = S10;
72         out = 1'b0;
73     end
74     S10: begin
75         next_state = S11;
76         out = 1'b1;
77     end
78     S11: begin
79         next_state = S0;
80         out = 1'b1;
81     end
82     endcase
83 end
84 endmodule
```

5.3.2 signal_generator 模块 Testbench

```
1 module test_signal_generator(
2
3     );
4     reg clk;
5     reg rstn;
6     wire out;
7
8     signal_generator instance_signal_generator(
9         .clk(clk),
10        .rstn(rstn),
11        .out(out)
12    );
```

```
13
14     initial begin
15         clk = 0;
16         rstn = 1;
17         #0.1 rstn = 0;
18         #0.1 rstn = 1;
19     end
20
21     always begin
22         #0.5 clk = ~clk;
23     end
24 endmodule
```

5.4 实验四：实现自动报纸贩卖机

5.4.1 newspaper_machine 模块源代码

```
1
2 module newspaper_machine(
3     input clk,
4     input rstn,
5     input [2:0] coin,
6     output reg dispense
7 );
8
9     reg [2:0] state, next_state;
10    localparam S0 = 3'b000;
11    localparam S1 = 3'b001;
12    localparam S2 = 3'b010;
13    localparam S3 = 3'b011;
14    localparam S4 = 3'b100;
15    localparam S5 = 3'b101;
16
17    always @(posedge clk or negedge rstn) begin
18        if (~rstn) begin
19            state <= S0;
20        end else begin
21            state <= next_state;
22        end
23    end
24
25    always @(coin or state) begin
26        case (state)
27        S0: begin
28            if (coin == 3'b001) begin
29                next_state = S1;
30            end
31            else if (coin == 3'b010) begin
32                next_state = S2;
33            end
34            else if (coin == 3'b101) begin
```

```
35     next_state = S5;
36 end
37 else begin
38     next_state = S0;
39 end
40 end
41 S1: begin
42     if (coin == 3'b001) begin
43         next_state = S2;
44     end
45     else if (coin == 3'b010) begin
46         next_state = S3;
47     end
48     else if (coin == 3'b101) begin
49         next_state = S5;
50     end
51     else begin
52         next_state = S1;
53     end
54 end
55 S2: begin
56     if (coin == 3'b001) begin
57         next_state = S3;
58     end
59     else if (coin == 3'b010) begin
60         next_state = S4;
61     end
62     else if (coin == 3'b101) begin
63         next_state = S5;
64     end
65     else begin
66         next_state = S2;
67     end
68 end
69 S3: begin
70     if (coin == 3'b001) begin
71         next_state = S4;
72     end
73     else if (coin == 3'b010) begin
74         next_state = S5;
75     end
76     else if (coin == 3'b101) begin
77         next_state = S5;
78     end
79     else begin
80         next_state = S3;
81     end
82 end
83 S4: begin
84     if (coin == 3'b001) begin
85         next_state = S5;
86     end
```

```
87     else if (coin == 3'b010) begin
88         next_state = S5;
89     end
90     else if (coin == 3'b101) begin
91         next_state = S5;
92     end
93     else begin
94         next_state = S4;
95     end
96 end
97 S5: begin
98     next_state = S0;
99 end
100 endcase
101 end
102 always @(state) begin
103     case(state)
104         S0: dispense = 1'b0;
105         S1: dispense = 1'b0;
106         S2: dispense = 1'b0;
107         S3: dispense = 1'b0;
108         S4: dispense = 1'b0;
109         S5: dispense = 1'b1;
110     endcase
111 end
112 endmodule
```

5.4.2 newspaper_machine 模块 Testbench

```
1 module test_newspaper_machine(
2
3     );
4     reg clk;
5     reg rstn;
6     reg [2:0] coin;
7     reg [2:0] random_coin;
8     wire dispense;
9
10    newspaper_machine instance_newspaper_machine(
11        .clk(clk),
12        .rstn(rstn),
13        .coin(coin),
14        .dispense(dispense)
15    );
16
17    initial begin
18        clk = 0;
19        rstn = 0;
20        coin = 3'b000;
21
22        #10;
```



```
23     rstn = 1;
24 // 以下是一个特定的测试序列。我在使用随机数测试的时候将这个序列注释掉了。
25 //     coin = 3'b001;#10;
26 //     coin = 3'b001;#10;
27 //     coin = 3'b001;#10;
28 //     coin = 3'b001;#10;
29 //     coin = 3'b001;#10;
30 //     coin = 3'b000;
31 //
32 //     rstn = 0;#10;
33 //     rstn = 1;
34 //     coin = 3'b001;#10;
35 //     coin = 3'b010;#10;
36 //     coin = 3'b010;#10;
37 //     coin = 3'b000;
38 //
39 //     rstn = 0;#10;
40 //     rstn = 1;
41 //     coin = 3'b101;#10;
42 //     coin = 3'b000;
43 //
44 //     rstn = 0;#10;
45 //     rstn = 1;
46 //     coin = 3'b001;#10;
47 //     coin = 3'b010;#10;
48 //     coin = 3'b101;#10;
49 //     coin = 3'b000;
50 //
51 //     rstn = 0;#10;
52 //     rstn = 1;#10;
53 end
54
55 always begin
56     #10 random_coin = $random() % 3;
57     case (random_coin)
58         0: coin = 3'b001;
59         1: coin = 3'b010;
60         2: coin = 3'b101;
61     endcase
62 end
63
64 always begin
65     #5 clk = ~clk;
66 end
67 endmodule
```