

《数字电路》实验报告

实验名称：比较器与超前进位加法器 指导教师：王玕，范志华

姓名：韩初晓 学号：2023K8009908002 专业：计算机科学与技术 班级：2306

实验日期：2024. 10. 17 实验地点：教学楼 224 是否调课/补课：否 成绩：

目录

1	实验目的	2
1.1	实验环境	2
2	实验内容	2
2.1	实验一：实现四位比较器	2
2.2	实验二：实现十六位比较器	3
2.3	实验三：实现四位加法器	4
2.4	实验四：实现三十二位超前进位加法器	5
3	实验总结	6
4	源代码	6
4.1	实验一：实现四位比较器	6
4.2	实验二：实现十六位比较器	7
4.3	实验三：实现四位加法器	8
4.4	实验四：实现三十二位超前进位加法器	9

第1部分 实验目的

1. 熟悉 Verilog 编程与调试方法。
2. 熟悉简单比较器的工作原理。
3. 通过简单模块例化、连线实现复杂的数字电路。

1.1 实验环境

- Vivado 2017.4 开发工具
- FPGA 开发平台（根据手册中的默认设置进行选择）

第2部分 实验内容

2.1 实验一：实现四位比较器

2.1.1 原理说明

四位比较器用于比较两个四位二进制数 A 和 B 的大小关系。模块通过输入信号 $in_A_G_B$ 、 $in_A_E_B$ 、 $in_A_L_B$ 控制是否进行比较或直接传递输入值作为输出。比较的结果通过输出信号 $out_A_G_B$ 、 $out_A_E_B$ 和 $out_A_L_B$ 表示，即当 $A > B$ 时 $out_A_G_B$ 为 1；当 $A = B$ 时 $out_A_E_B$ 为 1；当 $A < B$ 时 $out_A_L_B$ 为 1。控制信号用于决定模块行为，具体如下：

- $in_A_E_B$: 根据 A 和 B 的大小关系输出比较结果。
- $in_A_G_B$ 和 $in_A_L_B$: 直接将输入信号传递至输出，不进行比较。

2.1.2 接口定义

- 输入信号：
 - $A[3:0]$: 四位二进制数，用于比较的第一个数。
 - $B[3:0]$: 四位二进制数，用于比较的第二个数。
 - $in_A_G_B$: 输入控制信号，指示是否直接传递 $A > B$ 的结果。
 - $in_A_E_B$: 输入控制信号，指示是否直接传递 $A = B$ 的结果。
 - $in_A_L_B$: 输入控制信号，指示是否直接传递 $A < B$ 的结果。
- 输出信号：
 - $out_A_G_B$: 表示比较结果，当 $A > B$ 时为 1。
 - $out_A_E_B$: 表示比较结果，当 $A = B$ 时为 1。
 - $out_A_L_B$: 表示比较结果，当 $A < B$ 时为 1。

2.1.3 调试过程及结果

在 `comparator_4` 模块中，通过编写 Testbench 对其进行仿真测试，验证了模块在不同输入条件下的正确性。仿真波形展示了输入信号 A 、 B 以及控制信号的变化情况，输出 $out_A_G_B$ 、 $out_A_E_B$ 和 $out_A_L_B$ 依照输入正确反映了比较结果，仿真结果如下：




图 1: comparator_4 模块的测试结果

2.2 实验二：实现十六位比较器

2.2.1 原理说明

十六位比较器模块 `comparator_16` 用于比较两个十六位二进制数 A 和 B 的大小关系。该模块将十六位数 A 和 B 分为 4 个 4 位段，并使用四个 `comparator_4` 模块逐级比较每 4 位段的大小关系。通过链式结构实现逐级比较，最终的比较结果输出至 `out_A_G_B`、`out_A_L_B` 和 `out_A_E_B`。模块工作原理如下：

1. 首先比较最高位段 $A[15:12]$ 和 $B[15:12]$ 的大小，将结果传递至下一比较器。
2. 接着比较次高位段 $A[11:8]$ 和 $B[11:8]$ ，基于前一级比较结果继续传递比较结果。
3. 同理，比较 $A[7:4]$ 与 $B[7:4]$ ，以及最低位段 $A[3:0]$ 和 $B[3:0]$ 。
4. 最终，将最低位段的比较结果传递给输出端，完成对十六位二进制数的整体比较。

2.2.2 接口定义

- 输入信号：
 - $A[15:0]$: 十六位二进制数，用于比较的第一个数。
 - $B[15:0]$: 十六位二进制数，用于比较的第二个数。
 - `in_A_G_B`: 输入控制信号，指示是否直接传递 $A > B$ 的结果。
 - `in_A_L_B`: 输入控制信号，指示是否直接传递 $A < B$ 的结果。
 - `in_A_E_B`: 输入控制信号，指示是否直接传递 $A = B$ 的结果。
- 输出信号：
 - `out_A_G_B`: 表示比较结果，当 $A > B$ 时为 1。
 - `out_A_E_B`: 表示比较结果，当 $A = B$ 时为 1。
 - `out_A_L_B`: 表示比较结果，当 $A < B$ 时为 1。

2.2.3 调试过程及结果

在 `comparator_16` 模块中，通过编写 Testbench 对其进行仿真测试，验证了模块在不同输入条件下的正确性。仿真波形展示了输入信号 A 、 B 以及中间信号 `result4`、`result3`、`result2` 的变化情况，输出 `out_A_G_B`、`out_A_E_B` 和 `out_A_L_B` 依照输入正确反映了比较结果，仿真结果如下：



图 2: comparator_16 模块的测试结果

2.3 实验三：实现四位加法器

2.3.1 原理说明

四位加法器模块 `adder_4` 通过输入两个 4 位二进制数 `num_1` 和 `num_2`，以及进位输入 `cin`，计算出 4 位和 `result` 和进位输出 `cout`。模块使用生成信号 (g) 和传播信号 (p) 进行加法运算，以优化进位的生成过程。

具体原理如下：1. 计算生成信号 $g[i] = num_1[i] \& num_2[i]$ 和传播信号 $p[i] = num_1[i] | num_2[i]$ 。
2. 通过组合逻辑生成每一位的进位 $c[i]$ ，最终得到 `cout`。3. 通过表达式 $result = g \& p \sim c[3:0]$ 得到四位加法结果 `result`。

2.3.2 接口定义

- 输入信号：
 - `cin`: 输入进位信号，用于处理来自前一级的进位。
 - `num_1[3:0]`: 四位二进制数，第一个加数。
 - `num_2[3:0]`: 四位二进制数，第二个加数。
- 输出信号：
 - `result[3:0]`: 四位加法运算的结果。
 - `cout`: 加法运算的进位输出信号，表示最高位的进位。

2.3.3 调试过程及结果

在 `adder_4` 模块中，通过编写 Testbench 对其进行仿真测试，验证模块在不同输入条件下的正确性。仿真波形展示了输入信号 `num_1`、`num_2`、`cin` 的变化情况，输出 `result` 和 `cout` 正确反映了加法结果和进位输出，仿真结果如下：




图 3: adder_4 模块的测试结果

2.4 实验四：实现三十二位超前进位加法器

2.4.1 原理说明

三十二位超前进位加法器模块 `add_32` 通过分组加法与进位生成模块实现快速加法运算。该模块由多个子模块构成, 包括 4 位加法器、进位生成模块、生成与传播信号计算模块等, 以提高计算速度。

具体原理如下: 1. 将 32 位输入数 `num_1` 和 `num_2` 分为 8 个 4 位子块。2. 通过连接上层的单元实现 (g) 和 (p) 信号的生成, 从而快速生成进位。3. 最终输出 32 位加法结果 `result` 和进位输出 `cout`。




图 4: 32 位超前进位加法器的示意图

2.4.2 接口定义

- 输入信号:
 - `cin`: 输入进位信号, 用于处理来自前一级的进位。
 - `num_1[31:0]`: 32 位二进制数, 第一个加数。
 - `num_2[31:0]`: 32 位二进制数, 第二个加数。
- 输出信号:
 - `result[31:0]`: 32 位加法运算的结果。
 - `cout`: 加法运算的进位输出信号, 表示最高位的进位。

2.4.3 调试过程及结果

在 `add_32` 模块中, 通过编写 Testbench 对其进行仿真测试, 验证模块在不同输入条件下的正确性。仿真波形展示了输入信号 `num_1`、`num_2`、`cin` 的变化情况, 输出 `result` 和 `cout` 正确反映了加法结果和进位输出, 仿真结果如下:

Name	Value	988 ns	990 ns	992 ns	994 ns	996 ns	998 ns
> A[31:0]	0379ed06	e4d820c9	6d48a5da	6fcff1df	384d4170	a8c6c451	c0467280
> B[31:0]	e5063aca	5a3761b4	d6aea8ad	06b0e30d	41bd6783	027a8d04	fcf504f9
cin	0						
> S[31:0]	e88027d0	3f0f827e	43f74e88	7680d4ed	7a0aa8f3	ab415156	bd3b777a
cout	0						

图 5: add_32 模块的测试结果

第 3 部分 实验总结

在本实验中, 我通过 Verilog 实现了四个数字电路模块: 四位比较器, 十六位比较器, 四位超前进位加法器和三十二位超前进位加法器。

通过四位和十六位比较器的实现, 我更深入地理解了模块在 Verilog 中的实现方法, 以及模块之间的连接方式。

在实现四位加法器时, 我体会到了代码书写形式不同对实际电路生成结果的影响。例如, 表示进位 c 的两个等价的逻辑表达式很可能一个生成出来的电路是串行的, 而另一个生成出来的电路则是并行的。如果想要实际生成的电路计算效率高, 在书写代码时就应当加以注意。

此外, 在实现三十二位超前进位加法器的过程中, 我经历了多次试错, 最终将四位加法器拆成了 `pg_generator`, `CLU` 等模块, 并按实际工作的输入输出顺序连接起来, 才使得模块正常工作。这启发我在书写代码时应当时刻考虑电路真正的工作过程, 否则设计出的电路很可能会产生逻辑错误。

第 4 部分 源代码

4.1 实验一: 实现四位比较器

```

1
2 module comparator_4(
3     input  [3:0] A,
4     input  [3:0] B,
5     output reg out_A_G_B,
6     output reg out_A_E_B,
7     output reg out_A_L_B,
8     input  in_A_G_B,
9     input  in_A_E_B,
10    input  in_A_L_B
11 );
12
13 wire [2:0] control;
14 assign control = {in_A_G_B, in_A_L_B, in_A_E_B};
15
16 always @(*) begin
17     if (control == 3'b001) begin
18         if (A > B) begin
19             out_A_G_B = 1'b1;
20             out_A_L_B = 1'b0;
21             out_A_E_B = 1'b0;
22         end

```

```

23     else if (A < B) begin
24         out_A_G_B = 1'b0;
25         out_A_L_B = 1'b1;
26         out_A_E_B = 1'b0;
27     end
28     else if (A == B) begin
29         out_A_G_B = 1'b0;
30         out_A_L_B = 1'b0;
31         out_A_E_B = 1'b1;
32     end
33 end
34 else if (control == 3'b100) begin
35     out_A_G_B = in_A_G_B;
36     out_A_L_B = in_A_L_B;
37     out_A_E_B = in_A_E_B;
38 end
39 else if (control == 3'b010) begin
40     out_A_G_B = in_A_G_B;
41     out_A_L_B = in_A_L_B;
42     out_A_E_B = in_A_E_B;
43 end
44 end
45 endmodule

```

4.2 实验二：实现十六位比较器

```

1
2 module comparator_16(
3     input [15:0] A,
4     input [15:0] B,
5     input in_A_G_B,
6     input in_A_L_B,
7     input in_A_E_B,
8     output out_A_G_B,
9     output out_A_L_B,
10    output out_A_E_B
11 );
12
13 wire [2:0] result4;
14 wire [2:0] result3;
15 wire [2:0] result2;
16
17 comparator_4 comparator_4_4(
18     .A(A[15:12]),
19     .B(B[15:12]),
20     .in_A_G_B(in_A_G_B),
21     .in_A_L_B(in_A_L_B),
22     .in_A_E_B(in_A_E_B),
23     .out_A_G_B(result4[2]),
24     .out_A_L_B(result4[1]),
25     .out_A_E_B(result4[0])

```

```
26 );
27
28 comparator_4 comparator_4_3(
29     .A(A[11:8]),
30     .B(B[11:8]),
31     .in_A_G_B(result4[2]),
32     .in_A_L_B(result4[1]),
33     .in_A_E_B(result4[0]),
34     .out_A_G_B(result3[2]),
35     .out_A_L_B(result3[1]),
36     .out_A_E_B(result3[0])
37 );
38
39 comparator_4 comparator_4_2(
40     .A(A[7:4]),
41     .B(B[7:4]),
42     .in_A_G_B(result3[2]),
43     .in_A_L_B(result3[1]),
44     .in_A_E_B(result3[0]),
45     .out_A_G_B(result2[2]),
46     .out_A_L_B(result2[1]),
47     .out_A_E_B(result2[0])
48 );
49
50 comparator_4 comparator_4_1(
51     .A(A[3:0]),
52     .B(B[3:0]),
53     .in_A_G_B(result2[2]),
54     .in_A_L_B(result2[1]),
55     .in_A_E_B(result2[0]),
56     .out_A_G_B(out_A_G_B),
57     .out_A_L_B(out_A_L_B),
58     .out_A_E_B(out_A_E_B)
59 );
60 endmodule
```

4.3 实验三：实现四位加法器

```
1
2 module adder_4(
3     input cin,
4     input [3:0] num_1,
5     input [3:0] num_2,
6     output [3:0] result,
7     output cout
8 );
9
10 wire [3:0] p;
11 wire [3:0] g;
12 wire [4:0] c;
```



```

14     assign p = num_1 | num_2;
15     assign g = num_1 & num_2;
16     assign c[0] = cin;
17     assign c[1]=g[0]|cin&p[0];
18     assign c[2]=g[1]|g[0]&p[1]|cin&p[1]&p[0];
19     assign c[3]=g[2]|g[1]&p[2]|g[0]&p[2]&p[1]|cin&p[2]&p[1]&p[0];
20     assign c[4]=g[3]|g[2]&p[3]|g[1]&p[3]&p[2]|g[0]&p[3]&p[2]&p[1]|cin&p[3]&p[2]&p[1]&p[0];
21
22     assign result = ~ g & p ^ c[3:0];
23     assign cout = c[4];
24
25 endmodule

```

4.4 实验四：实现三十二位超前进位加法器

```

1
2 module adder_component_clu(
3     input [3:0] g,
4     input [3:0] p,
5     input ci,
6     output [3:0] c
7 );
8     assign c[0]=g[0]|ci&p[0];
9     assign c[1]=g[1]|g[0]&p[1]|ci&p[1]&p[0];
10    assign c[2]=g[2]|g[1]&p[2]|g[0]&p[2]&p[1]|ci&p[2]&p[1]&p[0];
11    assign c[3]=g[3]|g[2]&p[3]|g[1]&p[3]&p[2]|g[0]&p[3]&p[2]&p[1]|ci&p[3]&p[2]&p[1]&p[0];
12
13 endmodule
14
15 module adder_component_tu(
16     input [3:0] g,
17     input [3:0] p,
18     output [3:0] t
19 );
20     assign t = ~g & p;
21
22 endmodule
23
24 module adder_component_pg_generator(
25     input a,
26     input b,
27
28     output g,
29     output p
30 );
31     assign g = a & b;
32     assign p = a | b;
33
34 endmodule
35
36 module adder_4m1(

```

```
37     input cin,
38     input [3:0] num_1,
39     input [3:0] num_2,
40     output [3:0] result,
41     output [3:0] c
42     //output pm,
43     //output gm
44 );
45
46 wire [3:0] p_cla;
47 wire [3:0] g_cla;
48 wire [3:0] t_cla;
49 wire [3:0] co_clu;
50
51 adder_component_pg_generator PG0 (
52     .a(num_1[0]),
53     .b(num_2[0]),
54     .g(g_cla[0]),
55     .p(p_cla[0])
56 );
57
58 adder_component_pg_generator PG1 (
59     .a(num_1[1]),
60     .b(num_2[1]),
61     .g(g_cla[1]),
62     .p(p_cla[1])
63 );
64
65 adder_component_pg_generator PG2 (
66     .a(num_1[2]),
67     .b(num_2[2]),
68     .g(g_cla[2]),
69     .p(p_cla[2])
70 );
71
72 adder_component_pg_generator PG3 (
73     .a(num_1[3]),
74     .b(num_2[3]),
75     .g(g_cla[3]),
76     .p(p_cla[3])
77 );
78
79 adder_component_tu TU(
80     .g(g_cla),
81     .p(p_cla),
82     .t(t_cla)
83 );
84
85 adder_component_clu CLU(
86     .p(p_cla),
87     .g(g_cla),
88     .ci(cin),
```

```

89     .c(co_clu)
90 );
91
92     assign result[0] = t_cla[0] ^ cin;
93     assign result[1] = t_cla[1] ^ co_clu[0];
94     assign result[2] = t_cla[2] ^ co_clu[1];
95     assign result[3] = t_cla[3] ^ co_clu[2];
96     assign c = {co_clu[2], co_clu[1], co_clu[0], cin};
97     // assign pm = g_cla[3] | (p_cla[3] & g_cla[2]) | (p_cla[3] & p_cla[2] & g_cla[1]) | (
98         p_cla[3] & p_cla[2] & p_cla[1] & g_cla[0]);
99     // assign gm = p_cla[3] & p_cla[2] & p_cla[1] & p_cla[0];
100
101 endmodule
102
103 module pggenerator(
104     input cin,
105     input [3:0] p,
106     input [3:0] g,
107     output pm,
108     output gm,
109     output [3:0] c
110 );
111
112     wire [3:0] co_clu;
113
114     adder_component_clu CLU(
115         .p(p),
116         .g(g),
117         .ci(cin),
118         .c(co_clu)
119     );
120
121     assign c[0] = cin;
122     assign c[1] = co_clu[0];
123     assign c[2] = co_clu[1];
124     assign c[3] = co_clu[2];
125     assign pm = g[3] | (p[3] & g[2]) | (p[3] & p[2] & g[1]) | (p[3] & p[2] & p[1] & g[0]);
126     assign gm = p[3] & p[2] & p[1] & p[0];
127 endmodule
128
129 module cla_component_pgm_generator(
130     input [3:0] num_1,
131     input [3:0] num_2,
132
133     output pm,
134     output gm
135 );
136
137     wire [3:0] g;
138     wire [3:0] p;
139
140     adder_component_pg_generator PGO (
141         .a(num_1[0]),

```

```

140     .b(num_2[0]),
141     .g(g[0]),
142     .p(p[0])
143 );
144
145     adder_component_pg_generator PG1 (
146         .a(num_1[1]),
147         .b(num_2[1]),
148         .g(g[1]),
149         .p(p[1])
150     );
151
152     adder_component_pg_generator PG2 (
153         .a(num_1[2]),
154         .b(num_2[2]),
155         .g(g[2]),
156         .p(p[2])
157     );
158
159     adder_component_pg_generator PG3 (
160         .a(num_1[3]),
161         .b(num_2[3]),
162         .g(g[3]),
163         .p(p[3])
164     );
165
166     assign gm=g[3]|g[2]&p[3]|g[1]&p[3]&p[2]|g[0]&p[3]&p[2]&p[1];
167     assign pm=p[3]&p[2]&p[1]&p[0];
168
169 endmodule
170
171 module cla_generate_from_pg (
172     input [3:0] g,
173     input [3:0] p,
174
175     output gm,
176     output pm
177 );
178
179     assign gm=g[3]|g[2]&p[3]|g[1]&p[3]&p[2]|g[0]&p[3]&p[2]&p[1];
180     assign pm=p[3]&p[2]&p[1]&p[0];
181
182 endmodule
183
184 module add_32(
185     input [31:0] num_1,
186     input [31:0] num_2,
187     input cin,
188     output cout,
189     output [31:0] result
190 );
191     wire [31:0] c;

```

```
192     wire [15:0] p_and_g;
193     wire [3:0] p_and_g_11;
194     wire [3:0] carry_9;
195     wire [3:0] carry_10;
196     wire [3:0] carry_11;
197
198     adder_4m1 adder_4m_1(
199         .cin(cin),
200         .num_1(num_1[3:0]),
201         .num_2(num_2[3:0]),
202         .result(result[3:0]),
203         // .pm(p_and_g[1]),
204         // .gm(p_and_g[0]),
205         .c(c[3:0])
206     );
207
208     cla_component_pgm_generator PG1 (
209         .num_1(num_1[3:0]),
210         .num_2(num_2[3:0]),
211         .pm(p_and_g[1]),
212         .gm(p_and_g[0])
213     );
214
215
216     adder_4m1 adder_4m_2(
217         .cin(carry_9[1]),
218         .num_1(num_1[7:4]),
219         .num_2(num_2[7:4]),
220         .result(result[7:4]),
221         // .pm(p_and_g[3]),
222         // .gm(p_and_g[2]),
223         .c(c[7:4])
224     );
225
226     cla_component_pgm_generator PG2 (
227         .num_1(num_1[7:4]),
228         .num_2(num_2[7:4]),
229         .pm(p_and_g[3]),
230         .gm(p_and_g[2])
231     );
232
233     adder_4m1 adder_4m_3(
234         .cin(carry_9[2]),
235         .num_1(num_1[11:8]),
236         .num_2(num_2[11:8]),
237         .result(result[11:8]),
238         // .pm(p_and_g[5]),
239         // .gm(p_and_g[4]),
240         .c(c[11:8])
241     );
242
243     cla_component_pgm_generator PG3 (
```

```
244     .num_1(num_1[11:8]),
245     .num_2(num_2[11:8]),
246     .pm(p_and_g[5]),
247     .gm(p_and_g[4])
248 );
249
250 adder_4m1 adder_4m_4(
251     .cin(carry_9[3]),
252     .num_1(num_1[15:12]),
253     .num_2(num_2[15:12]),
254     .result(result[15:12]),
255     //.pm(p_and_g[7]),
256     //.gm(p_and_g[6]),
257     .c(c[15:12])
258 );
259
260 cla_component_pgm_generator PG4 (
261     .num_1(num_1[15:12]),
262     .num_2(num_2[15:12]),
263     .pm(p_and_g[7]),
264     .gm(p_and_g[6])
265 );
266
267 adder_4m1 adder_4m_5(
268     .cin(carry_11[1]),
269     .num_1(num_1[19:16]),
270     .num_2(num_2[19:16]),
271     .result(result[19:16]),
272     //.pm(p_and_g[9]),
273     //.gm(p_and_g[8]),
274     .c(c[19:16])
275 );
276
277 cla_component_pgm_generator PG5 (
278     .num_1(num_1[19:16]),
279     .num_2(num_2[19:16]),
280     .pm(p_and_g[9]),
281     .gm(p_and_g[8])
282 );
283
284 adder_4m1 adder_4m_6(
285     .cin(carry_10[1]),
286     .num_1(num_1[23:20]),
287     .num_2(num_2[23:20]),
288     .result(result[23:20]),
289     //.pm(p_and_g[11]),
290     //.gm(p_and_g[10]),
291     .c(c[23:20])
292 );
293
294 cla_component_pgm_generator PG6 (
295     .num_1(num_1[23:20]),
```

```
296     .num_2(num_2[23:20]),
297     .pm(p_and_g[11]),
298     .gm(p_and_g[10])
299 );
300
301 adder_4m1 adder_4m_7(
302     .cin(carry_10[2]),
303     .num_1(num_1[27:24]),
304     .num_2(num_2[27:24]),
305     .result(result[27:24]),
306     //.pm(p_and_g[13]),
307     //.gm(p_and_g[12]),
308     .c(c[27:24])
309 );
310
311 cla_component_pgm_generator PG7 (
312     .num_1(num_1[27:24]),
313     .num_2(num_2[27:24]),
314     .pm(p_and_g[13]),
315     .gm(p_and_g[12])
316 );
317
318 adder_4m1 adder_4m_8(
319     .cin(carry_10[3]),
320     .num_1(num_1[31:28]),
321     .num_2(num_2[31:28]),
322     .result(result[31:28]),
323     //.pm(p_and_g[15]),
324     //.gm(p_and_g[14]),
325     .c(c[31:28])
326 );
327
328 cla_component_pgm_generator PG8 (
329     .num_1(num_1[31:28]),
330     .num_2(num_2[31:28]),
331     .pm(p_and_g[15]),
332     .gm(p_and_g[14])
333 );
334
335 cla_generate_from_pg PG9 (
336     .p({p_and_g[7], p_and_g[5], p_and_g[3], p_and_g[1]}),
337     .g({p_and_g[6], p_and_g[4], p_and_g[2], p_and_g[0]}),
338     .pm(p_and_g_11[1]),
339     .gm(p_and_g_11[0])
340 );
341
342 pggenerator pggenerator_9(
343     .p({p_and_g[7], p_and_g[5], p_and_g[3], p_and_g[1]}),
344     .g({p_and_g[6], p_and_g[4], p_and_g[2], p_and_g[0]}),
345     //.pm(p_and_g_11[1]),
346     //.gm(p_and_g_11[0]),
347     .cin(cin),
```

```
348     .c(carry_9)
349 );
350
351 pgenerator pgenerator_10(
352     .p({p_and_g[15], p_and_g[13], p_and_g[11], p_and_g[9]}),
353     .g({p_and_g[14], p_and_g[12], p_and_g[10], p_and_g[8]}),
354     .pm(p_and_g_11[3]),
355     .gm(p_and_g_11[2]),
356     .cin(carry_11[1]),
357     .c(carry_10)
358 );
359
360 pgenerator pgenerator_11(
361     .p({1'b0, 1'b0, 1'b0, p_and_g_11[1]}),
362     .g({1'b0, 1'b0, 1'b0, p_and_g_11[0]}),
363     .pm(),
364     .gm(),
365     .cin(cin),
366     .c(carry_11)
367 );
368
369 assign cout = c[31];
370
371 endmodule
```