《数字电路》实验报告

姓名: <u>韩初晓</u> 学号: <u>2023K8009908002</u> 专业: <u>计算机科学与技术</u> 班级: <u>2306</u> 实验日期: <u>2024.10.17</u> 实验地点: <u>教学楼 224</u> 是否调课/补课: <u>否</u> 成绩:

目录

1	实验目的	2
	1.1 实验环境	2
2	实验内容	2
	2.1 实验一:实现四位比较器	2
	2.2 实验二:实现十六位比较器	
	2.3 实验三:实现四位加法器	4
	2.4 实验四:实现三十二位超前进位加法器	į
3	实验总结	6
4	源代码	6
	4.1 实验一:实现四位比较器	6
	4.2 实验二:实现十六位比较器	-
	4.3 实验三:实现四位加法器	8
	4.4 实验四:实现三十二位超前进位加法器	(

第1部分 实验目的

- 1. 熟悉 Verilog 编程与调试方法。
- 2. 熟悉简单比较器的工作原理。
- 3. 通过简单模块例化、连线实现复杂的数字电路。

1.1 实验环境

- Vivado 2017.4 开发工具
- FPGA 开发平台(根据手册中的默认设置进行选择)

第2部分 实验内容

2.1 实验一:实现四位比较器

2.1.1 原理说明

四位比较器用于比较两个四位二进制数 A 和 B 的大小关系。模块通过输入信号 $in_A_G_B \setminus in_A_E_B \setminus in_A_L_B$ 控制是否进行比较或直接传递输入值作为输出。比较的结果通过输出信号 $out_A_G_B \setminus out_A_E_B$ 和 $out_A_L_B$ 表示,即当 A > B 时 $out_A_G_B$ 为 1; 当 A = B 时 $out_A_E_B$ 为 1; 当 A < B 时 $out_A_E_B$ 为 1。控制信号用于决定模块行为,具体如下:

- $in_A_E_B$: 根据 A 和 B 的大小关系输出比较结果。
- in_A_G_B 和 in_A_L_B: 直接将输入信号传递至输出,不进行比较。

2.1.2 接口定义

- 输入信号:
 - A[3:0]: 四位二进制数,用于比较的第一个数。
 - B[3:0]: 四位二进制数,用于比较的第二个数。
 - in A G B: 输入控制信号,指示是否直接传递 A > B 的结果。
 - in A E B: 输入控制信号,指示是否直接传递 A = B 的结果。
 - in A L B: 输入控制信号,指示是否直接传递 A < B 的结果。
- 输出信号:
 - out_A_G_B: 表示比较结果, 当 A > B 时为 1。
 - out_A_E_B: 表示比较结果, 当 A = B 时为 1。
 - out_A_L_B: 表示比较结果, 当 A < B 时为 1。

2.1.3 调试过程及结果

在 comparator_4 模块中,通过编写 Testbench 对其进行仿真测试,验证了模块在不同输入条件下的正确性。仿真波形展示了输入信号 $A \times B$ 以及控制信号的变化情况,输出 out_A_G_B、out_A_E_B 和 out_A_L_B 依照输入正确反映了比较结果,仿真结果如下:




图 1: comparator_4 模块的测试结果

2.2 实验二:实现十六位比较器

2.2.1 原理说明

十六位比较器模块 comparator_16 用于比较两个十六位二进制数 A 和 B 的大小关系。该模块将十六位数 A 和 B 分为 4 个 4 位段,并使用四个 comparator_4 模块逐级比较每 4 位段的大小关系。通过链式结构实现逐级比较,最终的比较结果输出至 out_A_G_B、out_A_L_B 和 out_A_E_B。模块工作原理如下:

1. 首先比较最高位段 A[15:12] 和 B[15:12] 的大小,将结果传递至下一比较器。2. 接着比较次高位段 A[11:8] 和 B[11:8],基于前一级比较结果继续传递比较结果。3. 同理,比较 A[7:4] 与 B[7:4],以及最低位段 A[3:0] 和 B[3:0]。4. 最终,将最低位段的比较结果传递给输出端,完成对十六位二进制数的整体比较。

2.2.2 接口定义

- 输入信号:
 - A[15:0]: 十六位二进制数,用于比较的第一个数。
 - B[15:0]: 十六位二进制数,用于比较的第二个数。
 - $in_A_G_B$: 输入控制信号,指示是否直接传递 A > B 的结果。
 - $in_A_L_B$: 输入控制信号,指示是否直接传递 A < B 的结果。
 - $in_A_E_B$: 输入控制信号,指示是否直接传递 A = B 的结果。
- 输出信号:
 - out_A_G_B: 表示比较结果, 当 A > B 时为 1。
 - out_A_E_B: 表示比较结果, 当 A = B 时为 1。
 - out_A_L_B: 表示比较结果, 当 *A* < *B* 时为 1。

2.2.3 调试过程及结果

在 comparator_16 模块中,通过编写 Testbench 对其进行仿真测试,验证了模块在不同输入条件下的正确性。仿真波形展示了输入信号 A、B 以及中间信号 result4、result3、result2 的变化情况,输出 out_A_G_B、out_A_E_B 和 out_A_L_B 依照输入正确反映了比较结果,仿真结果如下:




图 2: comparator 16 模块的测试结果

2.3 实验三:实现四位加法器

2.3.1 原理说明

四位加法器模块 adder_4 通过输入两个 4 位二进制数 num_1 和 num_2 ,以及进位输入 cin,计算 出 4 位和 result 和进位输出 cout。模块使用生成信号(g)和传播信号(p)进行加法运算,以优化进位的生成过程。

具体原理如下: 1. 计算生成信号 $g[i] = \text{num}_1[i] \& \text{num}_2[i]$ 和传播信号 $p[i] = \text{num}_1[i] | \text{num}_2[i]$ 。
2. 通过组合逻辑生成每一位的进位 c[i],最终得到 cout。3. 通过表达式 result = g & p ^c[3:0] 得到四位加法结果 result。

2.3.2 接口定义

- 输入信号:
 - cin: 输入进位信号,用于处理来自前一级的进位。
 - num_1[3:0]: 四位二进制数,第一个加数。
 - num_2[3:0]: 四位二进制数,第二个加数。
- 输出信号:
 - result[3:0]: 四位加法运算的结果。
 - cout: 加法运算的进位输出信号,表示最高位的进位。

2.3.3 调试过程及结果

在 adder_4 模块中,通过编写 Testbench 对其进行仿真测试,验证模块在不同输入条件下的正确性。仿真波形展示了输入信号 num_1、num_2、cin 的变化情况,输出 result 和 cout 正确反映了加法结果和进位输出,仿真结果如下:




图 3: adder_4 模块的测试结果

2.4 实验四:实现三十二位超前进位加法器

2.4.1 原理说明

三十二位超前进位加法器模块 add_32 通过分组加法与进位生成模块实现快速加法运算。该模块由多个子模块构成,包括 4 位加法器、进位生成模块、生成与传播信号计算模块等,以提高计算速度。

具体原理如下: 1. 将 32 位输入数 num_1 和 num_2 分为 8 个 4 位子块。2. 通过连接上层的单元 实现 (g) 和 (p) 信号的生成,从而快速生成进位。3. 最终输出 32 位加法结果 result 和进位输出 cout。




图 4: 32 位超前进位加法器的示意图

2.4.2 接口定义

- 输入信号:
 - cin: 输入进位信号,用于处理来自前一级的进位。
 - num_1[31:0]: 32 位二进制数,第一个加数。
 - num 2[31:0]: 32 位二进制数,第二个加数。
- 输出信号:
 - result[31:0]: 32 位加法运算的结果。
 - cout: 加法运算的进位输出信号,表示最高位的进位。

2.4.3 调试过程及结果

在 add_32 模块中,通过编写 Testbench 对其进行仿真测试,验证模块在不同输入条件下的正确性。仿真波形展示了输入信号 num_1、num_2、cin 的变化情况,输出 result 和 cout 正确反映了加法结果和进位输出,仿真结果如下:

Name	Value	988 ns	990 ns	992 ns	994 ns	996 ns	998 ns
> 🛂 A[31:0]	0379ed06	e4d820c9	6d48a5da	6fcff1df	384d4170	a8c6c451	c0467280
> 🛂 B[31:0]	e5063aca	5a3761b4	d6aea8ad	06b0e30d	41546783	027a8d04	fcf504f9
™ cin	0						
> 🛂 S[31:0]	e88027d0	3f0f827e	43f74e88	7680d4ed	7a0aa8f3	ab415156	bd3b777a
¹∰ cout	0						

图 5: add_32 模块的测试结果

第3部分 实验总结

在本实验中,我通过 Verilog 实现了四个数字电路模块:四位比较器,十六位比较器,四位超前进位加法器和三十二位超前进位加法器。

通过四位和十六位比较器的实现,我更深入地理解了模块在 Verilog 中的实现方法,以及模块之间的连接方式。

在实现四位加法器时,我体会到了代码书写形式不同对实际电路生成结果的影响。例如,表示进位 c 的两个等价的逻辑表达式很可能一个生成出来的电路是串行的,而另一个生成出来的电路则是并行的。如果想要实际生成的电路计算效率高,在书写代码时就应当加以注意。

此外,在实现三十二位超前进位加法器的过程中,我经历了多次试错,最终将四位加法器拆成了 pg_generator, CLU 等模块,并按实际工作的输入输出顺序连接起来,才使得模块正常工作。这启发我在书写代码时应当时刻考虑电路真正的工作过程,否则设计出的电路很可能会产生逻辑错误。

第4部分 源代码

4.1 实验一:实现四位比较器

```
module comparator_4(
    input [3:0] A,
    input [3:0] B,
    output reg out_A_G_B,
    output reg out_A_E_B,
    output reg out_A_L_B,
    input in_A_G_B,
    input in_A_E_B,
   input in_A_L_B
  );
    wire [2:0] control;
    assign control = {in_A_G_B, in_A_L_B, in_A_E_B};
    always @(*) begin
      if (control == 3'b001) begin
        if (A > B) begin
          out_A_G_B = 1'b1;
          out_A_L_B = 1'b0;
          out_A_E_B = 1'b0;
```

```
else if (A < B) begin
            out_A_G_B = 1'b0;
            out_A_L_B = 1'b1;
25
            out_A_E_B = 1'b0;
          end
          else if (A == B) begin
            out_A_G_B = 1'b0;
            out_A_L_B = 1'b0;
            out_A_E_B = 1'b1;
          end
        else if (control == 3'b100) begin
          out_A_G_B = in_A_G_B;
          out_A_L_B = in_A_L_B;
          out_A_E_B = in_A_E_B;
        else if (control == 3'b010) begin
          out_A_G_B = in_A_G_B;
          out_A_L_B = in_A_L_B;
          out_A_E_B = in_A_E_B;
      end
  endmodule
```

4.2 实验二:实现十六位比较器

```
module comparator_16(
    input [15:0] A,
    input [15:0] B,
    input in_A_G_B,
    input in_A_L_B,
    input in_A_E_B,
    output out_A_G_B,
    output out_A_L_B,
    output out_A_E_B
    );
    wire [2:0] result4;
    wire [2:0] result3;
    wire [2:0] result2;
    comparator_4 comparator_4_4(
    .A(A[15:12]),
    .B(B[15:12]),
    .in_A_G_B(in_A_G_B),
    .in_A_L_B(in_A_L_B),
    .in_A_E_B(in_A_E_B),
    .out_A_G_B(result4[2]),
    .out_A_L_B(result4[1]),
   .out_A_E_B(result4[0])
```

```
);
      comparator_4 comparator_4_3(
      .A(A[11:8]),
29
      .B(B[11:8]),
      .in_A_G_B(result4[2]),
      .in_A_L_B(result4[1]),
      .in_A_E_B(result4[0]),
      .out_A_G_B(result3[2]),
      .out_A_L_B(result3[1]),
      .out_A_E_B(result3[0])
      comparator_4 comparator_4_2(
      .A(A[7:4]),
      .B(B[7:4]),
      .in_A_G_B(result3[2]),
      .in_A_L_B(result3[1]),
      .in_A_E_B(result3[0]),
      .out_A_G_B(result2[2]),
      .out_A_L_B(result2[1]),
      .out_A_E_B(result2[0])
      comparator_4 comparator_4_1(
      .A(A[3:0]),
      .B(B[3:0]),
      .in_A_G_B(result2[2]),
      .in_A_L_B(result2[1]),
      .in_A_E_B(result2[0]),
      .out_A_G_B(out_A_G_B),
      .out_A_L_B(out_A_L_B),
      .out_A_E_B(out_A_E_B)
      );
  endmodule
```

4.3 实验三:实现四位加法器

```
module adder_4(
    input cin,
    input [3:0] num_1,
    input [3:0] num_2,
    output [3:0] result,
    output cout
);

wire [3:0] p;
wire [3:0] g;
wire [4:0] c;
```

```
assign p = num_1 | num_2;

assign g = num_1 & num_2;

assign c[0] = cin;

assign c[1]=g[0]|cin&p[0];

assign c[2]=g[1]|g[0]&p[1]|cin&p[1]&p[0];

assign c[3]=g[2]|g[1]&p[2]|g[0]&p[2]&p[1]|cin&p[2]&p[1]&p[0];

assign c[4]=g[3]|g[2]&p[3]|g[1]&p[3]&p[2]|g[0]&p[3]&p[2]&p[1]|cin&p[3]&p[2]&p[1]&p[0];

assign result = ~ g & p ^ c[3:0];

assign cout = c[4];

endmodule
```

4.4 实验四:实现三十二位超前进位加法器

```
module adder_component_clu(
   input [3:0] g,
   input [3:0] p,
   input ci,
   output [3:0] c
 );
     assign c[0]=g[0]|ci&p[0];
     assign c[1]=g[1]|g[0]&p[1]|ci&p[1]&p[0];
     assign c[2]=g[2]|g[1]&p[2]|g[0]&p[2]&p[1]|ci&p[2]&p[1]&p[0];
     endmodule
 module adder_component_tu(
   input [3:0] g,
   input [3:0] p,
   output [3:0] t
 );
19
   assign t = ~g & p;
 endmodule
 module adder_component_pg_generator(
   input a,
   input b,
   output g,
   output p
29
30 );
   assign g = a & b;
   assign p = a | b;
 endmodule
36 module adder_4m1(
```

```
input cin,
      input [3:0] num_1,
      input [3:0] num_2,
      output [3:0] result,
      output [3:0] c
      //output pm,
      //output gm
      );
      wire [3:0] p_cla;
      wire [3:0] g_cla;
      wire [3:0] t_cla;
      wire [3:0] co_clu;
      adder_component_pg_generator PGO (
      .a(num_1[0]),
      .b(num_2[0]),
      .g(g_cla[0]),
      .p(p_cla[0])
      );
57
      adder_component_pg_generator PG1 (
        .a(num_1[1]),
        .b(num_2[1]),
        .g(g_cla[1]),
61
        .p(p_cla[1])
      );
      adder_component_pg_generator PG2 (
        .a(num_1[2]),
        .b(num_2[2]),
        .g(g_cla[2]),
        .p(p_cla[2])
      );
      adder_component_pg_generator PG3 (
        .a(num_1[3]),
        .b(num_2[3]),
        .g(g_cla[3]),
        .p(p_cla[3])
      );
      adder_component_tu TU(
79
        .g(g_cla),
        .p(p_cla),
81
        .t(t_cla)
83
      adder_component_clu CLU(
        .p(p_cla),
        .g(g_cla),
        .ci(cin),
```

```
.c(co_clu)
       );
91
       assign result[0] = t_cla[0] ^ cin;
       assign result[1] = t_cla[1] ^ co_clu[0];
       assign result[2] = t_cla[2] ^ co_clu[1];
       assign result[3] = t_cla[3] ^ co_clu[2];
       assign c = {co_clu[2], co_clu[1], co_clu[0], cin};
     // assign pm = g_{cla[3]} | (p_{cla[3]} & g_{cla[2]}) | (p_{cla[3]} & p_{cla[2]} & g_{cla[1]}) | (
         p_cla[3] & p_cla[2] & p_cla[1] & g_cla[0]);
     // assign gm = p_cla[3] & p_cla[2] & p_cla[1] & p_cla[0];
   endmodule
90
101
  module pggenerator(
102
       input cin,
       input [3:0] p,
       input [3:0] g,
104
       output pm,
105
106
       output gm,
       output [3:0] c
107
       );
108
109
       wire [3:0] co_clu;
       adder_component_clu CLU(
         .p(p),
         .g(g),
         .ci(cin),
         .c(co_clu)
116
       );
118
       assign c[0] = cin;
119
       assign c[1] = co_clu[0];
120
       assign c[2] = co_clu[1];
       assign c[3] = co_clu[2];
       assign pm = g[3] | (p[3] & g[2]) | (p[3] & p[2] & g[1]) | (p[3] & p[2] & p[1] & g[0]);
       assign gm = p[3] & p[2] & p[1] & p[0];
  endmodule
126
  module cla_component_pgm_generator(
     input [3:0] num_1,
128
     input [3:0] num_2,
129
     output pm,
     output gm
  );
134
       wire [3:0] g;
       wire [3:0] p;
136
         adder_component_pg_generator PGO (
138
       .a(num_1[0]),
```

```
.b(num_2[0]),
        .g(g[0]),
141
       .p(p[0])
142
       );
143
144
145
       adder_component_pg_generator PG1 (
146
          .a(num_1[1]),
          .b(num_2[1]),
147
          .g(g[1]),
148
          .p(p[1])
149
       );
150
       adder_component_pg_generator PG2 (
          .a(num_1[2]),
          .b(num_2[2]),
          .g(g[2]),
155
          .p(p[2])
156
       );
158
159
       adder_component_pg_generator PG3 (
          .a(num_1[3]),
160
161
          .b(num_2[3]),
          .g(g[3]),
          .p(p[3])
163
       );
164
165
     assign gm=g[3]|g[2]&p[3]|g[1]&p[3]&p[2]|g[0]&p[3]&p[2]&p[1];
166
       assign pm=p[3]&p[2]&p[1]&p[0];
167
168
   endmodule
169
170
  module cla_generate_from_pg (
     input [3:0] g,
       input [3:0] p,
       output gm,
       output pm
176
  );
178
       assign gm=g[3]|g[2]&p[3]|g[1]&p[3]&p[2]|g[0]&p[3]&p[2]&p[1];
179
       assign pm=p[3]&p[2]&p[1]&p[0];
180
181
   endmodule
182
183
  module add_32(
184
185
          input [31:0] num_1,
          input [31:0] num_2,
186
          input cin,
187
          output cout,
188
189
          output [31:0] result
       );
190
          wire [31:0] c;
191
```

```
wire [15:0] p_and_g;
193
         wire [3:0] p_and_g_11;
         wire [3:0] carry_9;
194
         wire [3:0] carry_10;
195
         wire [3:0] carry_11;
197
198
       adder_4m1 adder_4m_1(
         .cin(cin),
199
         .num_1(num_1[3:0]),
         .num_2(num_2[3:0]),
201
202
         .result(result[3:0]),
         //.pm(p_and_g[1]),
203
         //.gm(p_and_g[0]),
         .c(c[3:0])
206
       );
207
       cla_component_pgm_generator PG1 (
208
         .num_1(num_1[3:0]),
         .num_2(num_2[3:0]),
         .pm(p_and_g[1]),
         .gm(p_and_g[0])
       );
       adder_4m1 adder_4m_2(
         .cin(carry_9[1]),
218
         .num_1(num_1[7:4]),
         .num_2(num_2[7:4]),
         .result(result[7:4]),
220
           .pm(p_and_g[3]),
  //
           .gm(p_and_g[2]),
         .c(c[7:4])
223
       );
226
       cla_component_pgm_generator PG2 (
         .num_1(num_1[7:4]),
227
         .num_2(num_2[7:4]),
         .pm(p_and_g[3]),
         .gm(p_and_g[2])
       );
       adder_4m1 adder_4m_3(
         .cin(carry_9[2]),
         .num_1(num_1[11:8]),
         .num_2(num_2[11:8]),
         .result(result[11:8]),
         //.pm(p_and_g[5]),
         //.gm(p_and_g[4]),
         .c(c[11:8])
241
       );
242
       cla_component_pgm_generator PG3 (
```

```
.num_1(num_1[11:8]),
         .num_2(num_2[11:8]),
         .pm(p_and_g[5]),
246
         .gm(p_and_g[4])
247
       );
249
       adder_4m1 adder_4m_4(
         .cin(carry_9[3]),
         .num_1(num_1[15:12]),
         .num_2(num_2[15:12]),
253
         .result(result[15:12]),
         //.pm(p_and_g[7]),
         //.gm(p_and_g[6]),
257
         .c(c[15:12])
       );
       cla_component_pgm_generator PG4 (
         .num_1(num_1[15:12]),
261
         .num_2(num_2[15:12]),
262
         .pm(p_and_g[7]),
         .gm(p_and_g[6])
       );
266
       adder_4m1 adder_4m_5(
267
         .cin(carry_11[1]),
268
         .num_1(num_1[19:16]),
270
         .num_2(num_2[19:16]),
         .result(result[19:16]),
         //.pm(p_and_g[9]),
         //.gm(p_and_g[8]),
274
         .c(c[19:16])
       );
276
      cla_component_pgm_generator PG5 (
         .num_1(num_1[19:16]),
         .num_2(num_2[19:16]),
         .pm(p_and_g[9]),
280
         .gm(p_and_g[8])
28
282
283
       adder_4m1 adder_4m_6(
284
         .cin(carry_10[1]),
285
         .num_1(num_1[23:20]),
286
         .num_2(num_2[23:20]),
287
         .result(result[23:20]),
288
289
         //.pm(p_and_g[11]),
         //.gm(p_and_g[10]),
         .c(c[23:20])
291
       );
292
293
       cla_component_pgm_generator PG6 (
294
         .num_1(num_1[23:20]),
```

```
.num_2(num_2[23:20]),
         .pm(p_and_g[11]),
         .gm(p_and_g[10])
298
       );
299
       adder_4m1 adder_4m_7(
         .cin(carry_10[2]),
         .num_1(num_1[27:24]),
         .num_2(num_2[27:24]),
         .result(result[27:24]),
         //.pm(p_and_g[13]),
         //.gm(p_and_g[12]),
         .c(c[27:24])
       );
310
       cla_component_pgm_generator PG7 (
311
         .num_1(num_1[27:24]),
         .num_2(num_2[27:24]),
313
         .pm(p_and_g[13]),
         .gm(p_and_g[12])
315
       );
316
317
       adder_4m1 adder_4m_8(
         .cin(carry_10[3]),
319
         .num_1(num_1[31:28]),
         .num_2(num_2[31:28]),
         .result(result[31:28]),
         //.pm(p_and_g[15]),
323
         //.gm(p_and_g[14]),
         .c(c[31:28])
       );
327
       cla_component_pgm_generator PG8 (
328
         .num_1(num_1[31:28]),
330
         .num_2(num_2[31:28]),
         .pm(p_and_g[15]),
331
         .gm(p_and_g[14])
       );
       cla_generate_from_pg PG9 (
         .p({p_and_g[7], p_and_g[5], p_and_g[3], p_and_g[1]}),
         .g({p_and_g[6], p_and_g[4], p_and_g[2], p_and_g[0]}),
         .pm(p_and_g_11[1]),
338
         .gm(p_and_g_11[0])
339
       );
341
       pggenerator pggenerator_9(
         .p({p_and_g[7], p_and_g[5], p_and_g[3], p_and_g[1]}),
         .g({p_and_g[6], p_and_g[4], p_and_g[2], p_and_g[0]}),
344
345
         //.pm(p_and_g_11[1]),
         //.gm(p_and_g_11[0]),
346
         .cin(cin),
```

```
.c(carry_9)
       );
349
350
       pggenerator pggenerator_10(
351
         .p({p_and_g[15], p_and_g[13], p_and_g[11], p_and_g[9]}),
         .g({p_and_g[14], p_and_g[12], p_and_g[10], p_and_g[8]}),
         .pm(p_and_g_11[3]),
         .gm(p_and_g_11[2]),
         .cin(carry_11[1]),
         .c(carry_10)
357
       );
       pggenerator pggenerator_11(
         .p({1'b0, 1'b0, 1'b0, p_and_g_11[1]}),
361
         .g({1'b0, 1'b0, 1'b0, p_and_g_11[0]}),
         .pm(),
         .gm(),
         .cin(cin),
         .c(carry_11)
367
369
       assign cout = c[31];
  \verb"endmodule"
```