# 《数字电路》实验报告

实验名称:		FIFO 实验		指导教师:_		王珎,范志华			
姓名: <u>韩</u>	初晓_	学号:_	2023K8009908	002_	专业:	计算机	科学与技术	班级:	2306
实验日期	月 <b>:</b> _202	24. 12. 12	_ 实验地点:	教学	楼 224	是否记	周课/补课:	_否	成绩:

## 目录

1	实验目的
	1.1 实验环境
2	实验一: 实现同步 FIF0
	2.1 实验原理
	2.2 接口定义
	2.3 调试过程及结果
3	实验二:实现循环读写 FIF0
	3.1 实验原理
	3.2 接口定义
	3.3 调试过程及结果
4	实验三:实现 FIFO 的读写控制
	4.1 task2_module 接口定义
	4.2 Testbench 描述
	4.3 仿真结果分析
5	实验总结
6	源代码
	6.1 实验一: 实现同步 FIFO
	6.2 实验二: 实现循环读写 FIFO
	6.3 实验三: 控制 FIFO 读写频率

## 第1部分 实验目的

- 1. 熟悉 Verilog 编程、调试
- 2. 熟悉 FIFO 工作原理
- 3. 实现功能较复杂的数字电路

#### 1.1 实验环境

- Vivado 2017.4 开发工具
- FPGA 开发平台(根据手册中的默认设置进行选择)

## 第2部分 实验一:实现同步 FIF0

#### 2.1 实验原理

#### 2.1.1 FIFO **原理**

本次实验实现一个深度为 32,存储单元宽度为 16 bit 的 FIFO (First-In, First-Out) 缓冲器。FIFO 是一种先进先出的数据结构,数据按照写入的顺序被读取,常用于数据缓冲和速率匹配等场景。

#### 2.1.2 实现细节

- **数据存储:** 使用二维寄存器数组 mem[31:0] [1:0] 来存储 FIFO 中的数据,每个存储位置可以存储 两个 8 bit 数据,从而实现存储 16 bit 数据。
- **写入控制:** 通过 input\_valid 信号指示是否有新数据写入。input\_enable 信号控制是否允许写入,当 FIFO 为满时,input\_enable 置低,禁止写入。write\_addr 作为写入地址指针,同时使用 write\_state 状态机来控制 16 bit 数据的写入。
- 读取控制:通过 output\_enable 信号控制是否允许读取。output\_valid 信号指示 FIFO 是否有数据可读。当 FIFO 为空时,output\_valid 置低,禁止读取。read\_addr 作为读取地址指针。
- 数据宽度: FIFO 存储的数据宽度是 16 位,由两个 8 位数据构成,读取时一次性读取 16 位数据。
- 满/空判断: 使用 fifo\_empty 和 fifo\_full 标志来判断 FIFO 的状态。当 read\_addr 等于 31 时, FIFO 被认为是空, 禁止读取; 当 write\_addr 等于 31 并且 write\_state 等于 2'b01 时, FIFO 被认为满, 禁止写入。
- 读写状态机: 使用 write\_state 来控制写入数据到 mem 的顺序。

## 2.2 接口定义

- 输入信号:
  - clk: 时钟信号。
  - rstn: 复位信号, 低电平有效。
  - input\_valid: 输入数据有效信号。
  - output\_enable: 输出使能信号。
  - data[7:0]: 8 位输入数据。
- 输出信号:
  - write\_addr[4:0]: 写入地址指针。

- read\_addr[4:0]: 读取地址指针。
- input\_enable: 输入使能信号,指示 FIFO 是否可以写入数据。
- output\_valid: 输出数据有效信号,指示 FIFO 是否有数据可读。
- out[15:0]: 16 位输出数据。

#### 2.3 调试过程及结果

#### 2.3.1 代码分析

模块 task1\_module 实现了深度为 32 的 FIFO 缓存器。核心逻辑包括使用 mem 数组存储数据,使用 write\_addr 和 read\_addr 指针管理数据的写入和读取。使用 input\_enable 和 output\_valid 信号来 控制数据的写入和读取。数据以 8bit 写入的,以 16bit 读取。并且通过 write\_state 状态机控制写入数据到 mem 数组的顺序。

#### 2.3.2 仿真验证

在仿真测试中,我们验证了 FIFO 在不同输入条件下的正确性。我们通过控制 input\_valid, output\_enable, 和 data 输入,观察 write\_addr, read\_addr, input\_enable, output\_valid 和 out 输出,验证了 FIFO 的数据写入和读取功能。仿真波形显示了 FIFO 的满/空标志以及写入和读取地址的正确变化,以及输出数据的有效性。仿真结果如下:




图 1: FIFO 模块的测试结果

## 第3部分 实验二:实现循环读写 FIF0

### 3.1 实验原理

#### 3.1.1 FIFO **原理**

本次实验实现一个深度为 32,存储单元宽度为 16 bit 的 FIF0 (First-In, First-Out) 缓冲器。FIF0 是一种先进先出的数据结构,数据按照写入的顺序被读取,常用于数据缓冲和速率匹配等场景。

#### 3.1.2 实现细节

- **数据存储**:使用二维寄存器数组 mem[31:0][1:0] 来存储 FIFO 中的数据,每个存储位置可以存储 两个 8 bit 数据,从而实现存储 16 bit 数据。
- **写入控制:** 通过 input\_valid 信号指示是否有新数据写入。input\_enable 信号控制是否允许写入,当 FIFO 接近满时,input\_enable 置低,禁止写入。write\_addr 作为写入地址指针。
- 读取控制:通过 output\_enable 信号控制是否允许读取。output\_valid 信号指示 FIFO 是否有数据可读。当 FIFO 为空时,output\_valid 置低,禁止读取。read\_addr 作为读取地址指针。
- **数据宽度:** FIFO 存储的数据宽度是 16 位,但是读取时以 8 位方式读取,需要进行两次读取操作才能读取到全部 16 位数据。
- 满/空判断: 当写入地址追上读取地址时, FIFO 被认为满, 禁止写入; 当读取地址追上写入地址时, FIFO 被认为空, 禁止读取。
- 读取操作状态机: 通过 read\_state 状态机控制读取操作,先读取低 8 位,再读取高 8 位。

### 3.2 接口定义

- 输入信号:
  - clk: 时钟信号。
  - rstn: 复位信号,低电平有效。
  - input\_valid: 输入数据有效信号。
  - output\_enable: 输出使能信号。
  - data[15:0]: 16 位输入数据。
- 输出信号:
  - write\_addr[4:0]: 写入地址指针。
  - read\_addr[4:0]: 读取地址指针。
  - input\_enable: 输入使能信号, 指示 FIFO 是否可以写入数据。
  - output\_valid: 输出数据有效信号,指示 FIFO 是否有数据可读。
  - out[7:0]: 8 位输出数据。

### 3.3 调试过程及结果

#### 3.3.1 代码分析

模块 task2\_module 实现了深度为 32 的 FIFO 缓存器。核心逻辑包括使用 mem 数组存储数据,使用 write\_addr 和 read\_addr 指针管理数据的写入和读取。使用 input\_enable 和 output\_valid 信号来控制数据的写入和读取。数据按 16bit 写入的,按 8bit 读取的,并且使用 read\_state 状态机控制读取 顺序。

#### 3.3.2 仿真验证

在仿真测试中,我们验证了 FIFO 在不同输入条件下的正确性。我们通过控制 input\_valid, output\_enable, 和 data 输入,观察 write\_addr, read\_addr, input\_enable, output\_valid 和 out 输出,验证了 FIFO 的数据写入和读取功能。仿真波形显示了 FIFO 的满/空标志以及写入和读取地址的正确变化,以及输出数据的有效性。仿真结果如下:



图 2: FIFO 模块的测试结果

根据上述波形图可以看出,当 FIFO 被写满时,只有向外读出一个数据时 FIFO 才能继续写入数据。可见这个 FIFO 模块的功能是正确的。




图 3: FIFO 模块的循环读写功能

根据这个波形图可以看出,FIFO 模块可以实现循环读写,在后边写入速度变慢的原因是因为由于在

testbench 中读出的频率比写入要慢,因此在后期 FIFO 处于写满状态,必须等待读出一个数据后方能写入下一个数据。

## 第4部分 实验三:实现 FIFO 的读写控制

由于在实验二中实现的模块的读写位宽已经满足要求,因此在实验三中只需要实现读写控制即可。

### 4.1 task2\_module 接口定义

本次实验的模块仍然为为 task2\_module, 其接口定义如下:

- 输入信号:
  - clk: 时钟信号。
  - rstn: 复位信号,低电平有效。
  - input\_valid: 输入数据有效信号,指示输入数据 data 有效。
  - output\_enable: 输出使能信号,指示可以读取输出数据。
  - data [15:0]: 16 位输入数据。
- 输出信号:
  - out [7:0]: 8 位输出数据。
  - write\_addr [4:0]: FIFO 写地址。
  - read\_addr [4:0]: FIFO 读地址。
  - input\_enable: FIFO 可以写入信号。
  - output\_valid: 输出数据有效信号,指示输出数据 out 有效。

### 4.2 Testbench 描述

Testbench 代码的主要功能如下:

- **时钟和复位:** clk 生成一个周期为 4 个时间单位的时钟信号, rstn 生成一个复位信号, 低电平 有效。
- 输入信号:
  - input\_valid 信号以 8 个时间单位的周期翻转,模拟输入数据的有效性。
  - output\_enable 信号以 12 个时间单位的周期翻转,模拟输出使能信号,由此,保证了读写频率之比为 3 : 2。
  - data 信号随机生成 16 位的数据。
- 仿真结束: 仿真在 600 个时间单位后结束。

### 4.3 仿真结果分析




图 4: task2\_module 模块的测试结果

根据上述波形图,write\_addr 和 read\_addr 按照所希望的频率比变化。

## 第5部分 实验总结

在本实验中,我通过 Verilog 实现了一个普通的同步 FIFO 模块,以及一个循环读写的 FIFO 模块。在实验过程中,我熟悉了 FIFO 的工作原理,以及如何通过状态机等方法实现 FIFO 的读写控制。在实验过程中,我通过仿真验证了 FIFO 的正确性。通过本次实验,我对 FIFO 的工作原理有了更深入的理解。

除此之外,在实现循环读写的 FIFO 模块的过程中,我实际上意识到了这是一个以双指针维护的环形队列。在实现过程中,我通过两个指针,一个指向写入位置,一个指向读取位置,来实现了循环读写的功能。这个过程中,我将程序设计课程中所学到的知识应用到了数字电路实验中,体会到了 FIFO 缓冲器与队列之间的联系。

## 第6部分 源代码

## 6.1 **实验一:实现同步** FIF0

```
module task1_module (
    input clk,
    input rstn,
    input input_valid,
    input output_enable,
    input [7:0] data,
    output reg [4:0] write_addr,
    output reg [4:0] read_addr,
    output reg input_enable,
```

```
output reg output_valid,
      output reg [15:0] out
  );
14
15
    reg fifo_empty;
    reg fifo_full;
16
17
    reg input_enable_next = 1'b1;
18
    reg [7:0] mem[31:0][1:0];
19
20
    reg [1:0] write_state;
    reg [1:0] read_state;
24
    always @(posedge clk) begin
      if (read_addr == 31) begin
25
        fifo_empty
                       = 1'b1;
         input_enable = 1'b1;
        output_valid = 1'b0;
28
      end else begin
        fifo_empty
                       = 1'b0;
         input_enable = 1'b0;
        output_valid = 1'b1;
      if (write_addr == 31 && write_state == 2'b01) begin
        fifo_full = 1'b1;
35
        input_enable_next <= 1'b0;</pre>
         output_valid <= 1'b1;</pre>
      end else begin
38
        fifo_full = 1'b0;
39
        input_enable = 1'b1;
40
         output_valid = 1'b0;
41
      end
42
    end
43
44
45
    always begin
46
      input_enable <= input_enable_next;</pre>
47
48
49
    always @(posedge clk or negedge rstn) begin
50
      if (rstn == 0) begin
         write_addr <= 5'b0;</pre>
52
         read_addr <= 5'b0;</pre>
         write_state <= 2'b00;</pre>
         read_state <= 2'b00;</pre>
         fifo_empty <= 1'b1;</pre>
         fifo_full <= 1'b0;
         output_valid <= 1'b0;</pre>
58
         input_enable <= 1'b0;</pre>
59
60
      end else begin
        if (input_valid && input_enable) begin
```

#### 实验一 testbench 代码如下:

```
module task1_testbench ();
    reg clk, rstn;
    reg [7:0] data;
    reg input_valid, output_enable;
    wire [15:0] out;
    wire [4:0] write_addr, read_addr;
    wire input_enable, output_valid;
    task1_module task1_module_inst (
        .clk(clk),
        .rstn(rstn),
        .input_valid(input_valid),
        .output_enable(output_enable),
        .data(data),
        .out(out),
        .write_addr(write_addr),
        .read_addr(read_addr),
19
        .input_enable(input_enable),
20
        .output_valid(output_valid)
    );
24
    always #2 begin
      clk = ~clk;
    end
28
    initial begin
      clk = 1'b0;
30
      rstn = 1'b1;
      #0.1 rstn = 1'b0;
```

```
#0.2 rstn = 1'b1;
      input_valid = 1'b1;
    end
    always begin
      data = $random() % 9'b1_0000_0000;
      input_valid = 1'b1;
      output_enable = 1'b1;
      #4;
    end
    always begin
44
      #5;
      #6;
      #6;
      #360;
      rstn = 0;
      #4;
      rstn = 0;
      #370;
      $finish;
    end
  endmodule
```

### 6.2 **实验二:实现循环读写** FIF0

```
module task2_module (
      input clk,
      input rstn,
      input input_valid,
      input output_enable,
      input [15:0] data,
      output reg [4:0] write_addr,
      output reg [4:0] read_addr,
      output reg input_enable,
      output reg output_valid,
      output reg [7:0] out
 );
    integer counter = 0;
15
    reg [7:0] mem[31:0][1:0];
    reg [1:0] write_state;
    reg [1:0] read_state;
19
    always @(posedge clk) begin
21
      if ((write_addr + 1) % 32 == read_addr) begin
        input_enable = 1'b0;
      end else begin
        input_enable = 1'b1;
```

```
end
      if (write_addr == (read_addr + 1) % 32) begin
         output_valid = 1'b0;
      end else begin
         output_valid = 1'b1;
    end
    always @(posedge clk or negedge rstn) begin
      if (rstn == 0) begin
         write_addr <= 5'b0;</pre>
         read_addr <= 5'b0;
         write_state <= 2'b00;</pre>
         read_state <= 2'b00;</pre>
         output_valid <= 1'b0;</pre>
         input_enable <= 1'b0;</pre>
      end else begin
         if (input_valid && input_enable) begin
           mem[write_addr][1] <= data[15:8];</pre>
           mem[write_addr][0] <= data[7:0];</pre>
           write_addr <= (write_addr + 1) % 32;</pre>
         if (output_valid && output_enable) begin
50
           if (read_state == 2'b00) begin
             out <= mem[read_addr][0];</pre>
             read_state <= 2'b01;</pre>
           end else if (read_state == 2'b01) begin
             out <= mem[read_addr][1];</pre>
             read_state <= 2'b00;</pre>
             read_addr <= (read_addr + 1) % 32;</pre>
57
         end
  endmodule
```

### 6.3 **实验三: 控制** FIFO **读写频率**

```
module task2_testbench ();

reg clk, rstn;
reg [15:0] data;
reg input_valid, output_enable;
wire [7:0] out;
reg read, write;
wire [4:0] write_addr, read_addr;
wire input_enable, output_valid;
```

```
task2_module task2_module_inst (
         .clk(clk),
13
         .rstn(rstn),
14
         .input_valid(input_valid),
         .output_enable(output_enable),
        .data(data),
         .out(out),
         .write_addr(write_addr),
19
         .read_addr(read_addr),
20
         .input_enable(input_enable),
         .output_valid(output_valid)
    );
24
25
    always #2 begin
26
      clk = ~clk;
27
    end
28
29
    integer counter = 0;
30
    initial begin
31
      clk = 1'b0;
     rstn = 1'b1;
      write = 1'b0;
      read = 1'b0;
35
      input_valid = 1'b0;
36
      output_enable = 1'b0;
      #1 rstn = 1'b0;
      #2 rstn = 1'b1;
39
      #5;
    end
41
42
    always begin
43
      input_valid = ~input_valid;
44
      #4;
45
46
    end
47
    always begin
48
      output_enable = ~output_enable;
49
      #6;
50
    end
53
    always begin
54
      data[7:0] = $random() % 9'b100000000;
      data[15:8] = $random() % 9'b100000000;
56
57
    end
58
    always begin
59
      #5;
61
      write = 1'b1;
      #6;
      write = 1'b0;
```

```
read = 1'b1;

#6;

write = 1'b1;

read = 1'b0;

#600;

#finish;

end

endmodule
```