# Návrh čítače jako automatu

 $Domovsk\'{a}\ URL\ dokumentu:\ \underline{http://dce.felk.cvut.cz/lsy/cviceni/pdf/citacNavrh.pdf}$ 


#### Obsah

NÁVRH (	ČÍTAČE JAKO AUTOMATU	
	YNCHRONNÍ A ASYNCHRONNÍ AUTOMAT	
1.a. 1.b.	, ,,	
1.c.		
2. N	ÁVRH ČÍTAČE JAKO AUTOMATU POMOCÍ OBDODŮ D	5
	Návrh pro J-K klopné obvody Emulace s J-K v Digital Works 95	
3. P	ŘEKÓDOVÁNÍ BINÁRNÍHO VÝSTUPU	9
3.a.	Možné vylepšení pro experimentátory	10

#### 1. Synchronní a asynchronní automat

Automat je zařízení, jehož výstup závisí na okamžitém vstupu a 0 až *n* předchozích vstupech. Jestliže výstup nezávisí na předchozích vstupech jedná se o kombinační síť. Pro uchování vnitřních stavů potřebuje automat paměť. Paměť může být realizována z klopných obvodů RS, D, T, a JK. Protože RS je asynchronní klopný obvod, získáme realizací paměti z RS obvodů asynchronní automat. V ostatních případech se bude jednat o synchronní automat.

Synchronní automat má kromě vstupů ještě přiveden hodinový signál. Rozdíl mezi sychnonním a asynchronním automatem je v tom, že u synchronního automatu jsou změny vnitřního stavu synchronizovány s hodinami. Výhoda asynchronního automatu je v tom, že je rychlejsí. U synchronního automatu zase nedochází k dynamickým hazardům a proto jsou všechny dněšní mikroprocesory synchronní automaty.




Paměť stavu realizovaná pomocí asynchronních obvodů RS má maximálně rychlou odezvu, ale žádá si fundamentální režim činnosti KO1 (na obrázku).

Paměť stavu založená na synchronních klopných obvodech JK či D vyžaduje externí hodinový signál pro periodické vzorkování výstupu KO1, zpravidla o vyšší frekvenci (řádu kHz až MHz).

Zpomalí se tím ale reakce automatu na změnu vstupních signálů. Proč?


#### 1.a. Výstupy automatu mohou být přímo bity paměti stavu

(tato úloha se bude řešit na logické stavebnici)



#### 1.b. Mezi vnitřními stavy a výstupem může být nějaký kombinační obvod

(použijeme například, když chceme zobrazovat výstup na display – obvody mezi výstupem automatu a jednotlivými segmenty jsou vlastně výstupní kombinační obvod)



Lze navrhnout pomocí Karnaughových map, ty zavedl Maurice Karnaugh z Bellových laboratoří v roce 1950), ale překódování výstupu není vždy vhodné kvůli možným hazardům.

## 1.c. Pravdivostní tabulky klopných obvodů

Podívejte se též na Logické obvody.

Asynchronní:

R-S

$\overline{\mathbf{R}} - \overline{\mathbf{S}}$ (Ize jej sestavit ze 2 hradel NAND)					
S	$\overline{R}$	Qt			
0	0	х			
0	1	1			

S	R	Qt
0	0	$Q_{t-1}$
0	1	0
1	0	1
1	1	х

ร	R	Qt
0	0	x
0	1	1
1	0	0
1	1	$Q_{t-1}$

Synchronní:

J-K

J	K	Qt
0	0	$Q_{t-1}$
0	1	0
1	0	1

D

D	Qt
0	0
1	1


т

<u> </u>	
Т	Qt
0	1
1	0

### 2. Návrh čítače jako automatu pomocí obdodů D

Čítač je speciální případ jednoduchého synchronního nestabilního automatu, který s každým hodinovým pulsem přechází do dalšího stavu.

### Přechodový diagram - orientovaný graf



# <u>Přechodová tabulka</u> je jenom jiná forma popisu.

To, jak se změní stav automatu, záleží na hodnotě vstupu N v okamžiku příchodu hodinového pulsu.

Současný	Následují	cí stav:	Generovaný
stav	když N=1	když N=0	výstup
1	2	6	<b>y</b> <sub>1</sub>
2	3	1	<b>y</b> <sub>2</sub>
3	4	2	<b>y</b> <sub>3</sub>
4	5	3	y <sub>4</sub>
5	6	4	<b>y</b> <sub>5</sub>
6	1	5	<b>y</b> 6

Vyjdeme z přechodové tabulky: Sloupce *generovaný výstup* a *výstupní hodnoty* představují kódování (reprezentaci) výstupu.

Současný	Následující stav		Generovaný	Výstupní
stav	Když je N=1	Když je N=0	výstup	hodnoty
1	2	6	<b>y</b> 1	001
2	3	1	<b>y</b> <sub>2</sub>	011
3	4	2	<b>y</b> 3	111
4	5	3	<b>y</b> <sub>4</sub>	110
5	6	4	<b>y</b> 5	100
6	1	5	<b>y</b> 6	000

Pořadová čísla stavů nahradíme jejich binárními kódy – Sloupce *Současný stav* a *kód* představují kódování vnitřních stavů.

Souča	•	Kód	Následující stav q₃q₂q₁		Generovaný
sta	V	939291	Když je N=1 Když je N=0		výstup
1		001	011	000	001
2		011	111	001	011
3		111	110	011	111
4		110	100	111	110
5		100	000	110	100
6		000	001	100	000

Pro zakódování šesti stavů potřebujeme tři paměťové proměnné – klopné obvody D. Rozepíšeme pravdivostní tabulky pro jejich vstupy  $d_3d_2d_1$ .

$d_3^*$		
q3 <b>q</b> 2q	N=1	N=0
1		
001	0	0
011	1	0
111	1	0
110	1	1
100	0	1


1

000

$a_2$		
<b>q</b> <sub>3</sub> <b>q</b> <sub>2</sub> <b>q</b>	N=1	N=0
1		
001	1	0
011	1	0
111	1	1
110	0	1
100	0	1
000	0	0


$a_1$		
q <sub>3</sub> q <sub>2</sub> q	N=1	N=0
1		
001	1	0
011	1	1
111	0	1
110	0	1
100	0	0
000	1	0

Navrhneme kombinační síť pro  $d_3d_2d_1$ , čili napíšeme Karnaughovy mapy a sestavíme rovnice.



#### 2.a. Návrh pro J-K klopné obvody


Předchozí rovnice platily pouze pro D klopný obvod, který má jediný datový vstup, ale J-K nebo S-R klopné obvody se ovládají dvěmi vstupy. V této úloze vytvoříme J-K vstupy negacemi. Synchronizace hodinovým signálem odstraňuje také vliv možných hazardů (řekněte proč!), takže není potřeba brát je v úvahu při návrhu logických funkcí.




Jiný způsob, návrh pomocí pokrytí tlustých 0 a 1, který dává (někdy) úspornější řešení, si ukážeme až při návrhu asynchronního obvodu, kdy se bez něho již neobejdeme.

#### 2.b. Emulace s J-K v Digital Works 95

Emulace představuje mnohem rychlejší vyzkoušení obvodu než laborování s dráty! Podívejte se na http://dce.felk.cvut.cz/lsy/cviceni/simulace.htm



Simulace není rozhodně samospasitelná! Nefunguje-li, pak zpravidla nefunguje ani zapojený obvod, avšak **opačná implikace rozhodně neplatí.** Mnohé emulátory počítají pouze logické funkce ideálních obvodů, nikoliv parametry skutečných součástek. Freeware Digital Works 95 nekalkulují ani se zpožděním, a proto v nich nefunguje logická derivace.



Pozor, J-K a D klopné obvody v Digital Works mají pozitivní reset a set (reagující na "1"), zatímco u klopných obvodů bývají zpravidla negované reset a set, aktivní v "0".


### 3. Překódování binárního výstupu

Předpokládejme, že máme externí binární signál, bity c,b,a, udávající polohu nějakého přepínače, a chceme jeho výstup překódovat na  $y_3y_2y_1$  podle tabulky:

Sta v	c b a	<b>y</b> 3 <b>y</b> 2 <b>y</b> 1		<b>q</b> <sub>3</sub> <b>q</b> <sub>2</sub> <b>q</b>	<b>y</b> 3	<b>q</b> <sub>3</sub> <b>q</b> <sub>2</sub> <b>q</b>	<b>y</b> <sub>2</sub>	<b>q</b> <sub>3</sub> <b>q</b> <sub>2</sub> <b>q</b>	<b>y</b> 1	
1	000	001		000	0	000	0	000	1	
2	001	011		001	0	001	1	001	1	
3	010	111	$\rightarrow$	010	1	010	1	010	1	
4	011	110		011	1	011	1	011	0	
5	100	100		100	1	100	0	100	0	
6	101	000		101	0	101	0	101	0	
				$\bigcirc$				$\sum$		
		1 1 X X	0	a b c	y <sub>2</sub> 0 0	x x	a b	y <sub>1</sub>	1 X	0 1 x 0
$\mathbf{y}_3 = \overline{\mathbf{a}}.\mathbf{c} + \mathbf{b}$					$y_2 = a.\overline{c} + b$			$\mathbf{y}_1 = \overline{\mathbf{a}}.\overline{\mathbf{c}} + \overline{\mathbf{b}}.\overline{\mathbf{c}}$		


### Schéma zapojení pro LOGO – řešíme jako pouhý kombinační obvod

– podívejte se na <a href="http://dce.felk.cvut.cz/lsy/cviceni/LOGO/LOGO.htm">http://dce.felk.cvut.cz/lsy/cviceni/LOGO/LOGO.htm</a>



### 3.a. Možné vylepšení pro experimentátory

viz. http://dce.felk.cvut.cz/lsy/cviceni/LOGO/CitacLOGOauto.lsc



Poznámka: LOGO emuluje činnost logických obvodů v cyklu (bude tématem pozdějších přednášek), takže M paměť znamená zcela nutný element ve smyčce pro nulování čítače při stavu 6.