Y36SAP - 12

Příklad návrhu výkonné a řídící jednotky Kódování instrukcí ADOP

27.5.2009

Y36SAP-procesor

1

2

Zkoušky 2009

Ut. 9.6. 8:30 K1

St 10. 6. 11:00 K1

Ut. 16.6. 9.00 K1

POZOR! K1 = KN E107

Ut. 23. 6. 8:30 K1

Ct. 2. 7. 8:30 K1

Náhradní testy


Po. 8. 6. 16:00 K1


Přihlašování v KOSu na "Jednorázovou akci"

T1-Y36SAP a T2-Y36SAP

(po dohodě s cvičicím možno opravit 1 z testů)

27.5.2009 Y36SAP-procesor







Příklad

Navrhněte číslicový obvod pro násobení dvou čtyřbitových nezáporných čísel včetně řízení

- výkonná jednotka ... sčítačka, obvody pro posuv
- řadič ... generování signálů pro zápis do registrů, posuv a okamžik sčítání
- registry pro násobenec, násobitel, dočasný výsledek a celkový výsledek


27.5.2009 Y36SAP-procesor 5







- výkonná jednotka … 4 bitová sčítačka, obvody pro posuv … dráty
- registry
 - A ... 4 bitový pro násobenec s paralelním vstupem
 - B ... 4 bitový pro násobitel, posuvný s paralelním vstupem
 - C1 ... 4 bitový pro dočasný výsledek s paralelním vstupem
 - C0 ... 4 bitový pro celkový výsledek posuvný
- řadič ... generování signálů pro zápis do registrů, posuv a okamžik sčítání signály ve žlutých boxech

27.5.2009 Y36SAP-procesor 8









Řadič

návrh řadiče graf přechodů
podle funkce
podle způsobu zadání vstupů a zobrazení
vstupu
podle toho, jak se to má realizovat
např. programovatelné obvody a stavebnice
(HW kit) ... LED diody, přepínače, tlačítka
problém času - ns x doba stisknutí tlačítka

27.5.2009 Y36SAP-procesor 12








vylepšení, zrychlení

- když násobitel je "0", nemusí proběhnout celý cyklus (zde 4 takty)
- změna HW ... test na nulovost registru B
- změna řadiče jeho dalším vstupem je "stavový" signál o dílčích výsledcích, stavech, zde signál "zero"

27.5.2009 Y36SAP-procesor 15







Další konkrétní úpravy

- ovládání tlačítek
- zadání dat
- zobrazení výsledku

podle toho, jak a čím je to realizováno např. na vývojové "stavebnici" s programovatelným obvodem

 synchronní číslicový návrh - detekce konce či začátku posloupnosti jedniček či nul

27.5.2009

Y36SAP-procesor

19

Návrh procesoru ADOP

GPR architektura

Registry ... 16 registrů dostupných programátorovi:

R0 - R11 universálních (datových) registrů

SP – ukazatel zásobníku

PC – programový čítač

PSW – stavový registr,

Příznaky Z ... zero, C ... carry, S ... sign, O ... overflow, ES ... extended sign (znaménko 2. operandu v binárních operacích)

ZR – obsahuje konstantní nulu

27.5.2009 Y36SAP-procesor

20

Návrh procesoru ADOP

- neviditelné registry IR ... registr instrukce (pro dekódování instrukcí)
- jak dekódovat instrukce?
- jaké registry? jak přístupné?
- jak zaznamenat příznaky
- výkonné obvody sčítačka
- organizace paměťového systému
- jaké vstupy a výstupy
- řadič

27.5.2009 Y36SAP-procesor 21

Kódování instrukcí

- 2 až 4 bytové instrukce
- Operační znak 2 slabiky, operand až 2 slabiky

3.půlbyte	2.půlbyte	1.půlbyte	0.půlbyte
(1512.bit)	(118.bit)	(74.bit)	(30.bit)


Třetí půlbyte (nejvýznamnější bity operačního kódu) určuje skupinu instrukcí.

Nejvýznamnější tj.šestnáctý bit určuje délku instrukce:

- 0 dvoubytové instrukce
- 1 čtyřbytové instrukce

Jména strojových instrukcí vyjadřují význam jednotlivých půlbytů operačního kódu.

27.5.2009 Y36SAP-procesor 22



Kód typu instrukce:

- 0. Basic ...
- SHORTIMM_BOP_REGA_IMM4
- REGREG_BOP_REGA_REGB
- REGESIGN_BOP_REGA
- INDSHORT_BOP_REGA_REGB
-

27.5.2009 Y36SAP-procesor 24


Příklady


ADD R2, 2 kód: 1122 viz dokumentace:


1. SHORTIMM_BOP_REGA_IMM4 – binární operace mezi registrem REGA a operandem uloženém v 0. půlbytu operačního kódu. Výsledek je uložen do registru REGA – zde R2. Operand je 4-bitové číslo se znaménkem – zde 2

27.5.2009 Y36SAP-procesor 25

Binární operace BOP je kódována ve 2. půlbytu: 0. MOV, 1. ADD, 2. ADC, 3. SUB, 4. SBB, 5. AND, 6. OR, 7. XOR, 8. CMP, 9. SHL, 10.SHR, 11.ASR – aritmetický posun vpravo, 12.RRC, 13.RLC Zde 1 27.5.2009 Y36SAP-procesor 26







1001 1000 0000 0000 absolutní adresa dosazená po překladu v JSI návěští

1 JMP_COND_0_0 OFFS – podmíněný skok (relativní) na adresu OFFS, která je uložena v následujícím slově v paměti za operačním kódem.

Podmínka (COND) je kódována ve 2. půlbytu instrukcí skoku. Podmínky se rozdělují na přímé, které přímo testují příznaky procesoru a dále složené které testují kombinaci příznaků.

Přímé podmínky:

0. Z, 1. NZ,

4. S,

5. NS,

Složené podmínky:

8. GE gretaer or equal) – !SF && !OF || SF && OF

2. C, (výraz je ekvivalentní s SF == OF) 3. NC,

9. LT (less then) - negace podmínky GE,

10.GT (greater then) - GE && !Z 11.LE (less or equal) - negace podmínky GT,

6. O, 12.AT (above then) - C && !Z

7. NO, 13.BE, (below equal) - negace podmínky AT

27.5.2009 14.TRUE – podmínka vždy splněna 29

Simulátor

http://service.felk.cvut.cz/jws/proc/procwww/

umožňuje psát programy v JSI, překládat, krokovat, spouštět a sledovat změny obsahu registrů a paměti

Na této adrese je podrobný popis procesoru ADOP, ze kterého vychází jeho HW návrh

27.5.2009 Y36SAP-procesor 30

Von Neumannova architektura (SAP1)


- Instrukce a data jsou uloženy v téže paměti.
- Paměť je organizována lineárně (tzn. jednorozměrně) a je rozdělena na stejně velké buňky, které se adresují celými čísly (zprav. 0, 1, 2, 3, . . .).
- Data ani instrukce nejsou explicitně označeny.
- Explicitně nejsou označeny ani různé datové typy.
- Pro reprezentaci dat i instrukcí se používají dvojkové signály.
- V instrukci zpravidla není uváděna hodnota operandu, ale jeho adresa.
- Instrukce se provádějí jednotlivě, a to v pořadí, v němž jsou zapsány v paměti, pokud není toto pořadí změněno speciálními instrukcemi (nazývanými skoky).

27.5.2009 Y36SAP-control unit 31

Řadič procesoru

- Pracuje podle instrukčního cyklu
- Řídí činnost všech výkonných jednotek počítače podle instrukcí a jejich kódu, podle instrukčního cyklu
- Je to sekvenční obvod závisí na sekvenci vstupních (stavových) signálů, které generují výkonné jednotky (ALU, HP - instrukce) a vysílá jim řídící signály
- Pracuje v nekonečném cyklu řídí zpracování instrukcí
- Navrhuje se podle instrukčního cyklu a výběru ISA z grafu přechodů – vývojového digramu
- Podle způsobu jeho realizace existuje tzv.obvodový (klasický) řadič a mikroprogramový řadič

27.5.2009 Y36SAP-procesor 32



HW návrh procesoru ADOP

GPR architektura

Registry ... 16 registrů dostupných programátorovi:

R0 – R11 universálních (datových) registrů

SP – ukazatel zásobníku

PC – programový čítač

PSW – stavový registr,

Příznaky Z ... zero, C ... carry, S ... sign, O ... overflow, ES ... extended sign (znaménko 2. operandu v binárních operacích)

ZR – obsahuje konstantní nulu

27.5.2009 Y36SAP-procesor 34

