


学号：202422201082	姓名：孙豪阳	班级：24 学堂计算机
实验题目：RAM 位扩展设计		
实验学时：2		实验日期：2025.11.24
实验目的： 1. 了解半导体随机读写存储器 RAM 的工作原理及其使用方法。 2. 掌握半导体存储器的位扩展技术。		
实验软件和硬件环境： 1. 硬件环境：微型计算机、Windows10 及以上操作系统；FPGA 云实验平台。 2. 软件环境：FPGA 开发工具软件 Vivado。		
实验原理和方法： 1. 采用实验 9 所设计的 256 x 8 的 RAM 的结构，构成 256 x16 的存储器。 2. 选取两个 RAM 进行位扩展设计，即保证地址线连接不变。但是数据线进行扩展，两个 RAM 分别存储 D0-D7,D8-D15 的数据。		
实验步骤： (1) 原理图输入：首先需要定制单口 RAM 模块。		




(3) 登录 sdu fpga 平台进行功能验证

本实验绑定管脚如下：


IO 信号	管脚绑定
clk	btn_clk
地址	上排拨码开关 8-1
输入数据	下排拨码开关 16-9,8-1
写使能	上排拨码开关 9
输出数据	数码管 4-1

打开写使能，像 0x00 地址写入二进制 0000111111110000（十六进制为 0FF0）可以看到数码管正常写入数据。



接下来我们尝试读取已经提前在地址 0x01 写好的数据 1100001011000011（十六进制为 C2C3）关

闭写使能，表示只是读取。可以看到结果正确，完成实验。



结论分析与体会：

这次的实验让我对于 RAM 的原理有了更深刻的认识。能够根据实际需要 对现有的 RAM 器件进行位扩展。