


计算机组成与设计

课程实验报告

学号：202422201082	姓名：孙豪阳	班级：24 学堂计算机
实验题目：计数器及七段译码器设计		
实验学时：2		实验日期：2025. 10. 13
实验目的： 1. 掌握计数器、七段数码管以及七段译码器的工作原理。 2. 熟悉 Vivado 的设计流程全过程，学习计数器的设计和硬件测试。		
实验软件和硬件环境： 1. 硬件环境：微型计算机、Windows10 及以上操作系统；FPGA 云实验平台。 2. 软件环境：FPGA 开发工具软件 Vivado。		
实验原理和方法： 模 10 增 1 计数器连接 7 段译码电路，外接 1 位数码管进行依次显示相应计数值。实验框图如图 4-8 所示。 CLR CLK 模 10 增 1 计数器 BCD 码-七段码转换器 Led[6:0] 图 4-8 原理图示意图 其中，模 10 增 1 计数器采用 74161 计数器芯片实现，BCD 码-七段译码器采用 7447 设计。		
实验步骤： (1) 原理图输入：根据电路图完成器件设计。 cg_fpga_0 cg_fpga_v1_4 adpt_in_0 adpt_in_v1_0 adpt_out_0 adpt_out_v1_0 m74161_0 m74161_v1_0 BCD7SEG_0 BCD7SEG_v1_0 mod10_control_0 mod10_control_v1_0 single_4_to_bus_0 single_4_to_bus_v1_0 seg_cs[3:0] seg_data[7:0] FIXED_IO DDR_0 原理图输入 (2) 对设计好的器件进行编译。		

(3) 登录 sdu fpga 平台进行功能验证



可以发现点击一次 CLK 计数器会加一，当计数器计数到达 9 或者按下 RST 按钮会重置为 0

结论分析与体会：

这次的实验让我对于时序电路有了更好的理解，对计数器的设计，在模 n 意义下的计数器实现，以及七段码的转化有了更深的理解。