



计算机组成与设计

课程实验报告

学号：202422201082	姓名：孙豪阳	班级：24 学堂计算机
实验题目：带溢出检测的可控制的补码加减法器设计		
实验学时：2	实验日期：2025. 10. 27	
实验目的： 1.掌握补码加（减）法器的工作原理和设计方法。 2.熟悉 Vivado 的设计流程全过程，学习加/减法器的设计和硬件测试。		
实验软件和硬件环境： 1. 硬件环境：微型计算机、Windows10 及以上操作系统；FPGA 云实验平台。 2. 软件环境：FPGA 开发工具软件 Vivado。		
实验原理和方法： 本实验要求采用一位全加器和异或门设计一个 8 位二进制补码加法器，含有溢出判断。操作数和运算结果均采用补码表示，该加法器要求可做补码加法，也可做补码减法运算。  图 4-10 8 位补码加/减法器的示意图 图 4-10 是 8 位补码加/减法器的示意图，图中 s7-s0 表示 8 位和数，c8 为向高位的进位，A7-A0 为 A 操作数，B7-B0 为 B 操作数，C0 为低位来的进位，K 为控制端，当 K 为高电平时，执行减法运算，K 为低电平时，执行加法运算；V 是溢出位。		
实验步骤： (1) 原理图输入：根据电路图以及资源文件完成电路设计。		




(2) 对设计好的器件进行编译。


(3) 登录 sdu fpga 平台进行功能验证

本实验绑定管脚如下：


IO 信号	管脚绑定
A, B, C0, K	上排拨码开关 18-11、10-3, 2, 1
V, S	LED9, 8-1



我们以补码 01010101 与 00101010 的加法为例，对应的运算结果是 01111111，可以看到 LED 1-7 位全部亮起。



然后再来验证溢出机制：这边我们以 01111111 与 01111111 的运算为例，运算结果肯定超出八位二进制补码所表示的范围，所以 LED9 号位置的灯亮起。运算结果也正确。



再来验证减法，我们以 01111111 与 00101010 的减法为例，打开上排开关 1，可以看到 LED 的 13 5 7 号位置亮起对应二进制为 01010101，运算结果正确。

结论分析与体会：

这次的实验让我对于加减法器有了更好的理解，掌握了如何二进制补码的加减法运算规则，同时让我对设计补码乘法器有了更清晰的规划。