





图 4-12 4 位阵列乘法器的示意图

实验步骤：

- (1) 原理图输入：根据电路图以及资源文件完成电路设计，电路设计分为主体部分和阵列部分。主体部分负责乘法的运算，阵列部分处理不同层次的加法关系。



- (2) 对设计好的器件进行编译。


(3) 登录 sdu fpga 平台进行功能验证

本实验绑定管脚如下：


为实现自动检测，绑定管脚如下：

<u>I/O 信号</u>	<u>管脚绑定</u>
A, B	<u>上排拨码开关 12-9、4-1</u>
P	LED 8-1


我们以 0011 与 0011 的乘法为例，相当于 3×3 ，结果应为 9



进行完基础实验后，尝试完成拓展实验。即利用四位无符号乘法运算器设计八位无符号乘法运算器。采取的方法是将八位二进制拆成高四位和低四位，分别进行乘法运算后再进行加法。下面是原理图设计：



我们以 11111111 与 11111111 的乘法为例，对应的是 $255 \times 255 = 65025$ ，转化为二进制应为 1111111000000001



可以看到运算结果正确。

结论分析与体会：

这次的实验让我对于阵列乘法器有了更好的理解，掌握了二进制乘法运算的规则，对乘法和加法的协同运算有了更深刻的认识。同时我对 vivado 软件有了更熟练的操作，通过对已经做好的元件进行打包，可以使项目规划得更有层次，逻辑更清晰。