

计算机组成与设计_____课程实验报告

学号：202422201082	姓名：孙豪阳	班级：学堂 24 计算机
实验题目：3-8 译码器电路设计		
实验学时：2	实验日期：2025. 9. 29	
实验目的： 1. 掌握译码器的工作原理 2. 掌握采用基本逻辑门设计实现译码器的方法		
实验软件和硬件环境： 1. 硬件环境：微型计算机、Windows10 及以上操作系统；FPGA 云实验平台。 2. 软件环境：FPGA 开发工具软件 Vivado。		
实验原理和方法：		

3-8 译码器是一种组合逻辑电路，把输入的 3 位二进制数翻译成 10 进制数，即根据输出，可知输入的 3 位二进制数。3-8 译码器示意图如 4-7 所示。E 是使能端，高电平有效；其功能表如表 4-5 所示。利用逻辑门设计实现。





图 4-7 3-8 译码器示意图

表 4-5 功能表

输入		输出
E	C B A	Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
L	X X X	全部输出低电平
H	L L L	Y0=H, 其余全部为 L
H	L L H	Y1=H, 其余全部为 L
H	L H L	Y2=H, 其余全部为 L
H	L H H	Y3=H, 其余全部为 L
H	H L L	Y4=H, 其余全部为 L
H	H L H	Y5=H, 其余全部为 L
H	H H L	Y6=H, 其余全部为 L
H	H H H	Y7=H, 其余全部为 L


实验步骤：


- (1) 原理图输入：根据电路图完成对 3-8 译码器电路的设计




(2) 原理图编译

(3) 登录 sdu fpga 平台进行功能验证







(4) 在完成基础实验后进行拓展实验，完成两个 3-8 译码器的合并，原理图如下



(5) 编译好原理图后登录进行验证



可以看到我们可以通过控制第一个开关的状态来控制 1-8 号 led 或者 9-16 号 led 灯
顺利完成合并实现了 4-16 译码器的功能

结论分析与体会：

这次的实验让我对于 3-8 译码器有了更深入的理解。在完成基础实验的同时完成了拓展实验，使用两个 3-8 译码器完成了 4-16 译码器的拓展。通过使能的状态，控制上下排开关，完成两个 3-8 译码器的合并，实现 4-16 译码器的功能。

