

实验 13 时序系统实验

一、实验目的


掌握计算机中时序系统的工作原理和设计方法。

二、实验内容


依据实验指导书，设计实验原理图。

三、实验步骤


1. 创建工程：打开本地安装的 Vivado，新建项目，选择 pynq-z2 器件。




2. 添加实验环境：进入 FPGA 在线实验环境，点击右上角项目材料下载实验源代码和希冀 ip 核到本地并解压。




3. 在 Vivado 项目中，点击 **Settings**→**IP**→**Repository**，将上一步解压后的 **ip_repo** 文件夹的位置添加进 IP 搜索目录。



4. 点击 **Sources** 窗口中的 **+**，选择 **Add or create design sources** → **Next** → **Add File**，添加实验源代码文件。




5. 点击 Create Block Design 创建一个新的顶层设计，随后点击添加 IP 核按钮，添加 cg_fpga IP.



6. 在 Sources 窗口下的 Design sources 中，根据电路图拖拽相应模块，完成原理图的输入。

7. 右击 Sources 下顶层设计图标→Create HDL Wrapper，待 Wrapper 正确生成后，点击左下方 Generate Bitstream，开始综合并生成 bit 文件。注意：综合前 wrapper 模块应被设置为顶层（加粗表示），若自动设置错误，需右击 wrapper 图标点击 Set as Top 手动设置。



8. 通过 FPGA 云实验平台，可在线分配远程 FPGA 硬件开发板。首先点击 **connect** 按钮，然后在下拉菜单中选择任意空闲的开发板，并点击 **Choose File** 中选择上一步生成的 *.bit 文件，后点击 **send**，即可将本地 bit 文件烧写至希冀远程 FPGA。

IO 信号	管脚绑定
脉冲信号	btn_clk
清零信号	btn_rst
74194 模式选择 S1, S0	上排拨码开关 6-5
开关数据	上排拨码开关 4-1
SL, SR	上排拨码开关 8, 7
4 个节拍电平	LED8-5
4 个工作脉冲	LED4-1